JP2012028517A - レジスト形成配線基板及び電子回路の製造方法 - Google Patents

レジスト形成配線基板及び電子回路の製造方法 Download PDF

Info

Publication number
JP2012028517A
JP2012028517A JP2010165047A JP2010165047A JP2012028517A JP 2012028517 A JP2012028517 A JP 2012028517A JP 2010165047 A JP2010165047 A JP 2010165047A JP 2010165047 A JP2010165047 A JP 2010165047A JP 2012028517 A JP2012028517 A JP 2012028517A
Authority
JP
Japan
Prior art keywords
copper foil
resist
etching
copper
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010165047A
Other languages
English (en)
Other versions
JP5467009B2 (ja
Inventor
Masateru Murata
正輝 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2010165047A priority Critical patent/JP5467009B2/ja
Publication of JP2012028517A publication Critical patent/JP2012028517A/ja
Application granted granted Critical
Publication of JP5467009B2 publication Critical patent/JP5467009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】回路パターン形成の際のエッチングによるファインピッチ化が可能で、製造効率が良好なレジスト形成配線基板及び電子回路の製造方法を提供する。
【解決手段】絶縁基板と、絶縁基板上に形成された銅箔基材と、銅箔基材の表面の少なくとも一部を被覆し、白金族金属、及び、金からなる群から選択される1種以上を含む被覆層とを備えた銅箔と、銅箔の被覆層上に形成されたレジストとを備えたレジスト形成配線基板。
【選択図】なし

Description

本発明は、レジスト形成配線基板及び電子回路の製造方法に関し、特に微細な回路パターンを形成するためのレジスト形成配線基板及び電子回路の製造方法に関する。
近年の電子機器の小型化、高密度化はめざましく、民生機器ではパソコン、携帯電話、液晶ディスプレイ等が代表であり、産業機器ではサーバ、無線基地局等が代表である。これらの小型化、高密度化を実現するために、半導体チップ配線基板やプリント配線基板の配線は微細化が進められ、現在ではL/S=20/20μm以下の微細配線が使用されることも多い。
銅配線を製造する技術としては、銅をエッチングで配線とするサブトラクティブ法とめっきで配線を形成するアディティブ法もしくはセミアディティブ法がある。
サブトラクティブ法は、銅表面にエッチングレジストを形成し、その後露光、現像を行い、レジストパターンを形成する。そして、エッチングにより銅を部分的に除去し、銅配線を形成した後にレジストを除去して配線とする。
一方、アディティブ法はシード層表面にめっきレジストを形成し、その後露光、現像を行い、めっきレジストパターンを形成する。そして、電気めっきにより銅配線を形成した後にめっきレジストを除去して配線とする。
サブトラクティブ法では、配線の微細化の制約は主にエッチング形状によることが多い。特にL/S=20/20μmといったファインピッチになるとエッチングによって形成することが難しい。エッチング後の銅箔回路の銅部分が、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりにエッチングされる(ダレを発生する)ためである。特に大きな「ダレ」が発生した場合には、樹脂基板近傍で銅回路が短絡し、不良品となる場合もある。ここで、図2に、銅回路形成時に「ダレ」を生じて樹脂基板近傍で銅回路が短絡した例を示す回路表面の拡大写真を示す。
このような「ダレ」は極力小さくすることが必要であるが、このような末広がりのエッチング不良を防止するために、エッチング時間を延長して、エッチングをより多くして、この「ダレ」を減少させることも考えられる。しかし、この場合は、すでに所定の幅寸法に至っている箇所があると、そこがさらにエッチングされることになるので、その銅箔部分の回路幅がそれだけ狭くなり、回路設計上目的とする均一な線幅(回路幅)が得られず、特にその部分(細線化された部分)で発熱し、場合によっては断線するという問題が発生する。電子回路のファインパターン化がさらに進行する中で、現在もなお、このようなエッチング不良による問題がより強く現れ、回路形成上で、大きな問題となっている。
これらを改善する方法として、エッチング面側の銅箔に銅よりもエッチング速度が遅い金属又は合金層を形成した表面処理が特許文献1に開示されている。この場合の金属又は合金としては、Ni、Co及びこれらの合金である。回路設計に際しては、レジスト塗布側、すなわち銅箔の表面からエッチング液が浸透するので、レジスト直下にエッチング速度が遅い金属又は合金層があれば、その近傍の銅箔部分のエッチングが抑制され、他の銅箔部分のエッチングが進行するので、「ダレ」が減少し、より均一な幅の回路が形成できるという効果をもたらすという、従来技術と比較して急峻な回路形成が可能となり、大きな進歩があったと言える。
また、特許文献2では、厚さ1000〜10000ÅのCu薄膜を形成し、該Cu薄膜の上に厚さ10〜300Åの銅よりもエッチング速度が遅いNi薄膜を形成している。
一方、特許文献3では、エッチングレジストと銅との密着性を上げる方法として、銅表面に銅よりも貴な金属を離散的に形成した後に銅表面を酸化処理することで、微細な凹凸を形成させる方法が示されている。
特開2002−176242号公報 特開2000−269619号公報 特許第4033237号公報
近年、回路の微細化、高密度化がさらに進行し、「ダレ」の小さい、エッチング側面の断面形状がより急峻である回路が求められている。しかしながら、特許文献1及び2に係る技術ではこれらには対応できない。特許文献3に係る技術では、エッチングレジストと銅との密着性を上げるだけであり、その後のエッチングに際して銅箔の「ダレ」を制御することはできない。
従って、従来のサブトラクティブ法で微細回路を形成するには限界があり、よりファインピッチの微細回路を形成するには、セミアディティブ法もしくはアディティブ法を用いる必要があったが、加工工程が多いことから製造コストが不良になってしまう。
そこで、本発明は、回路パターン形成の際のエッチングによるファインピッチ化が可能で、製造効率が良好なレジスト形成配線基板及び電子回路の製造方法を提供することを課題とする。
本発明者らは鋭意検討の結果、銅箔のエッチング面にエッチング液に対して酸化されない金属である白金族金属、金及び/又は銀を微量に付着させた場合に、レジストの裏側に付着金属が残存し、サイドエッチングが抑制されることを見出した。
サイドエッチングが抑制される機構は明らかではないが、実験事実から、レジストの裏側に白金族金属、金及び/又は銀が残存することで、これらがエッチング液中の酸化剤の還元を促進し、レジスト直下でサイドエッチングが抑制されるものと考えられる。
以上の知見を基礎として完成した本発明は一側面において、絶縁基板と、絶縁基板上に形成された銅箔基材と、銅箔基材の表面の少なくとも一部を被覆し、白金族金属、及び、金からなる群から選択される1種以上を含む被覆層とを備えた銅箔と、銅箔の被覆層上に形成されたレジストとを備えたレジスト形成配線基板である。
本発明に係るレジスト形成配線基板の一実施形態においては、白金族金属が、白金、パラジウム、ルテニウム、ロジウム及び/又はイリジウムであり、白金族金属及び金からなる群から選択される1種以上の付着量が1〜1000μg/dm2である。
本発明に係るレジスト形成配線基板の別の一実施形態においては、白金族金属が、白金及び/又はパラジウムであり、白金族金属及び金からなる群から選択される1種以上の付着量が10〜500μg/dm2である。
本発明に係るレジスト形成配線基板の更に別の一実施形態においては、白金、パラジウム、及び、金からなる群から選択される1種以上の付着量が30〜350μg/dm2である。
本発明に係るレジスト形成配線基板の更に別の一実施形態においては、銅箔を塩化第二鉄溶液に浸漬して取り除いた後のレジストの銅箔との接着面に、白金族金属、及び、金からなる群から選択される1種以上が付着している。
本発明は別の一側面において、銅箔の表面に、白金族金属、及び、金からなる群から選択される1種以上を無電解めっき又は電解めっきにより付着させて被覆層を形成し、被覆層上にレジストを形成した後、エッチングを行い、本発明のレジスト形成配線基板を形成することを含む電子回路の製造方法である。
本発明に係る電子回路の製造方法の一実施形態においては、レジスト形成配線基板の銅箔を塩化第二鉄溶液に浸漬して取り除いた後のレジストの銅箔との接着面に、白金族金属、及び、金からなる群から選択される1種以上が付着している。
本発明によれば、回路形成の際のエッチング性が改善されるため、サブトラクティブ法によって回路のファインピッチ化を実現することができる。また、サブトラクティブ法を用いているため、製造効率が良好となる。すなわち、本発明によれば、回路パターン形成の際のエッチングによるファインピッチ化が可能で、製造効率が良好なレジスト形成銅箔及び電子回路の製造方法を提供することができる。
回路パターンの一部の表面写真、当該部分における回路パターンの幅方向の横断面の模式図、及び、該模式図を用いたエッチングファクター(EF)の計算方法の概略である。 銅回路形成時に「ダレ」を生じて樹脂基板近傍で銅回路が短絡した例を示す回路表面の拡大写真である。
(銅箔基材)
本発明に用いることのできる銅箔基材の形態に特に制限はないが、典型的には圧延銅箔や電解銅箔の形態で用いることができる。一般的には、電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造され、圧延銅箔は圧延ロールによる塑性加工と熱処理を繰り返して製造される。屈曲性が要求される用途には圧延銅箔を適用することが多い。
銅箔基材の材料としてはプリント配線板の導体パターンとして通常使用されるタフピッチ銅や無酸素銅といった高純度の銅の他、例えばSn入り銅、Ag入り銅、Cr、Zr又はMg等を添加した銅合金、Ni及びSi等を添加したコルソン系銅合金のような銅合金も使用可能である。なお、本明細書において用語「銅箔」を単独で用いたときには銅合金箔も含むものとする。
本発明に用いることのできる銅箔基材の厚さについても特に制限はなく、プリント配線板用に適した厚さに適宜調節すればよい。例えば、5〜100μm程度とすることができる。但し、ファインパターン形成を目的とする場合には30μm以下、好ましくは20μm以下であり、典型的には5〜20μm程度である。
本発明に使用する銅箔基材は、特に限定されないが、例えば、粗化処理をしないものを用いても良い。従来は特殊めっきで表面にμmオーダーの凹凸を付けて表面粗化処理を施し、物理的なアンカー効果によって樹脂との接着性を持たせるケースが一般的であるが、一方でファインピッチや高周波電気特性は平滑な箔が良いとされ、粗化箔では不利な方向に働くことがある。また、粗化処理をしないものであると、粗化処理工程が省略されるので、経済性・生産性向上の効果がある。
(被覆層)
銅箔基材の絶縁基板との接着面の反対側(回路形成予定面側)の表面の少なくとも一部には、被覆層が形成されている。被覆層は、白金族金属、及び、金からなる群から選択される1種以上を含んでいる。被覆層に含まれる白金族金属は、好ましくは、白金、パラジウム、ルテニウム、ロジウム及びイリジウムのいずれか1種であり、より好ましくは、白金及び/又はパラジウムである。
なお、銅箔基材の絶縁基板との接着面側には、絶縁基板との接着性向上のために、例えば銅箔基材表面から順に積層した中間層及び表層で構成された別の被覆層を形成してもよい。この場合、中間層は、例えば、Ni、Mo、Ti、Zn、Co、V、Sn、Mn、Nb、Ta及びCrの少なくともいずれか1種を含むのが好ましい。中間層は、金属の単体で構成されていてもよく、例えば、Ni、Mo、Ti、Zn、Co、Nb及びTaのいずれか1種で構成されるのが好ましい。中間層は、合金で構成されていてもよく、例えば、Ni、Zn、V、Sn、Mn、Cr及びCuの少なくともいずれか2種の合金で構成されるのが好ましい。
被覆層の貴金属原子濃度が高すぎると、初期エッチング性が悪くなり、本発明に係る良好なエッチング性を得ることが困難となる。このため、本発明の被覆層においては、白金、パラジウム、及び、金からなる群から選択される1種以上の付着量が1〜1000μg/dm2であるのが好ましく、10〜500μg/dm2であるがより好ましく、30〜350μg/dm2であるが更に好ましい。
また、銅箔基材と被覆層との間もしくは被覆層とレジストの間には、初期エッチング性に悪影響を及ぼさない限り、耐加熱変色性の観点から下地層もしくは上地層を設けてもよい。下地層もしくは上地層としてはニッケル、ニッケル合金、コバルト、銀、マンガンが好ましい。下地層もしくは上地層を設ける方法は、乾式法及び湿式法のいずれを用いても良い。
さらに、被覆層上には、防錆効果を高めるためにさらにクロム層若しくはクロメート層及び又はシラン処理層を形成することができる。
(レジスト形成配線基板)
本発明のレジスト形成配線基板は、樹脂等で構成された絶縁基板と、絶縁基板上に形成された上述の銅箔基材と、銅箔基材の表面の少なくとも一部を被覆する上述の被覆層とを備えた銅箔と、銅箔の被覆層上に形成されたレジストとを備えている。
レジスト形成配線基板は、その銅箔を塩化第二鉄溶液で銅箔の部分を除去した後のレジストの銅箔との接合面に上述の白金、パラジウムもしくは金のいずれか1種以上が付着していることが好ましい。その場合、エッチング時の銅箔のサイドエッチングを抑制することが可能となる。なお、特許文献3のように、レジストの密着性を上げるために貴金属を付着した後に酸化処理した場合は、酸化物層が厚すぎてエッチング中に貴金属が残留しにくくなるため、好ましくない。
(銅箔の製造方法)
本発明において、被覆層の銅箔基材への形成は、無電解めっき、電気めっき、置換めっき、スプレー噴霧、塗布、スパッタリング、蒸着等により行うことができる。被覆層は、層状、島状いずれの形態で形成してもかまわない。被覆層は、あまり厚く形成すると、エッチングの初期に貴金属層を溶かす必要が生じ、エッチング速度が遅くなったり、不均一になったりする不具合がある。このため、被覆層は、白金、パラジウム、ルテニウム、ロジウム、イリジウム、及び、金からなる群から選択される1種以上の付着量を1〜1000μg/dm2となるように形成するのが好ましい。
もちろん、上述の不具合は、レジストパターンを形成した後に開口部の貴金属をあらかじめプリエッチングすることでも解消できる。しかし、その場合、高価な貴金属を大量に使用しなければならないこと、プリエッチングの1工程が増加することの2点のデメリットがあることを考慮すべきである。
銅表面にAu、PtもしくはPdの貴金属を形成させる方法としては上述のように種々考えられるが、最も簡便なのは無電解めっきや置換めっきを用いる方法である。エッチング処理や、バイアホールのめっき処理は湿式処理であり、湿式処理の無電解めっきや置換めっきは、エッチング処理やバイアホールのめっき処理に付随させることが容易であるためである。
無電解めっきで用いるめっき液の例としては、無電解金めっき液CF500SS(日鉱金属株式会社製)、置換型無電解パラジウムめっき液CF−400(日鉱金属株式会社製)や置換パラジウムめっき液SA−100(日立化成工業株式会社製)等が挙げられる。
電解めっきで用いるめっき液の例としては、電解純金めっき液K710−ピュアゴールド(小島化学薬品株式会社製)、電解純パラジウムめっき液K−ピュアパラジウム(小島化学薬品株式会社製)、電解白金めっき液Pt−250(エヌ・イー ケムキャト株式会社製)等が挙げられる。
(電子回路の製造方法)
本発明に係る銅箔を用いて電子回路を形成することにより、プリント配線板(PWB)を常法に従って製造することができる。以下に、プリント配線板の製造方法の例を示す。
まず、銅箔と絶縁基板とを貼り合わせて積層体を製造する。銅箔が積層される絶縁基板はプリント配線板に適用可能な特性を有するものであれば特に制限を受けないが、例えば、紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂、ガラス布基材エポキシ樹脂、ポリエステルフィルム、ポリイミドフィルム、液晶ポリマー等を使用する事ができる。
貼り合わせの方法は、リジッドPWB用の場合、ガラス布などの基材に樹脂を含浸させ、樹脂を半硬化状態まで硬化させたプリプレグを用意する。銅箔を被覆層の反対側の面からプリプレグに重ねて加熱加圧させることにより行うことができる。
フレキシブルプリント配線板(FPC)用の場合、ポリイミドフィルム又はポリエステルフィルムと銅箔とをエポキシ系やアクリル系の接着剤を使って接着することができる(3層構造)。また、接着剤を使用しない方法(2層構造)としては、ポリイミドの前駆体であるポリイミドワニス(ポリアミック酸ワニス)を銅箔に塗布し、加熱することでイミド化するキャスティング法や、ポリイミドフィルム上に熱可塑性のポリイミドを塗布し、その上に銅箔を重ね合わせ、加熱加圧するラミネート法が挙げられる。キャスティング法においては、ポリイミドワニスを塗布する前に熱可塑性ポリイミド等のアンカーコート材を予め塗布しておくことも有効である。
本発明に係る銅箔は各種のプリント配線板(PWB)に使用可能であり、特に制限されるものではないが、例えば、導体パターンの層数の観点からは片面PWB、両面PWB、多層PWB(3層以上)に適用可能であり、絶縁基板材料の種類の観点からはリジッドPWB、フレキシブルPWB(FPC)、リジッド・フレックスPWBに適用可能である。また、プリント配線板を構成する積層体としては、銅箔を樹脂に貼り付けてなる上述のような銅張積層板に限定されず、樹脂上にスパッタリング、めっきで銅層を形成したメタライジング材であってもよい。
また、多層の半導体チップ搭載基板や配線基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは基板に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填して形成することができる。特にめっきでバイアホールを埋めた場合は、銅箔表面にめっきで形成した銅が形成することになる。そして、この場合、上述の被覆層は、この銅めっき上に形成されることとなる。
上述のように作製した絶縁基板上の銅箔に形成された被覆層表面にレジストを塗布し、マスクによりパターンを露光し、現像することによりレジストパターンを形成したものにエッチング液をスプレーする。このとき、エッチングを抑制する白金族金属、金、及び、銀からなる群から選択される1種以上を含む被覆層は、レジストの銅箔側に近い表面にあり、銅箔のエッチングが進行することで、レジスト表面に残留する。このレジスト表面に残留した被覆層の存在により、その近傍の銅のエッチング速度が抑制される。レジストから離れた銅、すなわち下部の銅ほどエッチングが抑制されないため、銅の回路パターンのエッチングがほぼ垂直に進行する。これにより銅の不必要部分を除去し、次いでエッチングレジストを剥離・除去して回路パターンを露出させることができる。
エッチング液には、塩化第二鉄溶液、塩化第二銅と塩酸の溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液等、通常の配線板に用いる化学エッチング液を用いることができる。
本発明のレジスト形成配線基板は、銅箔を塩化第二鉄溶液に浸漬して取り除いた後のレジストの銅箔との接着面に、被覆層に由来する白金、パラジウム、及び、金からなる群から選択される1種以上が付着している。
(電子回路の形状)
上述のように被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、その長尺状の2つの側面が絶縁基板上に垂直に形成されるのではなく、通常、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりに形成される(ダレの発生)。これにより、長尺状の2つの側面はそれぞれ絶縁基板表面に対して傾斜角θを有している。現在要求されている回路パターンの微細化(ファインピッチ化)のためには、回路のピッチをなるべく狭くすることが重要であるが、この傾斜角θが小さいと、それだけダレが大きくなり、回路のピッチが広くなってしまう。また、傾斜角θは、通常、各回路及び回路内で完全に一定ではない。このような傾斜角θのばらつきが大きいと、回路の品質に悪影響を及ぼすおそれがある。従って、被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、長尺状の2つの側面がそれぞれ絶縁基板表面に対して65〜90°の傾斜角θを有し、且つ、同一回路内のtanθの標準偏差が1.0以下であるのが望ましい。また、エッチングファクターとしては、回路のピッチが50μm以下であるとき、1.5以上であるのが好ましく、2.5以上であるのが更に好ましい。
以下、本発明の実施例を示すが、これらは本発明をより良く理解するために提供するものであり、本発明が限定されることを意図するものではない。
(例1:実施例1〜23)
(銅箔への被覆層の形成)
実施例1〜19の銅箔基材として、厚さ9μmの圧延銅箔(日鉱金属株式会社製C1100)を用意した。圧延銅箔の表面粗さ(Rz)は0.5μmであった。また、実施例20〜22の銅箔基材として、厚さ9μmの電解銅箔(日鉱金属株式会社製JTC箔)を用意した。電解銅箔の樹脂との接着面の表面粗さ(Rz)は3.8μm、エッチング面の表面粗さ(Rz)は0.21μmであった。
まず、これらの銅箔の片面に対して、以下の条件であらかじめ銅箔基材に付着している薄い酸化皮膜を逆スパッタリングによって取り除き、Ni層及びCr層を順に成膜した。この面を樹脂との接着面とした。
・装置:バッチ式スパッタリング装置(アルバック社、型式MNS−6000)
・到達真空度:1.0×10-5Pa
・スパッタリング圧力:0.2Pa
・逆スパッタリング電力:100W
・ターゲット
樹脂との接着面:Ni、Cr(3N)
・スパッタリング電力:50W
・成膜速度:各ターゲットについて一定時間約0.2μm成膜し、3次元測定器で厚さを測定し、単位時間当たりのスパッタリングレートを算出した。
上記手順で表面処理が施された銅箔に、接着剤付ポリイミドフィルム(ニッカン工業株式会社製、CISV1215)を7kgf/cm2の圧力、160℃で40分間の加熱プレスで積層させた。
バイアホールを形成した場合には、銅箔表面に銅めっきが被覆される。そこで、その状態を再現するために、一部の実施例では銅箔表面に硫酸銅系の電気銅めっきを5〜10μmめっきした。
また、実施例23では、ポリイミドフィルムにスパッタリングでNi−Cr等の耐熱層、Cu層を形成し、電気めっきでCu層を厚くしたメタライズド箔の代表として、エスパーフレックス(住友金属鉱山株式会社製)を用いた。Cu層の厚さは8μmのものを用いた。
電解純金めっき液K710−ピュアゴールド(小島化学薬品株式会社製)を用いて、銅表面にAuめっき被膜を形成した。めっき厚は電流密度及びめっき時間で変化させた。
詳細なめっき条件は以下のとおりである。
Au:8.0g/L、温度:65℃、pH:6.0、電流密度:0.2〜1.0A/dm2、時間:0.3〜3.0秒
置換型無電解パラジウムめっき液CF−400(日鉱金属株式会社製)を用いて、銅表面にPdめっき被膜を形成した。めっき厚は浸漬時間で変化させた。
詳細なめっき条件は以下のとおりである。
Pd:0.1g/L、温度:25℃、pH:2.0、時間:0.5〜30分
電解白金めっき液Pt−250(エヌ・イー ケムキャト株式会社製)を用いて、銅表面にPtめっき被膜を形成した。めっき厚は電流密度とめっき時間で変化させた。
Pt:5.0g/L、温度:75℃、pH:6.0、電流密度:0.5〜1.0A/dm2、時間:0.3〜3.0秒
電解ルテニウムめっき液(自家調合)を用いて、銅表面にRuめっき被膜を形成した。めっき厚は電流密度とめっき時間で変化させた。
RuNoCl3・5H2O:10g/L、NH2SO3H:15g/L、温度:50℃、電流密度:0.5〜1.0A/dm2、時間:0.5〜2.0秒
電解ロジウムめっき液(自家調合)を用いて、銅表面にRhめっき被膜を形成した。めっき厚は電流密度とめっき時間で変化させた。
硫酸ロジウム:2.0g/L、硫酸:40ml/L、温度:50℃、電流密度:1.0〜2.0A/dm2、時間:0.5〜2.0秒
電解イリジウムめっき液(自家調合)を用いて、銅表面にIrめっき被膜を形成した。めっき厚は電流密度とめっき時間で変化させた。
臭化イリジウムを金属イリジウムとして10g/L、硫酸:15g/L、スルファミン酸:15g/L、ホウ酸:10g/L、pH:5.0、温度:65℃、電流密度:0.1〜0.5A/dm2、時間:2.0〜5.0秒
<付着量の測定>
被覆層のAu、Pd、Pt、Ru、Rh、Irの付着量測定は、王水で表面処理銅箔サンプルを溶解させ、その溶解液を希釈し、原子吸光分析法で行った。
(エッチングによる回路形成)
上記手順で作製した銅箔のエッチング面をアセトンで脱脂し、硫酸(100g/L)に30秒浸漬させて、表面の汚れ及び酸化層を取り除いた。次にスピンコーターを用いて液体レジスト(東京応化工業株式会社製、OFPR−800LB)を積層体エッチング面に滴下し、乾燥させた。乾燥後のレジスト厚みは1μmとなるように調整した。その後、露光(11mW/cm2×3.5秒)、現像(現像液:東京応化工業株式会社製、NMD−W)により、L/S=33μm/17μm、またはL/S=25μm/5μmのレジストパターンを形成した。このときのエッチング条件を以下に示す。また、回路本数はそれぞれ10本である。
<エッチング条件>
・塩化第二鉄水溶液:(37wt%、ボーメ度:40°)
・液温:50℃
・スプレー圧:0.25MPa
(50μmピッチ回路形成)
・レジストL/S=33μm/17μm
・仕上がり回路トップ(上部)幅:15μm
・エッチング時間:38秒
(30μmピッチ回路形成)
・レジストL/S=25μm/5μm
・仕上がり回路トップ(上部)幅:10μm
・エッチング時間:50秒
・エッチング終点の確認:時間を変えてエッチングを数水準行い、光学顕微鏡で回路間に銅が残存しなくなるのを確認し、これをエッチング時間とした。
・エッチング後、45℃のNaOH水溶液(100g/L)に1分間浸漬させてレジストを剥離した。
<エッチングファクターの測定条件>
エッチングファクターは、末広がりにエッチングされた場合(ダレが発生した場合)、回路が垂直にエッチングされたと仮定した場合の、銅箔上面からの垂線と樹脂基板との交点からのダレの長さの距離をaとした場合において、このaと銅箔の厚さbとの比:b/aを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。図1に、回路パターンの一部の表面写真と、当該部分における回路パターンの幅方向の横断面の模式図と、該模式図を用いたエッチングファクターの計算方法の概略とを示す。このaは回路上方からのSEM観察により測定し、エッチングファクター(EF=b/a)を算出した。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。
<レジストの銅箔除去面における原子濃度の測定>
レジスト直下のアンダーカット(サイドエッチ)は高々数〜20μmである。この部分をXPSで直接分析しようとすると、X線の照射面積(800μmφ、下記参照)が十分ではなかった。このため、以下の手順でレジストの銅箔除去面における原子濃度の測定を行った。
上述の表面処理を施した銅箔(回路形成前の銅箔)にレジストを塗工し、回路パターンを形成せずに乾燥させてレジスト付積層体を作製した。続いて、このレジスト付積層体を塩化第二鉄溶液に浸漬させた。浸漬時間は各種表面処理の銅箔から回路を形成するのに要したエッチング時間とした。このようにして得られたレジストの銅箔との接着面をXPSで分析した。これにより、レジストの銅箔除去面の金、白金、パラジウムの合計原子濃度(%)を測定した。
(XPS稼動条件)
レジスト裏側のsurveyスペクトルを作成した際のXPSの稼働条件を以下に示す。
・装置:XPS測定装置(アルバックファイ社、型式5600MC)
・到達真空度:8.0×10-8Pa
・X線:単色AlKα、エックス線出力210W、検出面積800μmφ、試料と検出器のなす角度45°
(例2:実施例24〜26)
9μm厚の圧延銅箔を準備し、例1と同様の手順で銅箔のエッチング面にAu、Pt、Pdを付着させ、ポリイミドフィルムと積層させてエッチングにより回路を形成し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度の測定を行った。
(例3:比較例1:ブランク材)
9μm厚の圧延銅箔を準備し、例1の手順で表面処理を施し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度の測定を行った。
(例4:比較例2:Feめっき)
9μm厚の圧延銅箔を準備し、例1の手順で表面処理を施した。ポリイミドと銅箔を接着した後に、下記条件でFeめっきを行った。その後エッチングにより回路を形成し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度測定を行った。
・塩化第一鉄:330g/L
・塩化カルシウム:200g/L
・pH:2.5〜3.0
・浴温:60〜70℃
・電流密度:1A/dm2
・時間:3〜5秒
(例5:比較例3:Znめっき)
9μm厚の圧延銅箔を準備し、例1の手順で表面処理を施した。ポリイミドと銅箔を接着した後に、下記条件でZnめっきを行った。その後エッチングにより回路を形成し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度測定を行った。
・硫酸亜鉛:17.5g/L
・硫酸カリウム:75g/L
・硫酸アンモン:20g/L
・ゼラチン:2g/L
・ポリアクリルアマイド:5g/L
・pH:2
・温度:20〜25℃
・電流密度:1A/dm2
・時間:2〜4秒
(例6:比較例4:Snめっき)
9μm厚の圧延銅箔を準備し、例1の手順で表面処理を施した。ポリイミドと銅箔を接着した後に、下記条件でSnめっきを行った。その後エッチングにより回路を形成し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度測定を行った。
・硫酸第一錫:70g/L
・硫酸:50g/L
・クレゾールスルホン酸:60g/L
・ホルマリン:10ml/L
・温度:20〜25℃
・電流密度:1A/dm2
・時間:2〜3秒
例1〜6の各測定結果を表1及び表2に示す。
<評価>
実施例1〜23では50μmピッチ、30μmピッチの両方レジストパターンで裾引きが小さい回路を形成することができた。
実施例24〜26は、Au、Pt、Pdの付着量が過剰であり、初期エッチング性が非常に悪く、銅箔エッチング面の耐腐食性が向上したために、回路を形成することができなかった。ただし、これらは塩酸でプリエッチングすることで、回路を形成することが可能になった。プリエッチングした場合のエッチングファクターは付着量が最適な場合とほぼ同等の値が得られた。
ブランク材である比較例1では、銅箔厚み方向のエッチングが完了する前に回路上方でのサイドエッチが進行したために、回路を形成することができなかった。
比較例2〜4ではレジストと銅箔の間の層が銅箔よりもエッチング速度が速い金属で構成されているため、サイドエッチを抑制する効果が得られず、回路を形成することができなかった。特にエッチングされやすいZnを使用した場合は、ブランク材よりも回路の形成に不利であった。

Claims (7)

  1. 絶縁基板と、
    前記絶縁基板上に形成された銅箔基材と、該銅箔基材の表面の少なくとも一部を被覆し、白金族金属、及び、金からなる群から選択される1種以上を含む被覆層とを備えた銅箔と、
    前記銅箔の被覆層上に形成されたレジストと、
    を備えたレジスト形成配線基板。
  2. 前記白金族金属が、白金、パラジウム、ルテニウム、ロジウム及び/又はイリジウムであり、該白金族金属及び金からなる群から選択される1種以上の付着量が1〜1000μg/dm2である請求項1に記載のレジスト形成配線基板。
  3. 前記白金族金属が、白金及び/又はパラジウムであり、該白金族金属及び金からなる群から選択される1種以上の付着量が10〜500μg/dm2である請求項2に記載のレジスト形成配線基板。
  4. 前記白金、パラジウム、及び、金からなる群から選択される1種以上の付着量が30〜350μg/dm2である請求項3に記載のレジスト形成配線基板。
  5. 前記銅箔を塩化第二鉄溶液に浸漬して取り除いた後のレジストの銅箔との接着面に、前記白金族金属、及び、金からなる群から選択される1種以上が付着している請求項1〜4のいずれかに記載のレジスト形成配線基板。
  6. 銅箔の表面に、前記白金族金属、及び、金からなる群から選択される1種以上を無電解めっき又は電解めっきにより付着させて被覆層を形成し、該被覆層上にレジストを形成した後、エッチングを行い、請求項1〜5のいずれかに記載のレジスト形成配線基板を形成することを含む電子回路の製造方法。
  7. 前記レジスト形成配線基板の銅箔を塩化第二鉄溶液に浸漬して取り除いた後のレジストの銅箔との接着面に、前記白金族金属、及び、金からなる群から選択される1種以上が付着している請求項6に記載の電子回路の製造方法。
JP2010165047A 2010-07-22 2010-07-22 レジスト形成配線基板及び電子回路の製造方法 Expired - Fee Related JP5467009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010165047A JP5467009B2 (ja) 2010-07-22 2010-07-22 レジスト形成配線基板及び電子回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010165047A JP5467009B2 (ja) 2010-07-22 2010-07-22 レジスト形成配線基板及び電子回路の製造方法

Publications (2)

Publication Number Publication Date
JP2012028517A true JP2012028517A (ja) 2012-02-09
JP5467009B2 JP5467009B2 (ja) 2014-04-09

Family

ID=45781106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010165047A Expired - Fee Related JP5467009B2 (ja) 2010-07-22 2010-07-22 レジスト形成配線基板及び電子回路の製造方法

Country Status (1)

Country Link
JP (1) JP5467009B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014213574A (ja) * 2013-04-26 2014-11-17 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
JP2015024515A (ja) * 2013-07-24 2015-02-05 Jx日鉱日石金属株式会社 キャリア付銅箔及びそれを用いた銅張積層板
JP2015076610A (ja) * 2013-10-10 2015-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 表面処理銅箔及びそれを含む銅張積層板、並びにそれを用いた印刷回路基板及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07314603A (ja) * 1993-12-28 1995-12-05 Nippon Denkai Kk 銅張積層体、多層プリント回路板及びそれらの処理方法
JP2000286557A (ja) * 1999-03-31 2000-10-13 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002164390A (ja) * 2000-11-28 2002-06-07 Hitachi Cable Ltd テープキャリア及びその製造方法
WO2006095851A1 (ja) * 2005-03-11 2006-09-14 Hitachi Chemical Co., Ltd. 銅の表面処理方法及び銅
JP2007116077A (ja) * 2005-09-26 2007-05-10 Hitachi Chem Co Ltd 銅表面の前処理方法及びこの方法を用いた配線基板
JP2007262579A (ja) * 2007-03-29 2007-10-11 Hitachi Chem Co Ltd 銅の表面処理方法及び銅
JP2007291448A (ja) * 2006-04-25 2007-11-08 Hitachi Chem Co Ltd 銅箔の表面処理方法及び銅箔

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07314603A (ja) * 1993-12-28 1995-12-05 Nippon Denkai Kk 銅張積層体、多層プリント回路板及びそれらの処理方法
JP2000286557A (ja) * 1999-03-31 2000-10-13 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002164390A (ja) * 2000-11-28 2002-06-07 Hitachi Cable Ltd テープキャリア及びその製造方法
WO2006095851A1 (ja) * 2005-03-11 2006-09-14 Hitachi Chemical Co., Ltd. 銅の表面処理方法及び銅
JP2007116077A (ja) * 2005-09-26 2007-05-10 Hitachi Chem Co Ltd 銅表面の前処理方法及びこの方法を用いた配線基板
JP2007291448A (ja) * 2006-04-25 2007-11-08 Hitachi Chem Co Ltd 銅箔の表面処理方法及び銅箔
JP2007262579A (ja) * 2007-03-29 2007-10-11 Hitachi Chem Co Ltd 銅の表面処理方法及び銅

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014213574A (ja) * 2013-04-26 2014-11-17 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
JP2015024515A (ja) * 2013-07-24 2015-02-05 Jx日鉱日石金属株式会社 キャリア付銅箔及びそれを用いた銅張積層板
JP2015076610A (ja) * 2013-10-10 2015-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 表面処理銅箔及びそれを含む銅張積層板、並びにそれを用いた印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
JP5467009B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
TWI539875B (zh) An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits
WO2012128009A1 (ja) プリント配線板用銅箔及びそれを用いた積層体
TWI487437B (zh) Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit
JP5467009B2 (ja) レジスト形成配線基板及び電子回路の製造方法
JP5702942B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5558437B2 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP5542715B2 (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP5156784B2 (ja) プリント配線板用銅箔及びそれを用いた積層体
JP5816045B2 (ja) 生産性に優れたプリント配線板用銅箔及びそれを用いた積層板
WO2011122645A1 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5524671B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2012146933A (ja) プリント配線板用回路基板の形成方法
JP2011253856A (ja) プリント配線板用回路基板の形成方法
JP5808114B2 (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP5506497B2 (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
JP5406099B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2011253855A (ja) プリント配線板用銅箔又は銅層と絶縁基板との積層体、プリント配線板、及び、回路基板の形成方法
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
JP2013028823A (ja) 積層体及びこれを用いたプリント配線板
WO2013047847A1 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP2012033628A (ja) プリント配線板用回路基板の形成方法
JP2012235062A (ja) 積層体及びこれを用いたプリント配線板
JP2011253854A (ja) プリント配線板用回路基板の形成方法
JP2011210984A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011253851A (ja) プリント配線板用回路基板の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees