KR101674781B1

KR101674781B1 - 프린트 배선판용 동박 및 그것을 사용한 적층체, 프린트 배선판 및 전자 부품

Info

Publication number: KR101674781B1
Application number: KR1020147023210A
Authority: KR
Inventors: 히데키 후루사와
Original assignee: 제이엑스금속주식회사
Priority date: 2012-02-03
Filing date: 2013-02-01
Publication date: 2016-11-09
Also published as: WO2013115382A1; JP6111017B2; CN104080951B; CN104080951A; KR20140119750A; JP2013161925A; TWI530234B; TW201338649A

Abstract

파인 피치화에 적합한, 풋팅이 작은 단면 형상의 회로를 양호한 제조 비용으로 제조할 수 있는 프린트 배선판용 동박을 제공한다. 동박 기재와 그 동박 기재 표면의 적어도 일부에 형성된 표면 처리층을 구비하고, 상기 표면 처리층에는 Mo 가 2000 ㎍/d㎡ 이하의 부착량으로 존재하는 프린트 배선판용 동박.

Description

프린트 배선판용 동박 및 그것을 사용한 적층체, 프린트 배선판 및 전자 부품{COPPER FOIL FOR PRINTED WIRING BOARD, AS WELL AS LAMINATE, PRINTED WIRING BOARD, AND ELECTRONIC COMPONENT USING SAME}

본 발명은 프린트 배선판용 동박 및 그것을 사용한 적층체, 프린트 배선판 및 전자 부품에 관한 것으로, 특히 플렉시블 프린트 배선판용 동박 및 그것을 사용한 적층체, 프린트 배선판 및 전자 부품에 관한 것이다.

프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루어 오늘날에는 거의 모든 전자기기에 사용되기에 이르렀다. 최근의 전자기기의 소형화, 고성능화에 대한 요구가 증대됨에 따라 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.

프린트 배선판은 동박에 절연 기판을 접착, 혹은 절연 기판 상에 Ni 합금 등을 증착시킨 후에 전기 도금으로 구리층을 형성시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 동박 또는 구리층면에 도체 패턴을 형성시키는 공정을 거쳐 제조되는 것이 일반적이다. 그 때문에, 프린트 배선판용 동박 또는 구리층에는 에칭성이 요구된다.

여기서의 에칭성이란 회로간의 절연부에 표면 처리 유래의 금속이 잔존하지 않는 것, 회로의 풋팅이 작은 것을 말한다. 회로간의 절연부에 금속이 잔존하면 회로간에 단락이 발생한다. 또, 회로 형성의 에칭에서는 회로 상면에서 아래 (절연 기판측) 로 향해, 끝쪽으로 퍼지게 에칭되어 회로의 단면은 사다리꼴이 된다. 이 사다리꼴의 상부 바닥과 하부 바닥의 차이 (이하「풋팅」이라고 한다) 가 작으면, 회로간의 공간을 좁힐 수 있어 고밀도 배선 기판이 얻어진다. 풋팅이 크면, 회로간의 공간을 좁히면 회로가 단락되므로, 고밀도 실장 기판을 제조할 수 없다.

에칭은 동박 또는 구리층의 판두께 방향 및 평면 방향의 2 방향으로 진행된다. 판두께 방향의 에칭 속도가 평면 방향의 에칭 속도보다 낮으므로 회로 단면은 사다리꼴이 된다. 이 때문에, 풋팅이 작은 회로를 얻기 위해서는 동박 또는 구리층의 두께를 얇게 하여 에칭 시간을 짧게 하면 된다 (특허문헌 1).

또, 풋팅을 작게 하기 위해서, 동박의 에칭면측에 구리보다 에칭 속도가 느린 금속 또는 그 합금층을 형성하는 방법이 있다 (특허문헌 2, 3). 이들 후보 금속은 Ni, Co 등이다. 이들을 동박 또는 구리층의 에칭면에 다량으로 부착시켜 형성한 수십 nm 의 층에서 회로 상부의 횡방향의 에칭이 억제되어 풋팅이 작은 회로가 형성된다.

프린트 배선판의 배선 회로의 파인 피치화의 진전에 수반되어 회로 간격도 작아지므로, 회로의 풋팅은 작아야 한다. 비특허문헌 1 에 의하면, 회로 폭 (L, 단위는 ㎛) 과 회로 간격 (S, 단위는 ㎛) 은 해마다 좁아지는 추세에 있고, 플렉시블 프린트 배선판에 관해서는 2012 년에는 L/S=25/25 에 달한다고 한다. 배선 회로의 파인 피치화에 대응하기 위해서는 회로의 풋팅을 작게 할 수 있도록 동박의 두께를 얇게 해야 한다. 그러나, 동박의 두께가 얇아지면 제조시의 취급이 곤란해지기 때문에 전해 동박이나 압연 동박으로 대응할 수 있는 배선 패턴은 L/S=25/25 가 한계라고 알려져 있다. 동박의 에칭면에 Ni, Co 등의 금속층을 형성해도, 이러한 회로 패턴에 대응시키기는 어려울 것으로 예상된다.

이러한 문제에 대해, 본 발명자들은 미량의 귀금속을 동박의 에칭면에 부착시킨 경우에, 형성된 회로의 풋팅이 작아진다는 것을 알아냈다 (특허문헌 4). 그럼으로써, 동박의 두께가 얇지 않아도 풋팅이 작은 회로를 형성할 수 있게 되기 때문에 고밀도 실장 기판의 형성이 가능해진다.

특허문헌 1 : 일본 공개특허공보 2000－269619호 특허문헌 2 : 일본 공개특허공보 평6－81172호 특허문헌 3 : 일본 공개특허공보 2002－176242호 특허문헌 4 : 일본 공개특허공보 2011－166018호

비특허문헌 1 : 2009 년도판 일본 실장 기술 로드맵 프린트 배선판편

그러나, 귀금속에 의한 표면 처리는 비용이 높다는 문제가 있다. 그래서, 본 발명은 파인 피치화에 적합한, 풋팅이 작은 단면 형상의 회로를 양호한 제조 비용으로 제조할 수 있는 프린트 배선판용 동박을 제공하는 것을 과제로 한다.

본 발명자들이 예의 검토한 결과, 귀금속 대신에 Mo 를 사용한 표면 처리를 실시함으로써, 귀금속에 의한 표면 처리와 동일한 효과가 양호한 제조 비용으로 얻어지는 것을 알아냈다.

한편, 본래 내식성을 갖는 Mo 의 부착량이 너무 많으면 레지스트 개구부에 노출된 부분의 초기 에칭성이 열화되어 회로의 직선성이 나빠질 가능성이 있다. 또한 어느 일정 이상의 부착량에서는 효과가 포화된다. 그래서, Mo 의 부착량을 극미량으로 하거나 또는 열확산 등에 의해 표면 처리층에 대한 동박 기재로부터의 구리의 확산을 촉진시킴으로써, 초기 에칭성을 양호하게 할 수 있다. 또, 표면 처리 비용을 낮게 억제할 수 있다.

이상의 지견을 기초로 하여 완성한 본 발명은 일측면에 있어서, 동박 기재와 그 동박 기재 표면의 적어도 일부에 형성된 표면 처리층을 구비하고, 상기 표면 처리층에는 Mo 가 2000 ㎍/d㎡ 이하의 부착량으로 존재하는 프린트 배선판용 동박이다.

본 발명에 관련된 프린트 배선판용 동박은 일 실시형태에 있어서, 상기 표면 처리층에는 Mo 가 20 ~ 2000 ㎍/d㎡ 의 부착량으로 존재한다.

본 발명에 관련된 프린트 배선판용 동박은 다른 일 실시형태에 있어서, 상기 표면 처리층에는 Mo 가 40 ~ 2000 ㎍/d㎡ 의 부착량으로 존재한다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층에는 Mo 가 50 ~ 600 ㎍/d㎡ 의 부착량으로 존재한다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층이, Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상을 함유한다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층이, Mo 와 Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상과의 합금으로 형성되어 있다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층이, Mo 층과 Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상으로 구성된 금속층을 구비한다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 상기 금속층이 상기 Mo 층 상에 형성되어 있다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 상기 Mo 층이 상기 금속층 상에 형성되어 있다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 상기 금속층에는 Ni 가 40 ~ 1800 ㎍/d㎡ 의 부착량으로 존재한다.

본 발명에 관련된 프린트 배선판용 동박은 또 다른 일 실시형태에 있어서, 프린트 배선판이 플렉시블 프린트 배선판이다.

본 발명은 다른 일측면에 있어서, 본 발명의 동박과 수지 기판의 적층체이다.

본 발명은 또 다른 일측면에 있어서, 구리층과 수지 기판의 적층체로서, 상기 구리층의 표면의 적어도 일부를 피복하는 본 발명의 표면 처리층을 구비한 적층체이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 적층체를 재료로 한 프린트 배선판이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 프린트 배선판을 구비한 전자 부품이다.

본 발명에 의하면, 파인 피치화에 적합한, 풋팅이 작은 단면 형상의 회로를 양호한 제조 비용으로 제조할 수 있는 프린트 배선판용 동박을 제공할 수 있다.

도 1 은 회로 패턴의 일부 표면 사진, 당해 부분에 있어서의 회로 패턴의 폭방향의 횡단면의 모식도 및 그 모식도를 사용한 에칭 팩터 (EF) 의 계산방법의 개략이다.

(동박 기재)

본 발명에 사용할 수 있는 동박 기재의 형태에 특별히 제한은 없지만, 전형적으로는 압연 동박이나 전해 동박의 형태로 사용할 수 있다. 일반적으로는 전해 동박은 황산 구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출시켜 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.

동박 기재의 재료로서는 프린트 배선판의 도체 패턴으로서 통상 사용되는 터프 피치동이나 무산소동과 같은 고순도 구리 외, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용할 수 있다. 또한, 본 명세서에서 용어「동박」을 단독으로 사용할 때에는 구리 합금박도 포함하는 것으로 한다.

본 발명에 사용할 수 있는 동박 기재의 두께에 대해서도 특별히 제한은 없고, 프린트 배선판용으로 적합한 두께로 적절히 조절하면 된다. 예를 들어, 5 ~ 100 ㎛ 정도로 할 수 있다. 단, 파인 패턴 형성을 목적으로 하는 경우에는 30 ㎛ 이하, 바람직하게는 20 ㎛ 이하이며, 전형적으로는 5 ~ 20 ㎛ 정도이다.

본 발명에 사용하는 동박 기재는 특별히 한정되지 않는데, 조화 처리를 한 것을 사용해도 되고, 조화 처리를 하지 않은 것을 사용해도 된다. 종래는 특수 도금으로 표면에 ㎛ 오더의 요철을 형성시켜 표면 조화 처리를 실시하고, 물리적인 앵커 효과에 의해 수지와의 접착성을 갖게 하는 케이스가 일반적이지만, 한편으로 파인 피치나 고주파 전기 특성은 평활한 박이 좋다고 여겨져 조화박으로는 불리한 방향으로 작용하는 경우가 있다. 또, 조화 처리를 하지 않는 것이면 조화 처리 공정이 생략되므로, 경제성·생산성 향상의 효과가 있다.

(표면 처리층)

동박 기재의 절연 기판과의 접착면의 반대측 (회로 형성 예정면측) 표면의 적어도 일부에는 표면 처리층이 형성되어 있다. 표면 처리층에는 Mo 가 2000 ㎍/d㎡ 이하의 부착량으로 존재한다. 이와 같이, 미량의 Mo 를 동박의 에칭면에 부착시키면 형성된 회로의 풋팅이 작아진다. 그럼으로써, 동박의 두께가 얇지 않아도 풋팅이 작은 회로를 형성할 수 있게 되기 때문에 고밀도 실장 기판을 형성할 수 있다. 한편, Mo 의 부착량이 2000 ㎍/d㎡ 를 초과하면 초기 에칭성에 악영향을 미친다. Mo 의 부착량은 바람직하게는 20 ~ 2000 ㎍/d㎡, 보다 바람직하게는 40 ~ 2000 ㎍/d㎡, 더욱더 바람직하게는 50 ~ 600 ㎍/d㎡ 이다. Mo 의 부착량이 20 ㎍/d㎡ 미만이면 효과가 나오지 않는 경우가 있다.

표면 처리층이, 추가로 Mo 와는 상이한 금속을 함유하는 경우, 동박의 내가열 변색성이 양호해진다. 이러한 관점에서, 표면 처리층이, Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상을 함유해도 되고, Mo 와 Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상과의 합금으로 형성되어 있어도 된다. 또, 표면 처리층이, Mo 층과 Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상으로 구성된 금속층을 구비한 구성이어도 된다. 이 경우, Mo 층과 금속층은 어느 것이 상층이어도 된다. 또, 금속층에 Ni 를 사용하는 경우, Ni 가 40 ~ 1800 ㎍/d㎡ 의 부착량으로 금속층에 존재하는 것이 바람직하고, 70 ~ 1000 ㎍/d㎡ 의 부착량으로 금속층에 존재 하는 것이 보다 바람직하다. Ni 의 부착량이 40 ㎍/d㎡ 미만이면 내가열 변색성이 열화될 우려가 있고, Ni 의 부착량이 1800 ㎍/d㎡ 초과이면 초기 에칭성이 열화될 우려가 있다.

또, 동박 기재와 표면 처리층 사이에는 초기 에칭성에 악영향을 미치지 않는 한, 더욱 양호한 내가열 변색성을 얻기 위해서 하지층을 형성해도 된다. 하지층으로서는 니켈, 니켈 합금, 코발트, 은, 망간이 바람직하다. 하지층을 형성하는 방법은 건식법이나 습식법 어느 것이나 좋다.

표면 처리층 상의 최표층에는 방청 효과를 높이기 위해서, 또한 크롬층 혹은 크로메이트층, 및/또는 실란 처리층으로 구성된 방청 처리층을 형성할 수 있다. 또, 표면 처리층과 동박 사이에, 추가로 가열 처리에 의한 산화를 억제하기 위해서, 내산화성을 갖는 하지층을 형성해도 된다.

전자기기의 소형화에 수반하여, 탑재되는 기판의 고밀도화의 진전이 현저하고, 예를 들어 스마트 폰에서는 전지의 탑재 공간을 확보하기 위해서, 지금까지 이상으로 기판의 소형화, 고밀도화가 요구되고 있다. 전자기기는 회로 기판이 복수 적층된 다층 구조로 되고 있어, 제작 시에는 소형화, 고밀도화된 회로 기판을 서로 양호한 도통을 취하면서 적층해야 한다. 회로 기판을 층간에서 도통을 취하면서 적층하는 방법으로서 한층마다 적층, 절연층의 구멍 뚫기 가공, 배선 형성 등을 반복함으로써 다층 구조의 프린트 배선판을 제작하는 필드비아법이 있다. 필드비아법에서는 층간 접속부를 형성하기 위해서, 절연층을 제거하고, 그 제거부에 전기 도금이나 도전성 페이스트를 사용하여 도체부를 형성하고 있다. 이 중, 전기 도금으로 도체부를 형성하는 경우, 양호한 도금액 농도 관리, 전기 도금 조건의 제어는 기술적으로 곤란성이 높기 때문에, 도전성 페이스트로 도체부를 형성하는 방법은 공정 관리가 간편하다. 도전성 페이스트로서는 동분, 은분, 은 도금 동분 등이 사용된다. 본 발명의 프린트 배선판용 동박은 상기 서술한 바와 같이 파인 피치화에 적합한, 풋팅이 작은 단면 형상의 회로를 양호한 제조 비용으로 제조할 수 있기 때문에, 소형화 및 고밀도화된 다층 구조의 프린트 배선판에 바람직하게 사용할 수 있다.

(동박의 제조 방법)

본 발명에 관련된 프린트 배선판용 동박은 건식 성막법, 예를 들어 스퍼터링법, 나아가서는 전기 도금에 의해 형성할 수 있다. 이 때의 동박 기재의 반송에는 릴 투 릴 방식 등과 같은 연속 반송 방식을 사용할 수 있다. 그럼으로써 동박 기재의 표면의 적어도 일부에 표면 처리층을 형성한다. 구체적으로는 스퍼터링법에 의해, 동박의 에칭면측에 Mo 층을 형성한다. 또, Mo 와 Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상과의 합금으로 형성된 층을 표면 처리층으로서 형성해도 된다. 또한 표면 처리층으로서 Mo 층과 Ni, Co, Sn, Zn, Cr, V, Fe, W 의 어느 1 종 이상으로 구성된 금속층을 임의의 순서로 형성해도 된다.

또, 습식 도금으로 실시하는 경우, 철족원소와의 유도 공석형의 합금 도금이 된다. 도금액 중에서 Mo 이온을 착이온으로서 존재시키기 위해서 착화제가 첨가된다. 착화제로서는 타르타르산, 글루콘산, 시트르산 등을 사용할 수 있다. 도금욕의 pH 는 착화제에 따라 산성 또는 염기성으로 조정할 수 있다. Mo 와 공석하는 원소로서는 Fe, Ni, W 등을 들 수 있다. 본 발명의 표면 처리면은 방청층으로서의 기능도 완수하는 것, 초기 에칭성의 관점에서, 공석시키는 원소로서는 Ni 가 바람직하다. 이 합금 도금층은 본래 크로메이트에 의한 방청의 대체로 사용되기 때문에, 본 발명의 용도로 사용하는 경우에는 일정량 이하의 부착량으로 할 필요가 있다.

(프린트 배선판의 제조 방법)

본 발명에 관련된 동박을 이용하여 프린트 배선판 (PWB) 을 통상적인 방법에 따라 제조할 수 있다. 이하에, 프린트 배선판의 제조 방법의 예를 나타낸다.

먼저, 동박과 절연 기판을 첩합하여 적층체를 제조한다. 동박이 적층되는 절연 기판은 프린트 배선판에 적용할 수 있는 특성을 갖는 것이면 특별히 한정되지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지 및 유리 천 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름 등을 사용할 수 있다.

첩합 방법은 리지드 PWB 용의 경우, 유리 천 등의 기재에 수지를 함침시켜, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 표면 처리층의 반대측 면으로부터 프리프레그에 겹쳐 가열 가압시킴으로써 실시할 수 있다.

플렉시블 프린트 배선판 (FPC) 용의 경우, 폴리이미드 필름 또는 폴리에스테르 필름과 동박을 에폭시계나 아크릴계의 접착제를 사용하여 접착할 수 있다 (3 층 구조). 또, 접착제를 사용하지 않는 방법 (2 층 구조) 으로서는 폴리이미드의 전구체인 폴리이미드 바니시 (폴리아믹산 바니시) 를 동박에 도포하고, 가열함으로써 이미드화하는 캐스팅법이나, 폴리이미드 필름 위에 열가소성의 폴리이미드를 도포하고, 그 위에 동박을 중첩, 가열 가압하는 라미네이트법을 들 수 있다. 캐스팅법에 있어서는 폴리이미드 바니시를 도포하기 전에 열가소성 폴리이미드 등의 앵커코트재를 미리 도포해 두는 것도 효과적하다.

본 발명에 관련된 적층체는 각종 프린트 배선판 (PWB) 에 사용할 수 있고, 특별히 제한되는 것은 아니지만, 예를 들어 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3층 이상) 에 적용할 수 있고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용할 수 있다. 또, 본 발명에 관련된 적층체는 동박을 수지에 첩합하여 이루어지는 상기 서술한 바와 같은 구리 피복 적층판에 한정되지 않고, 수지 상에 스퍼터링, 도금으로 구리층을 형성한 메탈라이징재이어도 된다.

상기 서술한 바와 같이 제작한 적층체의 동박 위에 형성된 표면 처리층 표면에 레지스트를 도포하고, 마스크에 의해 패턴을 노광하고, 현상함으로써 레지스트 패턴을 형성한다.

계속해서, 레지스트 패턴의 개구부에 노출된 표면 처리층을 시약을 이용하여 제거한다. 당해 시약으로서는 염산, 황산 또는 질산을 주성분으로 하는 것을 사용하는 것이 입수 용이성 등의 관점에서 바람직하다.

다음으로, 적층체를 에칭액에 침지한다. 이 때, 에칭을 억제하는 Mo 를 함유하는 표면 처리층은 동박 위의 레지스트 부분에 가까운 위치에 있고, 레지스트측의 동박의 에칭은 이 표면 처리층 근방이 에칭되어 가는 속도보다 빠른 속도로, 표면 처리층으로부터 떨어진 부위의 구리의 에칭이 진행됨으로써, 구리의 회로 패턴의 에칭이 거의 수직으로 진행된다. 그럼으로써 구리의 불필요 부분이 제거되고, 이어서 에칭 레지스트를 박리·제거하여 회로 패턴을 노출시킬 수 있다.

적층체에 회로 패턴을 형성하기 위해서 사용하는 에칭액에 대해서는 표면 처리층의 에칭 속도는 구리보다 충분히 작기 때문에 에칭 팩터를 개선시키는 효과를 갖는다. 에칭액은 염화 제 2 구리 수용액, 또는 염화 제 2 철 수용액 등을 사용할 수 있다.

또, 표면 처리층을 형성하기 전에, 미리 동박 기재 표면에 내열층을 형성해 두어도 된다.

이와 같이 하여 제작한 프린트 배선판은 탑재 부품의 고밀도 실장이 요구되는 각종 전자 부품에 탑재할 수 있다.

(프린트 배선판의 동박 표면의 회로 형상)

상기 서술한 바와 같이 표면 처리층측으로부터 에칭되어 형성된 프린트 배선판의 동박 표면의 회로는 그 장척상의 2 개의 측면이 절연 기판 상에 수직으로 형성되는 것이 아니라, 통상, 동박의 표면에서 아래로 향해, 즉 수지층으로 향해, 끝쪽으로 퍼지게 형성된다 (늘어짐의 발생). 그럼으로써, 장척상의 2 개의 측면은 각각 절연 기판 표면에 대해 경사각 θ 을 가지고 있다. 현재 요구되고 있는 회로 패턴의 미세화 (파인 피치화) 를 위해서는 회로의 피치를 가급적 좁히는 것이 중요하지만, 이 경사각 θ 이 작으면 그 만큼 늘어짐이 커져 회로의 피치가 넓어져 버린다. 또, 경사각 θ 은 통상, 각 회로 및 회로내에서 완전하게 일정하지는 않다. 이러한 경사각 θ 의 편차가 크면 회로의 품질에 악영향을 미칠 우려가 있다. 따라서, 표면 처리층측으로부터 에칭되어 형성된 프린트 배선판의 동박 표면의 회로는 장척상의 2 개의 측면이 각각 절연 기판 표면에 대해 65 ~ 90°의 경사각 θ 을 갖고, 또한 동일 회로내의 tanθ 의 표준 편차가 1.0 이하인 것이 바람직하다. 또, 에칭 팩터로서는 회로의 피치가 50 ㎛ 이하일 때, 1.5 이상인 것이 바람직하고, 2.5 이상인 것이 보다 바람직하고, 3.0 이상인 것이 보다 더 바람직하다.

실시예

이하, 본 발명의 실시예를 나타내겠지만, 이들은 본 발명을 보다 잘 이해하기 위해서 제공하는 것이며, 본 발명이 한정되는 것을 의도하는 것은 아니다.

(예 1：실시예 1 ~ 2)

실시예 1 ~ 2 의 동박 기재로서 JX 닛코닛세키금속사 제조의 BHY 처리된 두께 18 ㎛ 의 압연 동박을 준비했다. 당해 동박은 수지와의 밀착 예정면에 조화 처리가 되어 있고, 비조화 처리면에는 방청층 (Ni 부착량：100 ㎍/d㎡, Zn 부착량：300 ㎍/d㎡, Cr 부착량：20 ㎍/d㎡) 이 형성되어 있다.

계속해서, 비조화 처리면의 방청층을 산세로 제거한 후, 「(일반 사단법인) 표면 기술 협회, 「표면 기술」,ｖol. 155, No. 8, p560－564」에 기재된 Mo 전기 도금 기술을 이용하여 이하의 조건으로 비조화 처리면에 표면 처리층으로서 MoNi 합금층을 형성했다. 즉, 먼저, 글루콘산, Ni 공급원으로서의 황산 Ni 육수화물, Mo 산 Na 이수화물을, 각각 0.3 M, 0.2 M, 0.1 M 의 농도로 혼합하여 도금욕을 만들었다. 다음으로, 암모니아수로 도금욕의 pH 를 8 로 조정했다. 이어서, 이 도금욕을 이용하여 상기 압연 동박에, 2 A/d㎡ 로 시간을 변화시켜 MoNi 합금 도금을 실시했다.

다음으로, 조화 처리면에 접착제 부착 폴리이미드 필름을 160 ℃ 에서 라미네이트함으로써 맞붙여 CCL 을 제작했다.

다음으로, 비조화 처리면에 액체 레지스트로 L/S = 33 ㎛/7 ㎛ 의 레지스트 패턴 (40 ㎛ 피치 회로) 을 형성하고, 염화 제 2 철 (액온 50 ℃, 0.2 MPa) 로 에칭하고, 회로 보텀폭이 20 ㎛ 전후인 지점에서, 10 개의 회로에 대해 에칭 팩터 (EF) 를 산출하여 평균치 및 편차를 구했다. 에칭 팩터는 끝쪽으로 퍼지게 에칭되었을 경우 (늘어짐이 발생했을 경우), 회로가 수직으로 에칭되었다고 가정한 경우의, 동박 상면으로부터의 수선과 수지 기판의 교점으로부터의 늘어짐의 길이의 거리를 a 로 한 경우에 있어서, 이 a 와 동박의 두께 b 의 비：b/a 를 나타내는 것이며, 이 수치가 클수록 경사각이 커지고 에칭 잔류물이 남지 않아 늘어짐이 작아지는 것을 의미한다. 도 1 에, 회로 패턴의 일부의 표면 사진과 당해 부분에 있어서의 회로 패턴의 폭방향의 횡단면의 모식도와 그 모식도를 이용한 에칭 팩터의 계산방법의 개략을 나타낸다. 이 a 는 회로 상방으로부터의 SEM 관찰에 의해 측정하여 에칭 팩터 (EF = b/a) 를 산출했다. 이 에칭 팩터를 사용함으로써, 에칭성의 양부를 간단하게 판정할 수 있다.

또, 대기하에서 250 ℃ 로 설정한 핫 플레이트에 MoNi 합금 도금면이 위가 되도록 표면 처리 동박을 10 분간 방치하고, 변색을 육안으로 관찰했다. 가열 전후로 변색이 없는 것은 ○, 약간 변색이 있는 것은 △, 변색된 것은 × 로 했다.

비조화 처리면의 표면 처리층의 정량은 표층 5 ㎛ 를 산으로 용해하고 ICP 로 행했다.

(예 2：실시예 3 ~ 5)

실시예 3 ~ 5 의 동박 기재로서 예 1 과 동일한 JX 닛코닛세키금속사 제조의 BHY 처리된 두께 18 ㎛ 의 압연 동박을 준비했다.

계속해서, 비조화 처리면에 역스퍼터로 전처리를 한 후에, 스퍼터링으로 Mo 층을 형성했다. 이하에 스퍼터링의 조건을 나타낸다. 표면 처리층의 두께는 반송 속도, 출력, Ar 압력을 조정함으로써 제어했다.

·도달 진공도：1.0 × 10^-5Pa

·스퍼터링 압력：Ar 0.2 ~ 0.4 Pa

·스퍼터링 전력：300 ~ 4000 W

·동박 반송 속도：분속 1 ~ 15 m

·타겟：Mo (3 N)

다음으로, 예 1 의 순서로 CCL 을 제작하고, Mo 층 위에 레지스트 패턴을 형성하고, 예 1 의 순서로 에칭성 평가, 내가열 변색성 평가, 부착량 정량을 실시했다.

(예 3：실시예 6 ~ 15)

실시예 6 ~ 15 의 동박 기재로서 예 1 과 동일한 JX 닛코닛세키금속사 제조의 BHY 처리된 두께 18 ㎛ 의 압연 동박을 준비했다.

계속해서, 비조화 처리면에 역스퍼터로 전처리를 한 후에, 스퍼터링으로 Mo 층을 형성하고, 추가로 Mo 층 위에 스퍼터링으로 NiV, Co, SnNi, ZnNi, Cr 의 각 층을 형성했다. 이하에 스퍼터링의 조건을 나타낸다. 표면 처리층의 두께는 반송 속도, 출력, Ar 압력을 조정함으로써 제어했다.

·도달 진공도：1.0 × 10^-5Pa

·스퍼터링 압력：Ar 0.2 ~ 0.4 Pa

·스퍼터링 전력：300 ~ 4000 W

·동박 반송 속도：분속 1 ~ 15 m

·타겟：Mo, Ni, V, Co, Sn, Zn, Cr (3 N)

다음으로, 이 동박에 캐스팅 공정을 상정한 열이력을 실시하여 (370 ℃ × 4 h, N₂ 분위기) CCL 을 제작했다.

계속해서, 예 1 의 순서로 이 표면 처리면에 레지스트 패턴을 형성하고, 예 1 의 순서로 에칭성 평가, 내가열 변색성 평가, 부착량 정량을 실시했다.

(예 4：실시예 16)

실시예 16 의 동박 기재로서 예 1 과 동일한 JX 닛코닛세키금속사 제조의 BHY 처리된 두께 18 ㎛ 의 압연 동박을 준비했다.

계속해서, 비조화 처리면에 역스퍼터로 전처리를 한 후에, 스퍼터링으로 NiV 층을 형성하고, 추가로 NiV 층 위에 스퍼터링으로 Mo 층을 형성했다. 스퍼터링 조건은 예 3 과 동일하게 했다.

다음으로, 예 1 의 순서로 CCL 을 제작하고, 표면 처리면에 레지스트 패턴을 형성하고, 예 1 의 순서로 에칭성 평가, 내가열 변색성 평가, 부착량 정량을 실시했다.

(예 5：실시예 17)

실시예 17 의 동박 기재로서 JX 닛코닛세키금속사 제조의 두께 18 ㎛ 의 전해 동박 JDLC 를 준비했다. 당해 동박은 수지와의 밀착 예정면에 조화 처리가 되어 있고, 비조화 처리면에는 방청층 (Ni 부착량：수 ㎍/d㎡, Zn 부착량：400 ㎍/d㎡, Cr 부착량：20 ㎍/d㎡) 이 형성되어 있다.

계속해서, 비조화 처리면에 역스퍼터로 전처리를 한 후에, 스퍼터링으로 Mo 층을 형성하고, 추가로 Mo 층 위에 스퍼터링으로 NiV 층을 형성했다. 스퍼터링 조건은 예 3 과 동일하게 했다.

(예 6：실시예 18)

실시예 18 의 동박 기재로서 JX 닛코닛세키금속사 제조의 두께 12 ㎛ 의 전해 동박 JDLC 를 준비했다. 당해 동박은 수지와의 밀착 예정면에 조화 처리가 되어 있고, 비조화 처리면에는 방청층 (Ni 부착량：수 ㎍/d㎡, Zn 부착량：400 ㎍/d㎡, Cr 부착량：20 ㎍/d㎡) 이 형성되어 있다.

다음으로, 예 1 의 순서로 CCL 을 제작하고, 표면 처리면에 레지스트 패턴을 형성하고, 예 1 의 순서로 에칭성 평가, 내가열 변색성 평가, 부착량 정량을 실시했다. 또한, 형성하는 회로는 25 ㎛ 피치로 했다.

(예 7：비교예 1 ~ 2)

비교예 1 의 동박 기재로서 예 1 과 동일한 JX 닛코닛세키금속사 제조의 BHY 처리된 두께 18 ㎛ 의 압연 동박을 준비했다. 비교예 2 의 동박 기재로서 예 5 와 동일한 JX 닛코닛세키금속사 제조의 두께 18 ㎛ 의 전해 동박 JDLC 를 준비했다.

계속해서, 비조화 처리면에 레지스트 패턴을 형성하고, 예 1 의 순서로 에칭성 평가, 내가열 변색성 평가, 부착량 정량을 실시했다.

(예 8：비교예 3)

비교예 3 의 동박 기재로서 예 6 과 동일한 JX 닛코닛세키금속사 제조의 두께 12 ㎛ 의 전해 동박 JDLC 를 준비했다.

계속해서, 비조화 처리면에 레지스트 패턴을 형성하고, 예 1 의 순서로 에칭성 평가, 내가열 변색성 평가, 부착량 정량을 실시했다. 또한, 형성하는 회로는 25 ㎛ 피치로 했다.

(예 9：비교예 4)

비교예 4 의 동박 기재로서 JX 닛코닛세키금속사 제조의 BHY 처리된 두께 18 ㎛ 의 압연 동박을 준비했다.

계속해서, 비조화 처리면의 방청층을 산세로 제거한 후, 비조화 처리면에, Ni 이온 농도：10 g/L, pH：3.0, 액온：50 ℃, 전류 밀도：5 A/d㎡ 의 조건으로 전기 도금을 실시하여 Ni 층을 형성했다.

다음으로, 이 동박에 캐스팅 공정을 상정한 열이력을 실시하여 (370 ℃ × 4 h, N₂ 분위기), CCL 을 제작했다.

예 1 ~ 9 의 각 시험 결과를 표 1 에 나타낸다.

(평가)

실시예 1 ~ 18 은 모두 에칭성이 양호하고, 사이드 에치가 억제되어 직사각형에 가까운 회로가 형성되어 있었다.

실시예 1, 2 에 의하면, 습식의 합금 도금으로 에칭면의 표면 처리를 실시해도 내가열 변색성 및 에칭성이 양호해짐을 알 수 있다.

실시예 3 ~ 5 에서, Mo 층만을 에칭면에 형성함으로써, 에칭성이 양호해지고, 사이드 에치가 억제되어 회로 형상은 직사각형에 가깝게 되었다. 단, 내가열 변색성은 다른 실시예에 비해 열등하였다.

실시예 6 ~ 15 에서, Mo 층 위에 이종 금속 1 종 이상으로 이루어지는 금속층을 형성함으로써, 추가로 내가열 변색성이 향상되었다.

실시예 16 에서, Mo 층을 최표층으로 해도 되지만, 내가열 변색성은 현저하게 향상되지 않음을 알 수 있었다. 단, 동일한 정도의 Mo 부착량인 실시예 3 과 비교하면 내가열 변색성은 향상되어 있었다.

실시예 17 및 18 에서, 동박이 전해 동박이어도 에칭성, 내가열 변색성이 양호하고, 이들은 처리 대상의 동박 기재의 종류에 의존하지 않음을 알 수 있었다.

비교예 1 ~ 4 는 모두 에칭면에 Mo 층이 형성되어 있지 않고, 에칭성이 불량이었다.

또, Ni 부착량이 동일한 정도이고, Mo 의 유무가 상이한 실시예 6 과 비교예 4 를 비교하면, EF 는 크게 차이가 난다. 이러한 점에서, Mo 는 사이드 에치 억제 효과에 큰 역할을 하고 있음을 알 수 있다.

Claims

동박 기재와 그 동박 기재 표면의 적어도 일부에 형성된 표면 처리층을 구비하고, 상기 표면 처리층에는 순구리로 이루어지는 박막층이 포함되지 않고,
상기 표면 처리층은, 상기 동박 기재의 에칭면측에 형성되어 있고, 또한,
(1) Mo 를 포함하고, 또한,
(2) Ni, Co, Sn, V, Fe, W 의 어느 1 종 이상을 함유하고, 또한,
(3) Cr 및 Zn 을 함유하지 않고,
상기 표면 처리층에는 Mo 가 2000 ㎍/d㎡ 이하 (0 은 제외) 의 부착량으로 존재하는 프린트 배선판용 동박.
제 1 항에 있어서,
상기 표면 처리층에는 Mo 가 20 ~ 2000 ㎍/d㎡ 의 부착량으로 존재하는 프린트 배선판용 동박.
제 2 항에 있어서,
상기 표면 처리층에는 Mo 가 40 ~ 2000 ㎍/d㎡ 의 부착량으로 존재하는 프린트 배선판용 동박.
제 3 항에 있어서,
상기 표면 처리층에는 Mo 가 50 ~ 600 ㎍/d㎡ 의 부착량으로 존재하는 프린트 배선판용 동박.
제 1 항에 있어서,
상기 표면 처리층이, Mo 와 Ni, Co, Sn, V, Fe, W 의 어느 1 종 이상과의 합금으로 형성되어 있는 프린트 배선판용 동박.
제 1 항에 있어서,
상기 표면 처리층이, Mo 층과 Ni, Co, Sn, V, Fe, W 의 어느 1 종 이상으로 구성된 금속층을 구비한 프린트 배선판용 동박.
제 6 항에 있어서,
상기 금속층이 상기 Mo 층 상에 형성되어 있는 프린트 배선판용 동박.
제 6 항에 있어서,
상기 Mo 층이 상기 금속층 상에 형성되어 있는 프린트 배선판용 동박.
제 7 항에 있어서,
상기 금속층에는 Ni 가 40 ~ 1800 ㎍/d㎡ 의 부착량으로 존재하는 프린트 배선판용 동박.
제 1 항에 있어서,
프린트 배선판이 플렉시블 프린트 배선판인 프린트 배선판용 동박.
제 1 항 내지 제 10 항 중 어느 한 항에 기재된 동박과 수지 기판의 적층체.
구리층과 수지 기판의 적층체로서, 상기 구리층의 표면의 적어도 일부를 피복하는 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 표면 처리층을 구비한 적층체.
제 11 항에 기재된 적층체를 재료로 한 프린트 배선판.
제 13 항에 기재된 프린트 배선판을 구비한 전자 부품.
삭제