WO2013115382A1 - プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品 - Google Patents

プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品 Download PDF

Info

Publication number
WO2013115382A1
WO2013115382A1 PCT/JP2013/052389 JP2013052389W WO2013115382A1 WO 2013115382 A1 WO2013115382 A1 WO 2013115382A1 JP 2013052389 W JP2013052389 W JP 2013052389W WO 2013115382 A1 WO2013115382 A1 WO 2013115382A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper foil
printed wiring
layer
wiring board
surface treatment
Prior art date
Application number
PCT/JP2013/052389
Other languages
English (en)
French (fr)
Inventor
秀樹 古澤
Original Assignee
Jx日鉱日石金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx日鉱日石金属株式会社 filed Critical Jx日鉱日石金属株式会社
Priority to KR1020147023210A priority Critical patent/KR101674781B1/ko
Priority to CN201380007739.9A priority patent/CN104080951B/zh
Publication of WO2013115382A1 publication Critical patent/WO2013115382A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C28/00—Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/04—Alloys based on copper with zinc as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Definitions

  • the present invention relates to a copper foil for a printed wiring board and a laminate using the same, a printed wiring board and an electronic component, and more particularly to a copper foil for a flexible printed wiring board and a laminated body using the copper foil, a printed wiring board and an electronic component. .
  • a printed wiring board is made by bonding an insulating substrate to a copper foil, or depositing a Ni alloy or the like on the insulating substrate and then forming a copper layer by electroplating to form a copper-clad laminate, and then etching the copper foil or copper layer surface. In general, it is manufactured through a process of forming a conductor pattern. Therefore, etching properties are required for the copper foil or copper layer for printed wiring boards.
  • Etchability here means that the metal derived from the surface treatment does not remain in the insulating part between the circuits, and that the bottom of the circuit is small. If metal remains in the insulating part between the circuits, a short circuit occurs between the circuits. In the etching for forming the circuit, the circuit is etched from the upper surface to the lower side (insulating substrate side), and the cross section of the circuit becomes a trapezoid. If the difference between the upper and lower bases of the trapezoid (hereinafter referred to as “tailing”) is small, the space between circuits can be narrowed, and a high-density wiring board can be obtained. If the skirting is large, the circuit is short-circuited if the space between the circuits is narrowed, so that a high-density mounting substrate cannot be manufactured.
  • Etching proceeds in two directions, the thickness direction and the planar direction of the copper foil or copper layer. Since the etching rate in the plate thickness direction is lower than that in the plane direction, the circuit cross section becomes trapezoidal. For this reason, in order to obtain a circuit with small tailing, the thickness of the copper foil or the copper layer may be reduced to shorten the etching time (Patent Document 1).
  • Patent Documents 2 and 3 there is a method of forming a metal having a slower etching rate than copper or an alloy layer thereof on the etching surface side of the copper foil in order to reduce the bottoming.
  • These candidate metals are Ni, Co and the like. A layer of several tens of nanometers formed by adhering a large amount of these to the etching surface of the copper foil or copper layer suppresses the lateral etching at the top of the circuit and forms a circuit with a small tail.
  • the thickness of the copper foil must be reduced in order to reduce the bottom of the circuit.
  • the present inventors have found that the tailing of the formed circuit is reduced when a small amount of noble metal is adhered to the etched surface of the copper foil (Patent Document 4). As a result, even if the copper foil is not thin, it is possible to form a circuit with a small trailing edge, and thus a high-density mounting substrate can be formed.
  • this invention makes it a subject to provide the copper foil for printed wiring boards which can manufacture the circuit of the cross-sectional shape with small tailing suitable for fine pitch formation with favorable manufacturing cost.
  • the present inventors have found that by performing surface treatment using Mo in place of the noble metal, the same effect as the surface treatment with the noble metal can be obtained at a favorable production cost.
  • the adhesion amount of Mo originally having corrosion resistance is too large, the initial etching property of the portion exposed to the resist opening may deteriorate, and the linearity of the circuit may deteriorate. Furthermore, the effect is saturated at a certain amount of adhesion. Therefore, the initial etching property can be improved by making the adhesion amount of Mo extremely small or by promoting the diffusion of copper from the copper foil base material to the surface treatment layer by thermal diffusion or the like. Further, the surface treatment cost can be kept low.
  • the present invention completed on the basis of the above knowledge includes, in one aspect, a copper foil base material and a surface treatment layer formed on at least a part of the surface of the copper foil base material.
  • a copper foil for a printed wiring board which is present in an adhesion amount of 2000 ⁇ g / dm 2 or less.
  • Mo is present in the surface treatment layer in an adhesion amount of 20 to 2000 ⁇ g / dm 2 .
  • Mo is present in the surface treatment layer in an adhesion amount of 40 to 2000 ⁇ g / dm 2 .
  • Mo is present in the surface treatment layer in an adhesion amount of 50 to 600 ⁇ g / dm 2 .
  • the surface treatment layer contains at least one of Ni, Co, Sn, Zn, Cr, V, Fe, and W.
  • the surface treatment layer is Mo and any one or more of Ni, Co, Sn, Zn, Cr, V, Fe, and W. It is made of an alloy.
  • the surface treatment layer is a Mo layer and at least one of Ni, Co, Sn, Zn, Cr, V, Fe, and W.
  • the metal layer comprised by these.
  • the metal layer is formed on the Mo layer.
  • the Mo layer is formed on the metal layer.
  • Ni is present in the metal layer in an amount of 40 to 1800 ⁇ g / dm 2 .
  • the printed wiring board is a flexible printed wiring board.
  • the present invention is a laminate of the copper foil of the present invention and a resin substrate.
  • FIG. 1 Another aspect of the present invention is a laminate including a copper layer and a resin substrate, the laminate including the surface treatment layer of the present invention covering at least a part of the surface of the copper layer.
  • the present invention is a printed wiring board made from the laminate of the present invention.
  • the present invention is an electronic component including the printed wiring board of the present invention.
  • a copper foil for a printed wiring board capable of producing a circuit having a cross-sectional shape with a small skirt suitable for fine pitch production at a favorable production cost.
  • the electrolytic copper foil is produced by electrolytic deposition of copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is produced by repeating plastic working and heat treatment with a rolling roll.
  • Rolled copper foil is often used for applications that require flexibility.
  • high-purity copper such as tough pitch copper and oxygen-free copper, which are usually used as conductor patterns for printed wiring boards, for example, Sn-containing copper, Ag-containing copper, Cr, Zr or Mg are added as the copper foil base material.
  • a copper alloy such as a copper alloy, a Corson copper alloy to which Ni, Si and the like are added.
  • a copper alloy foil is also included.
  • the thickness of the copper foil base material that can be used in the present invention is not particularly limited, and may be appropriately adjusted to a thickness suitable for a printed wiring board.
  • the thickness can be about 5 to 100 ⁇ m.
  • it is 30 ⁇ m or less, preferably 20 ⁇ m or less, and typically about 5 to 20 ⁇ m.
  • the copper foil base material used in the present invention is not particularly limited, but may be a roughened material or a roughened material.
  • the surface is generally roughened by special plating with irregularities on the order of ⁇ m, and the physical anchor effect provides adhesion to the resin.
  • a smooth foil is considered to have good characteristics, and a roughened foil may work in a disadvantageous direction.
  • the roughening process process is abbreviate
  • a surface treatment layer is formed on at least a part of the surface of the copper foil base opposite to the surface to be bonded to the insulating substrate (circuit formation planned surface side).
  • Mo is present in an adhesion amount of 2000 ⁇ g / dm 2 or less. As described above, when a small amount of Mo is attached to the etched surface of the copper foil, the bottom of the formed circuit is reduced. As a result, even if the copper foil is not thin, it is possible to form a circuit with a small trailing edge, and thus a high-density mounting substrate can be formed.
  • the adhesion amount of Mo exceeds 2000 ⁇ g / dm 2 , the initial etching property is adversely affected.
  • the adhesion amount of Mo is preferably 20 to 2000 ⁇ g / dm 2 , more preferably 40 to 2000 ⁇ g / dm 2 , and still more preferably 50 to 600 ⁇ g / dm 2 . If the adhesion amount of Mo is less than 20 ⁇ g / dm 2 , the effect may not be obtained.
  • the surface treatment layer When the surface treatment layer further contains a metal different from Mo, the heat discoloration resistance of the copper foil is good.
  • the surface treatment layer may contain at least one of Ni, Co, Sn, Zn, Cr, V, Fe, and W. Mo, Ni, Co, Sn, Zn, Cr, You may form with the alloy with any 1 or more types of V, Fe, and W.
  • the structure provided with the Mo layer and the metal layer comprised by any 1 or more types of Ni, Co, Sn, Zn, Cr, V, Fe, and W may be sufficient as a surface treatment layer. In this case, either the Mo layer or the metal layer may be an upper layer.
  • Ni is preferably present in the metal layer at a coverage of 40 ⁇ 1800 ⁇ g / dm 2, and more preferably present in the metal layer at a coverage of 70 ⁇ 1000 ⁇ g / dm 2 .
  • the adhesion amount of Ni is less than 40 ⁇ g / dm 2 , the heat discoloration resistance may be deteriorated, and when the adhesion amount of Ni exceeds 1800 ⁇ g / dm 2 , the initial etching property may be deteriorated.
  • an underlayer may be provided between the copper foil base material and the surface treatment layer in order to obtain better heat discoloration resistance as long as the initial etching property is not adversely affected.
  • the underlayer nickel, nickel alloy, cobalt, silver, and manganese are preferable.
  • the method for providing the underlayer may be either a dry method or a wet method.
  • a rust prevention treatment layer composed of a chromium layer or a chromate layer and / or a silane treatment layer can be further formed on the outermost layer on the surface treatment layer.
  • the insulating layer is removed, and a conductor portion is formed in the removed portion using electroplating or conductive paste.
  • electroplating or conductive paste As the conductive paste, copper powder, silver powder, silver-plated copper powder, or the like is used. Since the copper foil for printed wiring boards of the present invention can produce a circuit having a cross-sectional shape with a small footing suitable for fine pitch as described above at a favorable production cost, it is a multilayer that has been downsized and densified. It can be suitably used for a printed wiring board having a structure.
  • the copper foil for printed wiring boards according to the present invention can be formed by a dry film forming method, for example, a sputtering method, or further by electroplating. At this time, a continuous conveyance method such as a reel-to-reel method can be used for conveying the copper foil base material. Thereby, a surface treatment layer is formed on at least a part of the surface of the copper foil base material. Specifically, a Mo layer is formed on the etched surface side of the copper foil by sputtering. Further, a layer formed of an alloy of Mo and any one or more of Ni, Co, Sn, Zn, Cr, V, Fe, and W may be formed as the surface treatment layer.
  • a Mo layer and a metal layer composed of at least one of Ni, Co, Sn, Zn, Cr, V, Fe, and W may be formed in any order.
  • induction eutectoid alloy plating with iron group elements is performed.
  • a complexing agent is added.
  • tartaric acid, gluconic acid, citric acid and the like can be used.
  • the pH of the plating bath can be adjusted to acidic or basic depending on the complexing agent. Examples of elements that eutect with Mo include Fe, Ni, and W.
  • the surface-treated surface of the present invention also functions as a rust-preventing layer, and Ni is preferred as an element to be eutectoid from the viewpoint of initial etching properties. Since this alloy plating layer is originally used as an alternative to rust prevention by chromate, when used in the application of the present invention, it is necessary to make the adhesion amount below a certain amount.
  • a printed wiring board (PWB) can be manufactured according to a conventional method using the copper foil according to the present invention. Below, the example of the manufacturing method of a printed wiring board is shown.
  • a laminated body is manufactured by bonding a copper foil and an insulating substrate.
  • the insulating substrate on which the copper foil is laminated is not particularly limited as long as it has characteristics applicable to a printed wiring board.
  • paper base phenolic resin, paper base epoxy resin, synthetic fiber for rigid PWB Use cloth base epoxy resin, glass cloth / paper composite base epoxy resin, glass cloth / glass non-woven composite base epoxy resin, glass cloth base epoxy resin, etc., use polyester film, polyimide film, etc. for FPC I can do things.
  • a prepreg in which a base material such as glass cloth is impregnated with a resin and the resin is cured to a semi-cured state is prepared. It can be carried out by superposing a copper foil on the prepreg from the surface opposite to the surface treatment layer and heating and pressing it.
  • a polyimide film or a polyester film and a copper foil can be bonded using an epoxy or acrylic adhesive (three-layer structure).
  • a polyimide varnish (polyamic acid varnish), which is a polyimide precursor, is applied to a copper foil and heated to form an imidization or on a polyimide film.
  • a laminating method in which a thermoplastic polyimide is applied to the substrate, a copper foil is overlaid thereon, and heated and pressed.
  • an anchor coating material such as thermoplastic polyimide in advance before applying the polyimide varnish.
  • the laminate according to the present invention can be used for various printed wiring boards (PWB) and is not particularly limited.
  • PWB printed wiring boards
  • the laminate according to the present invention is not limited to the above-described copper-clad laminate obtained by attaching a copper foil to a resin, and is a metalizing material in which a copper layer is formed on the resin by sputtering or plating. Also good.
  • a resist is applied to the surface of the surface treatment layer formed on the copper foil of the laminate produced as described above, the pattern is exposed with a mask, and developed to form a resist pattern. Subsequently, the surface treatment layer exposed at the opening of the resist pattern is removed using a reagent.
  • the reagent one containing hydrochloric acid, sulfuric acid or nitric acid as a main component is preferably used for reasons such as availability.
  • the laminate is immersed in an etching solution. At this time, the surface treatment layer containing Mo that suppresses etching is located near the resist portion on the copper foil, and the etching of the copper foil on the resist side is faster than the rate at which the vicinity of the surface treatment layer is etched.
  • Etching of the copper circuit pattern proceeds substantially vertically as the etching of the copper away from the surface treatment layer proceeds at a speed. Thus, unnecessary portions of copper can be removed, and then the etching resist can be peeled and removed to expose the circuit pattern.
  • the etching rate of the surface treatment layer is sufficiently smaller than that of copper, so that the etching factor is improved.
  • a cupric chloride aqueous solution, a ferric chloride aqueous solution, or the like can be used.
  • a heat-resistant layer may be formed on the surface of the copper foil base material in advance. The printed wiring board produced in this way can be mounted on various electronic components that require high-density mounting of the mounted components.
  • the circuit on the copper foil surface of the printed wiring board formed by etching from the surface treatment layer side is not usually formed on the insulating substrate with the two long side surfaces, but usually, From the surface of the copper foil downward, that is, toward the resin layer, it is formed to spread toward the end (generation of sagging).
  • the two long side surfaces each have an inclination angle ⁇ with respect to the surface of the insulating substrate. It is important to reduce the circuit pitch as much as possible for miniaturization (fine pitch) of the circuit pattern that is currently required. However, if this inclination angle ⁇ is small, the sagging increases accordingly, The pitch becomes wider.
  • the inclination angle ⁇ is usually not completely constant in each circuit and circuit. If the variation in the inclination angle ⁇ is large, the circuit quality may be adversely affected. Therefore, in the circuit on the copper foil surface of the printed wiring board formed by etching from the surface treatment layer side, the two long side surfaces each have an inclination angle ⁇ of 65 to 90 ° with respect to the insulating substrate surface. In addition, it is desirable that the standard deviation of tan ⁇ in the same circuit is 1.0 or less.
  • the etching factor is preferably 1.5 or more, more preferably 2.5 or more, and even more preferably 3.0 or more when the circuit pitch is 50 ⁇ m or less.
  • Example 1 Examples 1 and 2
  • a BHY-treated 18 ⁇ m-thick rolled copper foil manufactured by JX Nippon Mining & Metals was prepared.
  • the copper foil is subjected to a roughening treatment on the surface to be in close contact with the resin, and the non-roughening treatment surface is provided with a rust preventive layer (Ni adhesion amount: 100 ⁇ g / dm 2 , Zn adhesion amount: 300 ⁇ g / dm 2 , Cr Adhesion amount: 20 ⁇ g / dm 2 ) is formed.
  • Ni adhesion amount 100 ⁇ g / dm 2
  • Zn adhesion amount 300 ⁇ g / dm 2
  • Cr Adhesion amount 20 ⁇ g / dm 2
  • a plating bath is constructed by mixing gluconic acid, Ni sulfate sulfuric acid hexahydrate as a Ni supply source, and Mo acid Na dihydrate at concentrations of 0.3 M, 0.2 M, and 0.1 M, respectively. I took a bath. Next, the pH of the plating bath was adjusted to 8 with aqueous ammonia.
  • the etching factor is the distance of the length of sagging from the intersection of the vertical line from the upper surface of the copper foil and the resin substrate, assuming that the circuit is etched vertically when sagging at the end (when sagging occurs) Is a ratio of a to the thickness b of the copper foil: b / a, and the larger the value, the larger the inclination angle, and the etching residue does not remain and the sagging is small. It means to become.
  • FIG. 1 shows a surface photograph of a part of a circuit pattern, a schematic diagram of a cross section in the width direction of the circuit pattern at the part, and an outline of a method for calculating an etching factor using the schematic diagram.
  • the surface-treated copper foil was allowed to stand for 10 minutes on a hot plate set at 250 ° C. in the atmosphere so that the MoNi alloy plating surface was up, and the discoloration was visually observed. The case where there was no discoloration before and after heating was rated as “ ⁇ ”, the case where there was a slight discoloration as “ ⁇ ”, and the case where the color changed as “x”.
  • the surface treatment layer on the non-roughened surface was quantified by ICP by dissolving 5 ⁇ m of the surface layer in acid.
  • Example 2 Examples 3 to 5
  • BHY-treated 18 ⁇ m-thick rolled copper foil manufactured by JX Nippon Mining & Metals Co., Ltd. similar to Example 1 was prepared.
  • the non-roughened surface was pretreated by reverse sputtering, and then a Mo layer was formed by sputtering.
  • the sputtering conditions are shown below.
  • the thickness of the surface treatment layer was controlled by adjusting the conveyance speed, output, and Ar pressure.
  • Example 3 Examples 6 to 15
  • BHY-treated 18 ⁇ m thick rolled copper foil manufactured by JX Nippon Mining & Metals Co., Ltd. as in Example 1 was prepared. Then, after pre-processing by reverse sputtering on the non-roughened surface, a Mo layer was formed by sputtering, and each layer of NiV, Co, SnNi, ZnNi, Cr was formed by sputtering on the Mo layer.
  • the sputtering conditions are shown below.
  • the thickness of the surface treatment layer was controlled by adjusting the conveyance speed, output, and Ar pressure.
  • Example 4 As the copper foil base material of Example 16, the same BHY-treated 18 ⁇ m-thick rolled copper foil manufactured by JX Nippon Mining & Metals Co., Ltd. as in Example 1 was prepared. Subsequently, the non-roughened surface was pretreated by reverse sputtering, a NiV layer was formed by sputtering, and a Mo layer was formed by sputtering on the NiV layer. The sputtering conditions were the same as in Example 3. Next, CCL was produced by the procedure of Example 1, a resist pattern was formed on the surface-treated surface, and etching property evaluation, heat discoloration resistance evaluation, and adhesion amount quantification were performed by the procedure of Example 1.
  • Example 5 As a copper foil base material of Example 17, 18 ⁇ m-thick electrolytic copper foil JDLC manufactured by JX Nippon Mining & Metals was prepared. The copper foil has been subjected to a roughening treatment on the surface to be in close contact with the resin, and the non-roughened surface has a rust preventive layer (Ni adhesion amount: several ⁇ g / dm 2 , Zn adhesion amount: 400 ⁇ g / dm 2 , Cr adhesion amount: 20 ⁇ g / dm 2 ) is formed.
  • Ni adhesion amount several ⁇ g / dm 2
  • Zn adhesion amount 400 ⁇ g / dm 2
  • Cr adhesion amount 20 ⁇ g / dm 2
  • Example 3 After pre-processing by reverse sputtering on the non-roughened surface, a Mo layer was formed by sputtering, and a NiV layer was formed by sputtering on the Mo layer.
  • the sputtering conditions were the same as in Example 3.
  • CCL was produced by the procedure of Example 1, a resist pattern was formed on the surface-treated surface, and etching property evaluation, heat discoloration resistance evaluation, and adhesion amount quantification were performed by the procedure of Example 1.
  • Example 6 As a copper foil base material of Example 18, a 12 ⁇ m thick electrolytic copper foil JDLC manufactured by JX Nippon Mining & Metals was prepared. The copper foil has been subjected to a roughening treatment on the surface to be in close contact with the resin, and the non-roughened surface has a rust preventive layer (Ni adhesion amount: several ⁇ g / dm 2 , Zn adhesion amount: 400 ⁇ g / dm 2 , Cr adhesion amount: 20 ⁇ g / dm 2 ) is formed.
  • Ni adhesion amount several ⁇ g / dm 2
  • Zn adhesion amount 400 ⁇ g / dm 2
  • Cr adhesion amount 20 ⁇ g / dm 2
  • Example 3 After pre-processing by reverse sputtering on the non-roughened surface, a Mo layer was formed by sputtering, and a NiV layer was formed by sputtering on the Mo layer.
  • the sputtering conditions were the same as in Example 3.
  • CCL was produced by the procedure of Example 1, a resist pattern was formed on the surface-treated surface, and etching property evaluation, heat discoloration resistance evaluation, and adhesion amount quantification were performed by the procedure of Example 1.
  • the circuit to be formed was 25 ⁇ m pitch.
  • Example 7 Comparative Examples 1 and 2
  • a copper foil base material of Comparative Example 1 the same BHY-treated 18 ⁇ m-thick rolled copper foil manufactured by JX Nippon Mining & Metals was prepared.
  • a copper foil base material of Comparative Example 2 the same 18 ⁇ m-thick electrolytic copper foil JDLC manufactured by JX Nippon Mining & Metals Co., Ltd. as in Example 5 was prepared. Subsequently, a resist pattern was formed on the non-roughened surface, and the etching property evaluation, the heat discoloration resistance evaluation, and the adhesion amount quantification were performed according to the procedure of Example 1.
  • Example 8 Comparative Example 3
  • a copper foil base material of Comparative Example 3 the same 12 ⁇ m-thick electrolytic copper foil JDLC manufactured by JX Nippon Mining & Metals was prepared. Subsequently, a resist pattern was formed on the non-roughened surface, and the etching property evaluation, the heat discoloration resistance evaluation, and the adhesion amount quantification were performed according to the procedure of Example 1.
  • the circuit to be formed was 25 ⁇ m pitch.
  • Example 9 Comparative Example 4
  • a copper foil base material of Comparative Example 4 a JX Nippon Mining & Metals BHY-treated 18 ⁇ m-thick rolled copper foil was prepared. Subsequently, after removing the rust preventive layer on the non-roughened surface by pickling, the Ni ion concentration: 10 g / L, pH: 3.0, liquid temperature: 50 ° C., current density: Electroplating was performed under the condition of 5 A / dm 2 to form a Ni layer. Next, the copper foil was subjected to a thermal history assuming a casting process (370 ° C. ⁇ 4 h, N 2 atmosphere) to produce CCL.
  • Example 1 a resist pattern was formed on the surface-treated surface by the procedure of Example 1, and the etching property evaluation, the heat discoloration resistance evaluation, and the adhesion amount quantification were performed by the procedure of Example 1.
  • the test results of Examples 1 to 9 are shown in Table 1.
  • Examples 1 to 18 all had good etching properties, side etching was suppressed, and a circuit close to a rectangle was formed. According to Examples 1 and 2, it can be seen that even when the surface of the etched surface is subjected to wet alloy plating, the heat discoloration resistance and the etching property are improved. From Examples 3 to 5, when only the Mo layer was formed on the etching surface, the etching property was improved, side etching was suppressed, and the circuit shape became nearly rectangular. However, the resistance to heat discoloration was inferior to other examples. From Examples 6 to 15, the heat discoloration resistance was further improved by forming a metal layer composed of one or more different metals on the Mo layer.
  • Example 16 From Example 16, it was found that the Mo layer may be the outermost layer, but the heat discoloration resistance is not significantly improved. However, the heat discoloration resistance was improved as compared with Example 3 in which the Mo adhesion amount was comparable. From Examples 17 and 18, it was found that even when the copper foil was an electrolytic copper foil, the etching property and heat discoloration resistance were good, and these did not depend on the type of the copper foil base material to be treated. In Comparative Examples 1 to 4, the Mo layer was not formed on the etched surface, and the etching property was poor. Further, when Example 6 and Comparative Example 4 having the same amount of Ni adhesion and different presence or absence of Mo are compared, EF is greatly different. From this, it can be seen that Mo plays a large role in the side etch suppression effect.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)

Abstract

　ファインピッチ化に適した、裾引きが小さい断面形状の回路を良好な製造コストで製造可能なプリント配線板用銅箔を提供する。銅箔基材と、該銅箔基材表面の少なくとも一部に形成された表面処理層とを備え、前記表面処理層には、Ｍｏが２０００μｇ／ｄｍ2以下の付着量で存在するプリント配線板用銅箔。

Description

プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品
　本発明は、プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品に関し、特にフレキシブルプリント配線板用の銅箔及びそれを用いた積層体、プリント配線板及び電子部品に関する。
　プリント配線板はここ半世紀に亘って大きな進展を遂げ、今日ではほぼすべての電子機器に使用されるまでに至っている。近年の電子機器の小型化、高性能化ニーズの増大に伴い搭載部品の高密度実装化や信号の高周波化が進展し、プリント配線板に対して導体パターンの微細化（ファインピッチ化）や高周波対応等が求められている。
　プリント配線板は銅箔に絶縁基板を接着、もしくは絶縁基板上にＮｉ合金等を蒸着させた後に電気めっきで銅層を形成させて銅張積層板とした後に、エッチングにより銅箔または銅層面に導体パターンを形成するという工程を経て製造されるのが一般的である。そのため、プリント配線板用の銅箔または銅層にはエッチング性が要求される。
　ここでのエッチング性とは回路間の絶縁部に表面処理由来の金属が残存しないこと、回路の裾引きが小さいことをいう。回路間の絶縁部に金属が残存していれば、回路間で短絡が起こってしまう。また、回路形成のエッチングでは、回路上面から下（絶縁基板側）に向かって、末広がりにエッチングされ、回路の断面は台形になる。この台形の上底と下底との差（以下「裾引き」と呼ぶ）が小さければ、回路間のスペースを狭くでき、高密度配線基板が得られる。裾引きが大きければ、回路間のスペースを狭くすると回路が短絡するので、高密度実装基板を製造することができない。
　エッチングは銅箔または銅層の板厚方向及び平面方向の２方向に進行する。板厚方向のエッチング速度が平面方向のそれよりも低いので、回路断面は台形になる。このため、裾引きが小さい回路を得るためには、銅箔または銅層の厚みを薄くしてエッチング時間を短くすれば良い（特許文献１）。
　また、裾引きを小さくするために、銅箔のエッチング面側に銅よりもエッチング速度が遅い金属又はその合金層を形成する方法がある（特許文献２、３）。これらの候補金属はＮｉ、Ｃｏ等である。これらを銅箔または銅層のエッチング面に多量に付着させて形成した数１０ｎｍの層で回路上部の横方向のエッチングが抑制され、裾引きが小さい回路が形成される。
　プリント配線板の配線回路のファインピッチ化が進展に伴い、回路間隔も小さくなっていくので、回路の裾引きは小さくなければならない。非特許文献１によれば、回路幅（Ｌ、単位はμｍ）と回路間隔（Ｓ、単位はμｍ）は年々狭まる傾向にあり、フレキシブルプリント配線板に関しては２０１２年にはＬ/Ｓ＝２５/２５に達するとのことである。配線回路のファインピッチ化に対応するためには、回路の裾引きを小さくするべく銅箔の厚みを薄くしなければならない。しかしながら、銅箔の厚みが薄くなると製造時の取り扱いが困難になるため、電解銅箔や圧延銅箔で対応できる配線パターンはＬ/Ｓ＝２５/２５が限界と言われている。銅箔のエッチング面にＮｉ、Ｃｏ等の金属層を形成しても、このような回路パターンに対応するのは困難であると予想される。
　このような問題に対し、本発明者らは微量の貴金属を銅箔のエッチング面に付着させた場合に、形成された回路の裾引きが小さくなることを見出している（特許文献４）。これにより、銅箔の厚みが薄くなくても裾引きが小さい回路を形成することが可能となるため、高密度実装基板の形成が可能となる。
特開２０００－２６９６１９号公報 特開平６－８１１７２号公報 特開２００２－１７６２４２号公報 特開２０１１－１６６０１８号公報
２００９年度版　日本実装技術ロードマップ　プリント配線板編
　しかしながら、貴金属による表面処理はコストが高いという問題がある。そこで、本発明は、ファインピッチ化に適した、裾引きが小さい断面形状の回路を良好な製造コストで製造可能なプリント配線板用銅箔を提供することを課題とする。
　本発明者らは鋭意検討の結果、貴金属の代わりにＭｏを用いた表面処理を行うことによって、貴金属による表面処理と同様な効果が良好な製造コストで得られることを見出した。
　一方、本来耐食性を有するＭｏの付着量が多すぎると、レジスト開口部に露出した部分の初期エッチング性が劣化し、回路の直線性が悪くなる可能性がある。さらに、ある一定以上の付着量では効果が飽和する。そこで、Ｍｏの付着量を極微量とするか、又は、熱拡散等によって表面処理層への銅箔基材からの銅の拡散を促進させることで、初期エッチング性を良好にすることができる。また、表面処理コストを低く抑えることができる。
　以上の知見を基礎として完成した本発明は一側面において、銅箔基材と、該銅箔基材表面の少なくとも一部に形成された表面処理層とを備え、前記表面処理層には、Ｍｏが２０００μｇ／ｄｍ2以下の付着量で存在するプリント配線板用銅箔である。
　本発明に係るプリント配線板用銅箔は一実施形態において、前記表面処理層には、Ｍｏが２０～２０００μｇ／ｄｍ2の付着量で存在する。
　本発明に係るプリント配線板用銅箔は別の一実施形態において、前記表面処理層には、Ｍｏが４０～２０００μｇ／ｄｍ2の付着量で存在する。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、前記表面処理層には、Ｍｏが５０～６００μｇ／ｄｍ2の付着量で存在する。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、前記表面処理層が、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上を含む。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、前記表面処理層が、Ｍｏと、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上との合金で形成されている。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、前記表面処理層が、Ｍｏ層と、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上で構成された金属層とを備える。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、前記金属層が前記Ｍｏ層上に形成されている。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、前記Ｍｏ層が前記金属層上に形成されている。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、前記金属層にはＮｉが４０～１８００μｇ／ｄｍ2の付着量で存在する。
　本発明に係るプリント配線板用銅箔は更に別の一実施形態において、プリント配線板がフレキシブルプリント配線板である。
　本発明は別の一側面において、本発明の銅箔と樹脂基板との積層体である。
　本発明は更に別の一側面において、銅層と樹脂基板との積層体であって、前記銅層の表面の少なくとも一部を被覆する本発明の表面処理層を備えた積層体である。
　本発明は更に別の一側面において、本発明の積層体を材料としたプリント配線板である。
　本発明は更に別の一側面において、本発明のプリント配線板を備えた電子部品である。
　本発明によれば、ファインピッチ化に適した、裾引きが小さい断面形状の回路を良好な製造コストで製造可能なプリント配線板用銅箔を提供することができる。
回路パターンの一部の表面写真、当該部分における回路パターンの幅方向の横断面の模式図、及び、該模式図を用いたエッチングファクター（ＥＦ）の計算方法の概略である。
（銅箔基材）
　本発明に用いることのできる銅箔基材の形態に特に制限はないが、典型的には圧延銅箔や電解銅箔の形態で用いることができる。一般的には、電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造され、圧延銅箔は圧延ロールによる塑性加工と熱処理を繰り返して製造される。屈曲性が要求される用途には圧延銅箔を適用することが多い。
　銅箔基材の材料としてはプリント配線板の導体パターンとして通常使用されるタフピッチ銅や無酸素銅といった高純度の銅の他、例えばＳｎ入り銅、Ａｇ入り銅、Ｃｒ、Ｚｒ又はＭｇ等を添加した銅合金、Ｎｉ及びＳｉ等を添加したコルソン系銅合金のような銅合金も使用可能である。なお、本明細書において用語「銅箔」を単独で用いたときには銅合金箔も含むものとする。
　本発明に用いることのできる銅箔基材の厚さについても特に制限はなく、プリント配線板用に適した厚さに適宜調節すればよい。例えば、５～１００μｍ程度とすることができる。但し、ファインパターン形成を目的とする場合には３０μｍ以下、好ましくは２０μｍ以下であり、典型的には５～２０μｍ程度である。
　本発明に使用する銅箔基材は、特に限定されないが、粗化処理をしたものを用いてもよく、粗化処理をしないものを用いてもよい。従来は特殊めっきで表面にμｍオーダーの凹凸を付けて表面粗化処理を施し、物理的なアンカー効果によって樹脂との接着性を持たせるケースが一般的であるが、一方でファインピッチや高周波電気特性は平滑な箔が良いとされ、粗化箔では不利な方向に働くことがある。また、粗化処理をしないものであると、粗化処理工程が省略されるので、経済性・生産性向上の効果がある。
（表面処理層）
　銅箔基材の絶縁基板との接着面の反対側（回路形成予定面側）の表面の少なくとも一部には、表面処理層が形成されている。表面処理層には、Ｍｏが２０００μｇ／ｄｍ2以下の付着量で存在する。このように、微量のＭｏを銅箔のエッチング面に付着させると、形成された回路の裾引きが小さくなる。これにより、銅箔の厚みが薄くなくても裾引きが小さい回路を形成することが可能となるため、高密度実装基板の形成が可能となる。一方、Ｍｏの付着量が２０００μｇ／ｄｍ2を超えると、初期エッチング性に悪影響を及ぼす。Ｍｏの付着量は、好ましくは２０～２０００μｇ／ｄｍ2、より好ましくは４０～２０００μｇ／ｄｍ2、さらにより好ましくは５０～６００μｇ／ｄｍ2である。Ｍｏの付着量が２０μｇ／ｄｍ2未満であると効果が出ない場合がある。
　表面処理層が、さらにＭｏとは異なる金属を含む場合、銅箔の耐加熱変色性が良好となる。このような観点から、表面処理層が、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上を含んでもよく、Ｍｏと、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上との合金で形成されていてもよい。また、表面処理層が、Ｍｏ層と、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上で構成された金属層とを備えた構成であってもよい。この場合、Ｍｏ層と金属層とは、いずれが上層であってもよい。また、金属層にＮｉを用いる場合、Ｎｉが４０～１８００μｇ／ｄｍ2の付着量で金属層に存在するのが好ましく、７０～１０００μｇ／ｄｍ2の付着量で金属層に存在するのがより好ましい。Ｎｉの付着量が４０μｇ／ｄｍ2未満であると、耐加熱変色性が劣化するおそれがあり、Ｎｉの付着量が１８００μｇ／ｄｍ2超であると、初期エッチング性が劣化するおそれがある。
　また、銅箔基材と表面処理層との間には、初期エッチング性に悪影響を及ぼさない限り、さらに良好な耐加熱変色性を得るために下地層を設けてもよい。下地層としてはニッケル、ニッケル合金、コバルト、銀、マンガンが好ましい。下地層を設ける方法は乾式、湿式法いずれでも良い。
　表面処理層上の最表層には、防錆効果を高めるために、さらに、クロム層若しくはクロメート層、及び／又は、シラン処理層で構成された防錆処理層を形成することができる。また、表面処理層と銅箔との間に、さらに加熱処理による酸化を抑制するため、耐酸化性を有する下地層を形成してもよい。
　電子機器の小型化に伴い、搭載される基板の高密度化の進展が著しく、例えばスマートフォンでは電池の搭載スペースを確保するために、これまで以上に、基板の小型化、高密度化が要求されている。電子機器は回路基板が複数積層された多層構造となっており、その作製に際しては、小型化、高密度化した回路基板を互いに良好な導通をとりながら積層しなければならない。回路基板を層間で導通をとりながら積層する方法として、一層毎に積層、絶縁層の穴あけ加工、配線形成などを繰り返すことによって多層構造のプリント配線板を作製するフィルドビア法がある。フィルドビア法では、層間接続部を形成するために、絶縁層を除去し、当該除去部に電気メッキや導電性ペーストを用いて導体部を形成している。このうち、電気メッキで導体部を形成する場合、良好なメッキ液濃度管理、電気メッキ条件の制御は技術的に困難性が高いため、導電性ペーストで導体部を形成する方法は工程管理が簡便である。導電性ペーストとしては、銅粉、銀粉、銀メッキ銅粉等が用いられる。本発明のプリント配線板用銅箔は、上述のようにファインピッチ化に適した、裾引きが小さい断面形状の回路を良好な製造コストで製造可能であるため、小型化及び高密度化した多層構造のプリント配線板に好適に用いることができる。
（銅箔の製造方法）
　本発明に係るプリント配線板用銅箔は、乾式成膜法、例えばスパッタリング法、さらには電気めっきにより形成することができる。このときの銅箔基材の搬送には、リール・ツー・リール方式等の連続搬送方式を用いることができる。これにより銅箔基材の表面の少なくとも一部に表面処理層を形成する。具体的には、スパッタリング法によって、銅箔のエッチング面側にＭｏ層を形成する。また、Ｍｏと、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上との合金で形成された層を表面処理層として形成してもよい。さらに、表面処理層として、Ｍｏ層と、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上で構成された金属層とを任意の順で形成してもよい。
　また、湿式めっきで行う場合、鉄族元素との誘導共析型の合金めっきとなる。めっき液中でＭｏイオンを錯イオンとして存在させるために、錯化剤が添加される。錯化剤としては、酒石酸、グルコン酸、クエン酸等を用いることができる。めっき浴のｐＨは、錯化剤に応じて、酸性又は塩基性に調整することができる。Ｍｏと共析する元素としてはＦｅ、Ｎｉ、Ｗなどが挙げられる。本発明の表面処理面は防錆層としての機能も果たすこと、初期エッチング性の観点から、共析させる元素としてはＮｉが好ましい。この合金めっき層は本来クロメートによる防錆の代替として使用されるため、本発明の用途で使用する場合には一定量以下の付着量とする必要がある。
（プリント配線板の製造方法）
　本発明に係る銅箔を用いてプリント配線板（ＰＷＢ）を常法に従って製造することができる。以下に、プリント配線板の製造方法の例を示す。
　まず、銅箔と絶縁基板とを貼り合わせて積層体を製造する。銅箔が積層される絶縁基板はプリント配線板に適用可能な特性を有するものであれば特に制限を受けないが、例えば、リジッドＰＷＢ用に紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂及びガラス布基材エポキシ樹脂等を使用し、ＦＰＣ用にポリエステルフィルムやポリイミドフィルム等を使用する事ができる。
　貼り合わせの方法は、リジッドＰＷＢ用の場合、ガラス布などの基材に樹脂を含浸させ、樹脂を半硬化状態まで硬化させたプリプレグを用意する。銅箔を表面処理層の反対側の面からプリプレグに重ねて加熱加圧させることにより行うことができる。
　フレキシブルプリント配線板（ＦＰＣ）用の場合、ポリイミドフィルム又はポリエステルフィルムと銅箔とをエポキシ系やアクリル系の接着剤を使って接着することができる（３層構造）。また、接着剤を使用しない方法（２層構造）としては、ポリイミドの前駆体であるポリイミドワニス（ポリアミック酸ワニス）を銅箔に塗布し、加熱することでイミド化するキャスティング法や、ポリイミドフィルム上に熱可塑性のポリイミドを塗布し、その上に銅箔を重ね合わせ、加熱加圧するラミネート法が挙げられる。キャスティング法においては、ポリイミドワニスを塗布する前に熱可塑性ポリイミド等のアンカーコート材を予め塗布しておくことも有効である。
　本発明に係る積層体は各種のプリント配線板（ＰＷＢ）に使用可能であり、特に制限されるものではないが、例えば、導体パターンの層数の観点からは片面ＰＷＢ、両面ＰＷＢ、多層ＰＷＢ（３層以上）に適用可能であり、絶縁基板材料の種類の観点からはリジッドＰＷＢ、フレキシブルＰＷＢ（ＦＰＣ）、リジッド・フレックスＰＷＢに適用可能である。また、本発明に係る積層体は、銅箔を樹脂に貼り付けてなる上述のような銅張積層板に限定されず、樹脂上にスパッタリング、めっきで銅層を形成したメタライジング材であってもよい。
　上述のように作製した積層体の銅箔上に形成された表面処理層表面にレジストを塗布し、マスクによりパターンを露光し、現像することによりレジストパターンを形成する。
　続いて、レジストパターンの開口部に露出した表面処理層を、試薬を用いて除去する。当該試薬としては、塩酸、硫酸又は硝酸を主成分とするものを用いるのが、入手しやすさ等の理由から好ましい。
　次に、積層体をエッチング液に浸漬する。このとき、エッチングを抑制するＭｏを含む表面処理層は、銅箔上のレジスト部分に近い位置にあり、レジスト側の銅箔のエッチングは、この表面処理層近傍がエッチングされていく速度よりも速い速度で、表面処理層から離れた部位の銅のエッチングが進行することにより、銅の回路パターンのエッチングがほぼ垂直に進行する。これにより銅の不必要部分を除去されて、次いでエッチングレジストを剥離・除去して回路パターンを露出することができる。
　積層体に回路パターンを形成するために用いるエッチング液に対しては、表面処理層のエッチング速度は、銅よりも十分に小さいためエッチングファクターを改善する効果を有する。エッチング液は、塩化第二銅水溶液、又は、塩化第二鉄水溶液等を用いることができる。
　また、表面処理層を形成する前に、あらかじめ銅箔基材表面に耐熱層を形成しておいてもよい。
　このようにして作製したプリント配線板は、搭載部品の高密度実装が要求される各種電子部品に搭載することができる。
（プリント配線板の銅箔表面の回路形状）
　上述のように表面処理層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、その長尺状の２つの側面が絶縁基板上に垂直に形成されるのではなく、通常、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりに形成される（ダレの発生）。これにより、長尺状の２つの側面はそれぞれ絶縁基板表面に対して傾斜角θを有している。現在要求されている回路パターンの微細化（ファインピッチ化）のためには、回路のピッチをなるべく狭くすることが重要であるが、この傾斜角θが小さいと、それだけダレが大きくなり、回路のピッチが広くなってしまう。また、傾斜角θは、通常、各回路及び回路内で完全に一定ではない。このような傾斜角θのばらつきが大きいと、回路の品質に悪影響を及ぼすおそれがある。従って、表面処理層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、長尺状の２つの側面がそれぞれ絶縁基板表面に対して６５～９０°の傾斜角θを有し、且つ、同一回路内のｔａｎθの標準偏差が１．０以下であるのが望ましい。また、エッチングファクターとしては、回路のピッチが５０μｍ以下であるとき、１．５以上であるのが好ましく、２．５以上であるのがより好ましく、３．０以上であるのが更により好ましい。
　以下、本発明の実施例を示すが、これらは本発明をより良く理解するために提供するものであり、本発明が限定されることを意図するものではない。
（例１：実施例１～２）
　実施例１～２の銅箔基材として、ＪＸ日鉱日石金属社製のＢＨＹ処理１８μｍ厚圧延銅箔を用意した。当該銅箔は、樹脂との密着予定面に粗化処理がなされており、非粗化処理面には防錆層（Ｎｉ付着量：１００μｇ／ｄｍ2、Ｚｎ付着量：３００μｇ／ｄｍ2、Ｃｒ付着量：２０μｇ／ｄｍ2）が形成されている。
　続いて、非粗化処理面の防錆層を酸洗で除去した後、「（一般社団法人）表面技術協会、「表面技術」、ｖｏｌ.１５５、Ｎｏ．８、ｐ５６０－５６４」に記載のＭｏ電気メッキ技術を用い、以下の条件によって非粗化処理面に表面処理層としてＭｏＮｉ合金層を形成した。すなわち、まず、グルコン酸、Ｎｉ供給源としての硫酸Ｎｉ六水和物、Ｍｏ酸Ｎａ二水和物を、それぞれ０．３Ｍ、０．２Ｍ、０．１Ｍの濃度で混合してめっき浴を建浴した。次に、アンモニア水でめっき浴のｐＨを８に調整した。次いで、このめっき浴を用いて、上記圧延銅箔に、２Ａ／ｄｍ2で時間を変化させてＭｏＮｉ合金めっきを行った。
　次に、粗化処理面に接着剤付きポリイミドフィルムを１６０℃でラミネートすることにより張り合わせ、ＣＣＬを作製した。
　次に、非粗化処理面に液体レジストでＬ／Ｓ＝３３μｍ／７μｍのレジストパターン（４０μｍピッチ回路）を形成し、塩化第二鉄（液温５０℃、０．２ＭＰａ）でエッチングし、回路ボトム幅が２０μｍ前後のところで、１０本の回路についてエッチングファクター（ＥＦ）を算出し、平均値及び偏差を求めた。エッチングファクターは、末広がりにエッチングされた場合（ダレが発生した場合）、回路が垂直にエッチングされたと仮定した場合の、銅箔上面からの垂線と樹脂基板との交点からのダレの長さの距離をａとした場合において、このａと銅箔の厚さｂとの比：ｂ／ａを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。図１に、回路パターンの一部の表面写真と、当該部分における回路パターンの幅方向の横断面の模式図と、該模式図を用いたエッチングファクターの計算方法の概略とを示す。このａは回路上方からのＳＥＭ観察により測定し、エッチングファクター（ＥＦ＝ｂ／ａ）を算出した。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。
　また、大気下で２５０℃に設定したホットプレートにＭｏＮｉ合金めっき面が上になるように表面処理銅箔を１０分間放置し、変色を目視で観察した。加熱前後で変色がないものは○、やや変色があったものは△、変色したものは×とした。
　非粗化処理面の表面処理層の定量は表層５μｍを酸に溶解して、ＩＣＰで行った。
（例２：実施例３～５）
　実施例３～５の銅箔基材として、例１と同様のＪＸ日鉱日石金属社製のＢＨＹ処理１８μｍ厚圧延銅箔を用意した。
　続いて、非粗化処理面に逆スパッタで前処理をした後に、スパッタリングでＭｏ層を形成した。以下にスパッタリングの条件を示す。表面処理層の厚みは搬送速度、出力、Ａｒ圧力を調整することで制御した。
・到達真空度：１．０×１０-5Ｐａ
・スパッタリング圧力：Ａｒ　０．２～０．４Ｐａ
・スパッタリング電力：３００～４０００Ｗ
・銅箔搬送速度：分速１～１５ｍ
・ターゲット：Ｍｏ（３Ｎ）
　次に、例１の手順でＣＣＬを作製し、Ｍｏ層の上にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。
（例３：実施例６～１５）
　実施例６～１５の銅箔基材として、例１と同様のＪＸ日鉱日石金属社製のＢＨＹ処理１８μｍ厚圧延銅箔を用意した。
　続いて、非粗化処理面に逆スパッタで前処理をした後に、スパッタリングでＭｏ層を形成し、さらにＭｏ層の上にスパッタリングでＮｉＶ、Ｃｏ、ＳｎＮｉ、ＺｎＮｉ、Ｃｒの各層を形成した。以下にスパッタリングの条件を示す。表面処理層の厚みは搬送速度、出力、Ａｒ圧力を調整することで制御した。
・到達真空度：１．０×１０-5Ｐａ
・スパッタリング圧力：Ａｒ　０．２～０．４Ｐａ
・スパッタリング電力：３００～４０００Ｗ
・銅箔搬送速度：分速１～１５ｍ
・ターゲット：Ｍｏ、Ｎｉ、Ｖ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ（３Ｎ）
　次に、この銅箔にキャスティング工程を想定した熱履歴を施し（３７０℃×４ｈ、Ｎ2雰囲気）、ＣＣＬを作製した。
　続いて、例１の手順でこの表面処理面にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。
（例４：実施例１６）
　実施例１６の銅箔基材として、例１と同様のＪＸ日鉱日石金属社製のＢＨＹ処理１８μｍ厚圧延銅箔を用意した。
　続いて、非粗化処理面に逆スパッタで前処理をした後に、スパッタリングでＮｉＶ層を形成し、さらにＮｉＶ層の上にスパッタリングでＭｏ層を形成した。スパッタリング条件は、例３と同様とした。
　次に、例１の手順でＣＣＬを作製し、表面処理面にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。
（例５：実施例１７）
　実施例１７の銅箔基材として、ＪＸ日鉱日石金属社製の１８μｍ厚電解銅箔ＪＤＬＣを用意した。当該銅箔は、樹脂との密着予定面に粗化処理がなされており、非粗化処理面には防錆層（Ｎｉ付着量：数μｇ／ｄｍ2、Ｚｎ付着量：４００μｇ／ｄｍ2、Ｃｒ付着量：２０μｇ／ｄｍ2）が形成されている。
　続いて、非粗化処理面に逆スパッタで前処理をした後に、スパッタリングでＭｏ層を形成し、さらにＭｏ層の上にスパッタリングでＮｉＶ層を形成した。スパッタリング条件は、例３と同様とした。
　次に、例１の手順でＣＣＬを作製し、表面処理面にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。
（例６：実施例１８）
　実施例１８の銅箔基材として、ＪＸ日鉱日石金属社製の１２μｍ厚電解銅箔ＪＤＬＣを用意した。当該銅箔は、樹脂との密着予定面に粗化処理がなされており、非粗化処理面には防錆層（Ｎｉ付着量：数μｇ／ｄｍ2、Ｚｎ付着量：４００μｇ／ｄｍ2、Ｃｒ付着量：２０μｇ／ｄｍ2）が形成されている。
　続いて、非粗化処理面に逆スパッタで前処理をした後に、スパッタリングでＭｏ層を形成し、さらにＭｏ層の上にスパッタリングでＮｉＶ層を形成した。スパッタリング条件は、例３と同様とした。
　次に、例１の手順でＣＣＬを作製し、表面処理面にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。なお、形成する回路は２５μｍピッチとした。
（例７：比較例１～２）
　比較例１の銅箔基材として、例１と同様のＪＸ日鉱日石金属社製のＢＨＹ処理１８μｍ厚圧延銅箔を用意した。比較例２の銅箔基材として、例５と同様のＪＸ日鉱日石金属社製の１８μｍ厚電解銅箔ＪＤＬＣを用意した。
　続いて、非粗化処理面にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。
（例８：比較例３）
　比較例３の銅箔基材として、例６と同様のＪＸ日鉱日石金属社製の１２μｍ厚電解銅箔ＪＤＬＣを用意した。
　続いて、非粗化処理面にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。なお、形成する回路は２５μｍピッチとした。
（例９：比較例４）
　比較例４の銅箔基材として、ＪＸ日鉱日石金属のＢＨＹ処理１８μ厚圧延銅箔を用意した。
　続いて、非粗化処理面の防錆層を酸洗で除去した後、非粗化処理面に、Ｎｉイオン濃度：１０ｇ／Ｌ、ｐＨ：３．０、液温：５０℃、電流密度：５Ａ／ｄｍ2の条件で電気めっきを行い、Ｎｉ層を形成した。
　次に、この銅箔にキャスティング工程を想定した熱履歴を施し（３７０℃×４ｈ、Ｎ2雰囲気）、ＣＣＬを作製した。
　続いて、例１の手順でこの表面処理面にレジストパターンを形成し、例１の手順でエッチング性評価、耐加熱変色性評価、付着量定量を行った。
　例１～９の各試験結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
（評価）
　実施例１～１８は、いずれもエッチング性が良好であり、サイドエッチが抑制され、矩形に近い回路が形成されていた。
　実施例１、２によれば、湿式の合金めっきでエッチング面の表面処理を行っても、耐加熱変色性及びエッチング性が良好となることがわかる。
　実施例３～５より、Ｍｏ層のみをエッチング面に形成することで、エッチング性が良好となり、サイドエッチが抑制され、回路形状は矩形に近くなった。ただし、耐加熱変色性は他の実施例に比べて劣っていた。
　実施例６～１５より、Ｍｏ層の上に異種金属１種以上からなる金属層を形成することで、さらに耐加熱変色性が向上した。
　実施例１６より、Ｍｏ層を最表層にしてもよいが、耐加熱変色性は著しく向上するわけではないことがわかった。ただし、同程度のＭｏ付着量である実施例３と比べると、耐加熱変色性は向上していた。
　実施例１７及び１８より、銅箔が電解銅箔であってもエッチング性、耐加熱変色性が良好であり、これらは処理対象の銅箔基材の種類に依存しないことがわかった。
　比較例１～４は、いずれもエッチング面にＭｏ層が形成されておらず、エッチング性が不良であった。
　また、Ｎｉ付着量が同程度で、Ｍｏの有無が異なる実施例６と比較例４とを比較すると、ＥＦは大きく異なっている。このことから、Ｍｏはサイドエッチ抑制効果に大きな役割を果たしていることがわかる。

Claims (15)

  1. 　銅箔基材と、該銅箔基材表面の少なくとも一部に形成された表面処理層とを備え、
    　前記表面処理層には、Ｍｏが２０００μｇ／ｄｍ2以下の付着量で存在するプリント配線板用銅箔。
  2. 　前記表面処理層には、Ｍｏが２０～２０００μｇ／ｄｍ2の付着量で存在する請求項１に記載のプリント配線板用銅箔。
  3. 　前記表面処理層には、Ｍｏが４０～２０００μｇ／ｄｍ2の付着量で存在する請求項２に記載のプリント配線板用銅箔。
  4. 　前記表面処理層には、Ｍｏが５０～６００μｇ／ｄｍ2の付着量で存在する請求項３に記載のプリント配線板用銅箔。
  5. 　前記表面処理層が、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上を含む請求項１～４のいずれかに記載のプリント配線板用銅箔。
  6. 　前記表面処理層が、Ｍｏと、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上との合金で形成されている請求項５に記載のプリント配線板用銅箔。
  7. 　前記表面処理層が、Ｍｏ層と、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｃｒ、Ｖ、Ｆｅ、Ｗのいずれか１種以上で構成された金属層とを備えた請求項５に記載のプリント配線板用銅箔。
  8. 　前記金属層が前記Ｍｏ層上に形成されている請求項７に記載のプリント配線板用銅箔。
  9. 　前記Ｍｏ層が前記金属層上に形成されている請求項７に記載のプリント配線板用銅箔。
  10. 　前記金属層にはＮｉが４０～１８００μｇ／ｄｍ2の付着量で存在する請求項８又は９に記載のプリント配線板用銅箔。
  11. 　プリント配線板がフレキシブルプリント配線板である請求項１～１０のいずれかに記載のプリント配線板用銅箔。
  12. 　請求項１～１１のいずれかに記載の銅箔と樹脂基板との積層体。
  13. 　銅層と樹脂基板との積層体であって、前記銅層の表面の少なくとも一部を被覆する請求項１～１１のいずれかに記載の表面処理層を備えた積層体。
  14. 　請求項１２又は１３に記載の積層体を材料としたプリント配線板。
  15. 　請求項１４に記載のプリント配線板を備えた電子部品。
PCT/JP2013/052389 2012-02-03 2013-02-01 プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品 WO2013115382A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020147023210A KR101674781B1 (ko) 2012-02-03 2013-02-01 프린트 배선판용 동박 및 그것을 사용한 적층체, 프린트 배선판 및 전자 부품
CN201380007739.9A CN104080951B (zh) 2012-02-03 2013-02-01 印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012022159A JP6111017B2 (ja) 2012-02-03 2012-02-03 プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品
JP2012-022159 2012-02-03

Publications (1)

Publication Number Publication Date
WO2013115382A1 true WO2013115382A1 (ja) 2013-08-08

Family

ID=48905409

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/052389 WO2013115382A1 (ja) 2012-02-03 2013-02-01 プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品

Country Status (5)

Country Link
JP (1) JP6111017B2 (ja)
KR (1) KR101674781B1 (ja)
CN (1) CN104080951B (ja)
TW (1) TWI530234B (ja)
WO (1) WO2013115382A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111902570A (zh) * 2018-03-27 2020-11-06 三井金属矿业株式会社 表面处理铜箔、覆铜层叠板及印刷电路板的制造方法
JP2021147701A (ja) * 2020-03-18 2021-09-27 サーキット フォイル ルクセンブルグ 高周波回路用表面処理銅箔及びその製造方法
CN113600636A (zh) * 2021-08-04 2021-11-05 许绝电工股份有限公司 一种用于锂电池生产的铜箔管加工工艺

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497881B2 (ja) * 2013-10-04 2019-04-10 Ｊｘ金属株式会社 圧延銅箔、それを用いた銅張積層板、プリント配線板、電子機器、回路接続部材の製造方法及び回路接続部材
CN107768453A (zh) * 2017-08-31 2018-03-06 成都中建材光电材料有限公司 一种具有复合背电极的碲化镉薄膜电池及其制备方法
KR102520812B1 (ko) 2018-04-27 2023-04-12 제이엑스금속주식회사 표면 처리 동박, 동장 적층판 및 프린트 배선판
JP7409602B2 (ja) * 2019-05-09 2024-01-09 ナミックス株式会社 複合銅部材
JP7456579B2 (ja) * 2019-05-09 2024-03-27 ナミックス株式会社 金属層を有する金属部材の製造方法
JP7352939B2 (ja) * 2019-05-09 2023-09-29 ナミックス株式会社 複合銅部材
JP7052923B2 (ja) * 2020-03-23 2022-04-12 住友ベークライト株式会社 回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61253886A (ja) * 1985-05-07 1986-11-11 日本電解株式会社 プリント回路用銅箔
JPS62216287A (ja) * 1986-03-17 1987-09-22 日本電解株式会社 プリント回路用銅箔およびその製造方法
JP2009206514A (ja) * 2008-02-28 2009-09-10 Ls Mtron Ltd プリント回路用銅箔及びその表面処理方法、並びにメッキ装置
JP2011129685A (ja) * 2009-12-17 2011-06-30 Jx Nippon Mining & Metals Corp 環境配慮型プリント配線板用銅箔

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6056088A (ja) * 1983-09-02 1985-04-01 Kobe Steel Ltd 耐塗膜剥離性に優れた表面処理鋼板
JPH0681172A (ja) 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
JP2000269619A (ja) 1999-03-16 2000-09-29 Reiko Co Ltd データ通信用アンテナ回路基板製造用フイルム及びデータ通信用アンテナ回路基板
TW511408B (en) * 2000-09-18 2002-11-21 Nippon Denkai Kk Method of producing copper foil for fine wiring
JP4592936B2 (ja) 2000-12-05 2010-12-08 Ｊｘ日鉱日石金属株式会社 電子回路用銅箔及び電子回路の形成方法
JP4470147B2 (ja) * 2003-09-16 2010-06-02 日立金属株式会社 薄膜配線層
JP5479668B2 (ja) * 2006-12-26 2014-04-23 古河電気工業株式会社 表面処理銅箔
JP2009110990A (ja) * 2007-10-26 2009-05-21 Hitachi Cable Ltd プリント配線板用銅箔
JP5358586B2 (ja) * 2008-12-26 2013-12-04 Ｊｘ日鉱日石金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
KR101203436B1 (ko) * 2009-06-30 2012-11-21 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 동박
JP5367613B2 (ja) 2010-02-12 2013-12-11 Ｊｘ日鉱日石金属株式会社 プリント配線板用銅箔

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61253886A (ja) * 1985-05-07 1986-11-11 日本電解株式会社 プリント回路用銅箔
JPS62216287A (ja) * 1986-03-17 1987-09-22 日本電解株式会社 プリント回路用銅箔およびその製造方法
JP2009206514A (ja) * 2008-02-28 2009-09-10 Ls Mtron Ltd プリント回路用銅箔及びその表面処理方法、並びにメッキ装置
JP2011129685A (ja) * 2009-12-17 2011-06-30 Jx Nippon Mining & Metals Corp 環境配慮型プリント配線板用銅箔

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111902570A (zh) * 2018-03-27 2020-11-06 三井金属矿业株式会社 表面处理铜箔、覆铜层叠板及印刷电路板的制造方法
CN111902570B (zh) * 2018-03-27 2022-11-08 三井金属矿业株式会社 表面处理铜箔、覆铜层叠板及印刷电路板的制造方法
JP2021147701A (ja) * 2020-03-18 2021-09-27 サーキット フォイル ルクセンブルグ 高周波回路用表面処理銅箔及びその製造方法
KR20210117916A (ko) * 2020-03-18 2021-09-29 서키트 호일 룩셈부르크, 에스에이알엘 고주파 회로용 표면 처리 동박 및 그 제조 방법
JP7194716B2 (ja) 2020-03-18 2022-12-22 サーキット フォイル ルクセンブルグ 高周波回路用表面処理銅箔及びその製造方法
KR102635176B1 (ko) 2020-03-18 2024-02-13 서키트 호일 룩셈부르크 고주파 회로용 표면 처리 동박 및 그 제조 방법
CN113600636A (zh) * 2021-08-04 2021-11-05 许绝电工股份有限公司 一种用于锂电池生产的铜箔管加工工艺

Also Published As

Publication number Publication date
JP2013161925A (ja) 2013-08-19
KR20140119750A (ko) 2014-10-10
TWI530234B (zh) 2016-04-11
JP6111017B2 (ja) 2017-04-05
CN104080951B (zh) 2016-12-21
CN104080951A (zh) 2014-10-01
TW201338649A (zh) 2013-09-16
KR101674781B1 (ko) 2016-11-09

Similar Documents

Publication Publication Date Title
JP6111017B2 (ja) プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品
JP5346054B2 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP5386652B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5156784B2 (ja) プリント配線板用銅箔及びそれを用いた積層体
JP5542715B2 (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP5650023B2 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP2012028517A (ja) レジスト形成配線基板及び電子回路の製造方法
WO2011122645A1 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5506497B2 (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
JP5808114B2 (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP5524671B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2011253856A (ja) プリント配線板用回路基板の形成方法
JP5816045B2 (ja) 生産性に優れたプリント配線板用銅箔及びそれを用いた積層板
JP2011210993A (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP2012146933A (ja) プリント配線板用回路基板の形成方法
JP2013028823A (ja) 積層体及びこれを用いたプリント配線板
JP5746876B2 (ja) 電子回路の形成方法
JP5079883B2 (ja) 耐加熱変色及びエッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
WO2013047847A1 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP2011210988A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2011210998A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011210991A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2011210986A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011210984A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13743782

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147023210

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13743782

Country of ref document: EP

Kind code of ref document: A1