CN104080951A

CN104080951A - 印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件

Info

Publication number: CN104080951A
Application number: CN201380007739.9A
Authority: CN
Inventors: 古泽秀树
Original assignee: JX Nippon Mining and Metals Corp
Current assignee: JX Nippon Mining and Metals Corp
Priority date: 2012-02-03
Filing date: 2013-02-01
Publication date: 2014-10-01
Anticipated expiration: 2033-02-01
Also published as: TWI530234B; JP2013161925A; KR101674781B1; WO2013115382A1; TW201338649A; CN104080951B; KR20140119750A; JP6111017B2

Abstract

提供印刷电路板用铜箔，其能以良好的制造成本制造适于微细间距化的上下底差小的截面形状的线路。印刷电路板用铜箔，其具备铜箔基材与形成于该铜箔基材表面的至少一部分的表面处理层，Mo以2000μg/dm²以下的附着量存在于前述表面处理层。

Description

印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件

技术领域

本发明涉及印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件，特别涉及挠性印刷电路板用的铜箔和使用其的层叠体、印刷电路板以及电子部件。

背景技术

印刷电路板在近半个世纪以来取得了巨大发展，目前已被用于几乎所有电子仪器。近年来，伴随电子仪器的小型化、高性能化需求的增大，搭载部件的高密度封装化和信号的高频化也不断发展，对于印刷电路板，也要求导体图案的微细化（微细间距化）和高频应对等。

印刷电路板通常经由以下步骤制造：将绝缘基板粘接于铜箔、或在绝缘基板上蒸镀Ni合金等后通过电镀形成铜层，制为覆铜层叠板后，通过蚀刻在铜箔或铜层面形成导体图案。因此，对印刷电路板用的铜箔或铜层要求蚀刻性。

本文中的蚀刻性是指在线路间的绝缘部不残留来源于表面处理的金属，线路的上下底差（裾引き）小。线路间的绝缘部若残留有金属，则会在线路间引起短路。此外，在形成线路的蚀刻中，从线路上面向下（绝缘基板侧），逐渐扩展地受到蚀刻，线路的截面成为梯形。该梯形的上底与下底之差（以下称为“上下底差”）越小，则越可缩小线路间的空间，得到高密度电路基板。上下底差越大，则若缩小线路间的空间，线路会发生短路，因而无法制造高密度封装基板。

蚀刻在铜箔或铜层的板厚方向和平面方向这两个方向上进行。板厚方向的蚀刻速度较平面方向的蚀刻速度低，因而线路截面成为梯形。因此，为了得到上下底差小的线路，可以减薄铜箔或铜层的厚度，缩短蚀刻时间（专利文献1）。

此外，为了减小上下底差，有在铜箔的蚀刻面侧形成蚀刻速度较铜慢的金属或其合金层的方法（专利文献2、3）。这些候补金属为Ni、Co等。通过使它们大量附着于铜箔或铜层的蚀刻面而形成的数10nm的层，线路上部的横向的蚀刻受到抑制，形成上下底差小的线路。

伴随印刷电路板的电路线路的微细间距化的发展，线路间隔也逐渐变小，因而线路的上下底差必须减小。根据非专利文献1，线路宽度（L、单位为μm）与线路间隔（S、单位为μm）有逐年变窄的倾向，关于挠性印刷电路板，在2012年已达到L/S＝25/25。为了应对电路线路的微细间距化，必须使铜箔的厚度变薄以减小线路的上下底差。然而，铜箔的厚度若变薄，则制造时的操作变难，因而认为能够以电解铜箔、轧制铜箔应对的电路图案中L/S＝25/25为极限。人们预计即使在铜箔的蚀刻面形成Ni、Co等金属层也难以应对这种线路图案。

针对这样的问题，本发明人发现，在使微量的贵金属附着于铜箔的蚀刻面时，所形成的线路的上下底差变小（专利文献4）。藉此，即使铜箔的厚度变薄也可以形成上下底差小的线路，因而可以形成高密度封装基板。

现有技术文献

专利文献

专利文献1：日本特开2000-269619号公报

专利文献2：日本特开平6-81172号公报

专利文献3：日本特开2002-176242号公报

专利文献4：日本特开2011-166018号公报

非专利文献

非专利文献1：2009年版　日本封装技术蓝图印刷电路板篇（日本実装技術ロードマッププリント配線板編）。

发明内容

发明要解决的问题

然而，利用贵金属的表面处理存在成本高的问题。因此，本发明的课题在于提供印刷电路板用铜箔，其能以良好的制造成本制造适于微细间距化的上下底差小的截面形状的线路。

用于解决问题的方法

本发明人进行了深入研究，结果发现，通过使用Mo替代贵金属来进行表面处理，能够以良好的制造成本得到与利用贵金属的表面处理相同的效果。

另一方面，若原本具有耐蚀性的Mo的附着量过多，则露出于抗蚀剂开口部的部分的初期蚀刻性变差，线路的直线性可能变差。进而，若为某个一定程度以上的附着量则效果会饱和。因此，使Mo的附着量为极微量、或者通过热扩散等促进铜从铜箔基材扩散至表面处理层，由此可使初期蚀刻性变得良好。此外，可将表面处理成本抑制降低。

基于以上见解完成的本发明，在一个侧面中是印刷电路板用铜箔，其具备铜箔基材与形成于该铜箔基材表面的至少一部分的表面处理层，Mo以2000μg/dm²以下的附着量存在于前述表面处理层。

本发明的印刷电路板用铜箔，在一个实施方式中，Mo以20～2000μg/dm²的附着量存在于前述表面处理层。

本发明的印刷电路板用铜箔，在另一个实施方式中，Mo以40～2000μg/dm²的附着量存在于前述表面处理层。

本发明的印刷电路板用铜箔，在又另一个实施方式中，Mo以50～600μg/dm²的附着量存在于前述表面处理层。

本发明的印刷电路板用铜箔，在又另一个实施方式中，前述表面处理层含有Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上。

本发明的印刷电路板用铜箔，在又另一个实施方式中，前述表面处理层由Mo与Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上的合金形成。

本发明的印刷电路板用铜箔，在又另一个实施方式中，前述表面处理层具备Mo层与由Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上构成的金属层。

本发明的印刷电路板用铜箔，在又另一个实施方式中，前述金属层形成于前述Mo层上。

本发明的印刷电路板用铜箔，在又另一个实施方式中，前述Mo层形成于前述金属层上。

本发明的印刷电路板用铜箔，在又另一个实施方式中，Ni以40～1800μg/dm²的附着量存在于前述金属层。

本发明的印刷电路板用铜箔，在又另一个实施方式中，印刷电路板为挠性印刷电路板。

本发明在另一个侧面中是层叠体，其是本发明的铜箔与树脂基板的层叠体。

本发明在又另一个侧面中是层叠体，其是铜层与树脂基板的层叠体，其具备被覆前述铜层的表面的至少一部分的本发明的表面处理层。

本发明在又另一个侧面中是印刷电路板，其以本发明的层叠体作为材料。

本发明在又另一个侧面中是电子部件，其具备本发明的印刷电路板。

发明效果

根据本发明，可提供印刷电路板用铜箔，其能以良好的制造成本制造适于微细间距化的上下底差小的截面形状的线路。

附图说明

[图1]是线路图案的一部分的表面照片，该部分的线路图案的宽度方向的横截面的模式图，以及使用该模式图的蚀刻因子（EF）的计算方法的示意。

具体实施方式

（铜箔基材）

可以在本发明中使用的铜箔基材的形态没有特别限制，典型地可以以轧制铜箔或电解铜箔的形态来使用。通常，电解铜箔是从硫酸铜镀覆浴中将铜电解析出至钛或不锈钢的滚筒上而制造，轧制铜箔是反复进行利用轧制辊的塑性加工和热处理而制造。在要求屈曲性的用途中多适用轧制铜箔。

作为铜箔基材的材料，除了通常用作印刷电路板的导体图案的韧铜或无氧铜等高纯度铜之外，还可使用例如：含Sn铜、含Ag铜、添加有Cr、Zr或Mg等的铜合金、添加有Ni和Si等的科森系铜合金之类的铜合金。应予说明，本说明书中，单独使用术语“铜箔”时也包括铜合金箔。

对于可在本发明中使用的铜箔基材的厚度没有特别限制，可以适宜调节为适于印刷电路板用的厚度。例如，可设为5～100μm左右。其中，为了形成精细图案时则为30μm以下、优选20μm以下、典型地为5～20μm左右。

本发明中使用的铜箔基材没有特别限定，可以使用进行了粗糙化处理的铜箔基材，也可以使用未进行粗糙化处理的铜箔基材。以往通常是通过特殊镀覆对表面赋予μm级的凹凸来实施表面粗糙化处理，利用物理锚定效果使之具有与树脂的粘接性的情形，但另一方面，认为微细间距和高频电特性以平滑的箔为宜，若为粗糙化箔，则有时会朝不利方向作用。此外，若为未进行粗糙化处理的，则由于省去了粗糙化处理步骤，因而具有经济性・生产率提高的效果。

（表面处理层）

在铜箔基材的与绝缘基板的粘接面的相反侧（线路形成预定面侧）的表面的至少一部分形成有表面处理层。Mo以2000μg/dm²以下的附着量存在于表面处理层。这样，若使微量的Mo附着于铜箔的蚀刻面，则形成的线路的上下底差变小。藉此，即使铜箔的厚度变薄也可以形成上下底差小的线路，因而可以形成高密度封装基板。另一方面，Mo的附着量若超过2000μg/dm²，则对初期蚀刻性造成不良影响。Mo的附着量优选为20～2000μg/dm²、更优选为40～2000μg/dm²、进一步更优选为50～600μg/dm²。Mo的附着量若小于20μg/dm²，则有时无法表现出效果。

表面处理层进一步含有与Mo不同的金属时，铜箔的耐加热变色性变得良好。从这样的观点出发，表面处理层可以含有Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上，也可以由Mo与Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上的合金形成。此外，表面处理层还可以是具备Mo层与由Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上构成的金属层的构成。此时，Mo层与金属层均可为上层。此外，在金属层使用Ni时，优选Ni以40～1800μg/dm²的附着量存在于金属层、更优选以70～1000μg/dm²的附着量存在于金属层。Ni的附着量若小于40μg/dm²，则耐加热变色性可能变差，Ni的附着量若超过1800μg/dm²，则初期蚀刻性可能变差。

此外，在铜箔基材和表面处理层之间，只要不对初期蚀刻性造成不良影响，为了获得更加良好的耐加热变色性，还可设置基底层。作为基底层，优选为镍、镍合金、钴、银、锰。设置基底层的方法可以为干式法、湿式法的任一者。

在表面处理层上的最表层，为了提高防锈效果，可以进一步形成由铬层或铬酸盐层和/或硅烷处理层构成的防锈处理层。此外，在表面处理层和铜箔之间，为了进一步抑制加热处理所致的氧化，还可以形成具有耐氧化性的基底层。

伴随电子仪器的小型化，所搭载基板的高密度化的发展显著，例如在智能手机中，为了确保电池的搭载空间，要求较迄今为止更高的基板的小型化、高密度化。电子仪器成为线路基板多层层叠而成的多层结构，在其制作之际，必须一边将小型化、高密度化的线路基板相互良好导通，一边进行层叠。作为一边将线路基板在层间导通一边进行层叠的方法，有下述填充通孔法，该方法是通过重复进行层叠每一层、绝缘层的开孔加工、电路形成等来制作多层结构的印刷电路板。填充通孔法中，为了形成层间连接部而将绝缘层除去、并使用电镀、导电性糊料在该除去部形成导体部。其中，用电镀形成导体部时，由于良好的镀覆液浓度管理、电镀条件的控制在技术上难度高，因而用导电性糊料形成导体部的方法的步骤管理简便。作为导电性糊料，可使用铜粉、银粉、镀银铜粉等。本发明的印刷电路板用铜箔如上所述由于能以良好的制造成本制造适于微细间距化的上下底差小的截面形状的线路，因而可适宜地用于小型化和高密度化的多层结构的印刷电路板。

（铜箔的制造方法）

本发明的印刷电路板用铜箔可通过干式成膜法，例如，溅射法、以及电镀来形成。此时的铜箔基材的输送可以采用卷轮式（reel to reel）等连续输送方式。藉此，在铜箔基材的表面的至少一部分形成表面处理层。具体地，通过溅射法在铜箔的蚀刻面侧形成Mo层。此外，也可形成由Mo与Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上的合金形成的层来作为表面处理层。进而，还可以以任意顺序形成Mo层与由Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上构成的金属层来作为表面处理层。

此外，进行湿式镀覆时，会形成与铁族元素的诱导共析型的合金镀层。为了使Mo离子作为络离子存在于镀覆液中而添加络合剂。作为络合剂，可使用酒石酸、葡萄糖酸、柠檬酸等。镀覆浴的pH可以对应于络合剂调整为酸性或碱性。作为与Mo共析的元素，可举出Fe、Ni、W等。对于本发明的表面处理面，从也发挥作为防锈层的功能，以及初期蚀刻性的观点出发，共析的元素优选为Ni。该合金镀层由于原本就是作为利用铬酸盐的防锈的替代而使用的，因而在本发明的用途中使用时，需要一定量以下的附着量。

（印刷电路板的制造方法）

可以使用本发明的铜箔依照常法制造印刷电路板（PWB）。以下，示出印刷电路板的制造方法的实例。

首先，使铜箔与绝缘基板贴合而制造层叠体。层叠铜箔的绝缘基板只要是具有可适用于印刷电路板的特性则没有特别限制，例如，可以在刚性PWB用中使用纸基材酚醛树脂、纸基材环氧树脂、合成纤维布基材环氧树脂、玻璃布・纸复合基材环氧树脂、玻璃布・玻璃无纺布复合基材环氧树脂和玻璃布基材环氧树脂等，可以在FPC用中使用聚酯膜或聚酰亚胺膜等。

贴合的方法在刚性PWB用的情形中，准备使树脂浸渗于玻璃布等基材、并使树脂固化至半固化状态的预浸料坯。可通过将铜箔从表面处理层的相反侧的面重叠于预浸料坯并加热加压来进行。

在挠性印刷电路板（FPC）用的情形中，可以使用环氧系或丙烯酸系的粘接剂将聚酰亚胺膜或聚酯膜与铜箔粘接（3层结构）。此外，作为不使用粘接剂的方法（2层结构），可举出：通过将作为聚酰亚胺前体的聚酰亚胺清漆（聚酰胺酸清漆）涂布于铜箔并加热而进行酰亚胺化的浇铸法；在聚酰亚胺膜上涂布热塑性的聚酰亚胺、在其上重叠铜箔并进行加热加压的层合法。浇铸法中，在涂布聚酰亚胺清漆之前预先涂布热塑性聚酰亚胺等增黏涂层材料也是有效的。

本发明的层叠体可以用于各种印刷电路板（PWB），并无特别限制，例如，从导体图案的层数的观点出发，可适用于单面PWB、双面PWB、多层PWB（3层以上），从绝缘基板材料的种类的观点出发，可适用于刚性PWB、挠性PWB（FPC）、刚性・挠性PWB。此外，本发明的层叠体并不限于将铜箔贴附于树脂而成的如上所述的覆铜层叠板，也可以是通过溅射、镀覆而在树脂上形成铜层的金属化材料。

将抗蚀剂涂布在形成于如上所述制作的层叠体的铜箔上的表面处理层表面，利用掩膜将图案曝光、显影，由此形成抗蚀剂图案。

接着，用试剂除去露出于抗蚀剂图案的开口部的表面处理层。作为该试剂，从获得容易性等理由出发优选使用以盐酸、硫酸或硝酸为主成分的试剂。

接着，将层叠体浸渍于蚀刻液中。此时，含有抑制蚀刻的Mo的表面处理层处于接近铜箔上的抗蚀剂部分的位置，对于抗蚀剂侧的铜箔的蚀刻，是以比该表面处理层附近受到蚀刻的速度更快的速度，进行远离表面处理层的部位的铜的蚀刻，由此大致垂直地进行铜的线路图案的蚀刻。藉此可以将铜的不需要的部分除去，接着将抗蚀剂剥离・除去而露出线路图案。

对于为了在层叠体形成线路图案而使用的蚀刻液，由于表面处理层的蚀刻速度充分小于铜，因而具有改善蚀刻因子的效果。蚀刻液可使用氯化铜水溶液、或氯化铁水溶液等。

此外，还可以在形成表面处理层之前，预先在铜箔基材表面形成耐热层。

如此制作的印刷电路板可搭载于要求搭载部件的高密度封装的各种电子部件。

（印刷电路板的铜箔表面的线路形状）

如上所述从表面处理层侧经蚀刻形成的印刷电路板的铜箔表面的线路，其长条状的2个侧面并非垂直地形成于绝缘基板上，通常，从铜箔的表面向下，即朝向树脂层，逐渐扩展地形成（产生凹陷）。因此，长条状的2个侧面各自相对于绝缘基板表面具有倾斜角θ。为了目前所要求的线路图案的微细化（微细间距化），重要的是尽可能地缩小线路的间距，但该倾斜角θ若小，则凹陷相应地变大、线路的间距变宽。此外，倾斜角θ通常在各线路和线路内并非完全恒定。这种倾斜角θ的偏差若大，则可能对线路的品质造成不良影响。因此，从表面处理层侧经蚀刻而形成的印刷电路板的铜箔表面的线路，理想的是长条状的2个侧面各自相对于绝缘基板表面具有65～90°的倾斜角θ、并且同一线路内的tanθ的标准偏差为1.0以下。此外，作为蚀刻因子，在线路的间距为50μm以下时，优选为1.5以上、更优选为2.5以上、进一步优选为3.0以上。

实施例

以下，示出本发明的实施例，但它们是为了更好地理解本发明而提供的，并不意欲限定本发明。

（例1：实施例1～2）

作为实施例1～2的铜箔基材，准备JX日矿日石金属社制的BHY处理18μm厚的轧制铜箔。该铜箔中，与树脂的密合预定面经粗糙化处理，非粗糙化处理面形成有防锈层（Ni附着量：100μg/dm²、Zn附着量：300μg/dm²、Cr附着量：20μg/dm²）。

接着，通过酸洗除去非粗糙化处理面的防锈层后，使用“（一般社団法人）表面技術協会、“表面技術”、vol.155、No.8、p560-564”中记载的Mo电镀技术，通过以下条件在非粗糙化处理面形成MoNi合金层来作为表面处理层。即，首先分别以0.3M、0.2M、0.1M的浓度将葡萄糖酸、作为Ni供给源的硫酸Ni六水合物、Mo酸Na二水合物混合，构建镀覆浴。接着，用氨水将镀覆浴的pH调整为8。接着，使用该镀覆浴，对上述轧制铜箔以2A/dm²、改变时间进行MoNi合金镀覆。

接着，将带有粘接剂的聚酰亚胺膜在160℃层合于粗糙化处理面，由此进行贴合，制作CCL。

接着，用液体抗蚀剂在非粗糙化处理面形成L/S＝33μm/7μm的抗蚀剂图案（40μm间距线路），用氯化铁（液温50℃、0.2MPa）进行蚀刻，在线路底部宽度为20μm左右时，对10条线路计算蚀刻因子（EF），求出平均值和偏差。在逐渐扩展地受到蚀刻的情形（发生凹陷时），在将假设线路垂直地受到蚀刻时的从来自铜箔上面的垂线与树脂基板的交点起的凹陷长度的距离设为a时，蚀刻因子表示该a与铜箔的厚度b之比：b/a，其意指：该数值越大则倾斜角越大，蚀刻残渣不会残留，凹陷变小。图1示出线路图案的一部分的表面照片，该部分的线路图案的宽度方向的横截面的模式图，以及使用该模式图的蚀刻因子的计算方法的示意。该a是通过从线路上方进行SEM观察来测定，计算蚀刻因子（EF＝b/a）。通过使用该蚀刻因子，可以简单地判断蚀刻性的好坏。

此外，在大气下，以MoNi合金镀覆面朝上的方式，将表面处理铜箔在设定于250℃的热板上放置10分钟，以目视观察变色。将加热前后没有变色的作为○、稍微有变色的作为△、变色的作为×。

非粗糙化处理面的表面处理层的定量是将表层5μm溶解于酸，用ICP来进行。

（例2：实施例3～5）

作为实施例3～5的铜箔基材，准备与例1相同的JX日矿日石金属社制的BHY处理18μm厚的轧制铜箔。

接着，对非粗糙化处理面用逆向溅射进行前处理后，通过溅射形成Mo层。以下示出溅射的条件。表面处理层的厚度通过调整输送速度、输出、Ar压力来控制。　

・到达真空度：1.0×10^-5Pa

・溅射压力：Ar　0.2～0.4Pa

・溅射功率：300～4000W

・铜箔输送速度：每分钟1～15m

・靶：Mo（3N）。

接着，以例1的步骤制作CCL，在Mo层上形成抗蚀剂图案，以例1的步骤进行蚀刻性评价、耐加热变色性评价、附着量定量。

（例3：实施例6～15）

作为实施例6～15的铜箔基材，准备与例1相同的JX日矿日石金属社制的BHY处理18μm厚的轧制铜箔。

接着，对非粗糙化处理面用逆向溅射进行前处理后，通过溅射形成Mo层，进而在Mo层上通过溅射形成NiV、Co、SnNi、ZnNi、Cr的各层。以下示出溅射的条件。表面处理层的厚度通过调整输送速度、输出、Ar压力来控制。　

・到达真空度：1.0×10^-5Pa

・溅射压力：Ar　0.2～0.4Pa

・溅射功率：300～4000W

・铜箔输送速度：每分钟1～15m

・靶：Mo、Ni、V、Co、Sn、Zn、Cr（3N）。

接着，对该铜箔施加假设浇铸步骤的热经历（370℃×4h、N₂气氛），制作CCL。

接着，以例1的步骤在该表面处理面形成抗蚀剂图案，以例1的步骤进行蚀刻性评价、耐加热变色性评价、附着量定量。

（例4：实施例16）

作为实施例16的铜箔基材，准备与例1相同的JX日矿日石金属社制的BHY处理18μm厚的轧制铜箔。

接着，对非粗糙化处理面用逆向溅射进行前处理后，通过溅射形成NiV层，进而在NiV层上通过溅射形成Mo层。溅射条件与例3相同。

接着，以例1的步骤制作CCL，在表面处理层上形成抗蚀剂图案，以例1的步骤进行蚀刻性评价、耐加热变色性评价、附着量定量。

（例5：实施例17）

作为实施例17的铜箔基材，准备JX日矿日石金属社制的18μm厚的电解铜箔JDLC。该铜箔中，与树脂的密合预定面经粗糙化处理，非粗糙化处理面形成有防锈层（Ni附着量：数μg/dm²、Zn附着量：400μg/dm²、Cr附着量：20μg/dm²）。

接着，对非粗糙化处理面用逆向溅射进行前处理后，通过溅射形成Mo层，进而在Mo层上通过溅射形成NiV层。溅射条件与例3相同。

（例6：实施例18）

作为实施例18的铜箔基材，准备JX日矿日石金属社制的12μm厚的电解铜箔JDLC。该铜箔中，与树脂的密合预定面经粗糙化处理，非粗糙化处理面形成有防锈层（Ni附着量：数μg/dm²、Zn附着量：400μg/dm²、Cr附着量：20μg/dm²）。

接着，以例1的步骤制作CCL，在表面处理层上形成抗蚀剂图案，以例1的步骤进行蚀刻性评价、耐加热变色性评价、附着量定量。应予说明，使形成的线路为25μm间距。

（例7：比较例1～2）

作为比较例1的铜箔基材，准备与例1相同的JX日矿日石金属社制的BHY处理18μm厚的轧制铜箔。作为比较例2的铜箔基材，准备与例5相同的JX日矿日石金属社制的18μm厚的电解铜箔JDLC。

接着，在非粗糙化处理面形成抗蚀剂图案，以例1的步骤进行蚀刻性评价、耐加热变色性评价、附着量定量。

（例8：比较例3）

作为比较例3的铜箔基材，准备与例6相同的JX日矿日石金属社制的12μm厚的电解铜箔JDLC。

接着，在非粗糙化处理面形成抗蚀剂图案，以例1的步骤进行蚀刻性评价、耐加热变色性评价、附着量定量。应予说明，使形成的线路为25μm间距。

（例9：比较例4）

作为比较例4的铜箔基材，准备JX日矿日石金属的BHY处理18μ厚的轧制铜箔。

接着，通过酸洗除去非粗糙化处理面的防锈层后，对于非粗糙化处理面，以Ni离子浓度：10g/L、pH：3.0、液温：50℃、电流密度：5A/dm²的条件进行电镀，形成Ni层。

例1～9的各试验结果示于表1。

[表1]

（评价）

实施例1～18的蚀刻性均良好，侧蚀受到抑制，形成了接近矩形的线路。

根据实施例1、2，可知即使以湿式的合金镀覆进行蚀刻面的表面处理，耐加热变色性和蚀刻性也为良好。

由实施例3～5可知，通过在蚀刻面仅形成Mo层，蚀刻性变得良好，侧蚀受到抑制，线路形状变得接近矩形。但耐加热变色性与其它实施例相比变差。

由实施例6～15可知，通过在Mo层上形成由异种金属1种以上构成的金属层，耐加热变色性进一步提高。

由实施例16可知，虽然可以使Mo层为最表层，但并非使耐加热变色性显著上升。但与相同程度的Mo附着量的实施例3相比，则耐加热变色性提高。

由实施例17和18可知，铜箔即使为电解铜箔，蚀刻性、耐加热变色性也良好，它们并不依赖于处理对象的铜箔基材的种类。

比较例1～4均未在蚀刻面形成Mo层，蚀刻性不良。

此外，若将Ni附着量为相同程度、且Mo的有无不同的实施例6与比较例4进行比较，则EF大为不同。由此可知，Mo对于侧蚀抑制效果发挥巨大作用。

Claims

1.印刷电路板用铜箔，其具备铜箔基材与形成于该铜箔基材表面的至少一部分的表面处理层，

Mo以2000μg/dm²以下的附着量存在于前述表面处理层。

2.权利要求1所述的印刷电路板用铜箔，其中，Mo以20～2000μg/dm²的附着量存在于前述表面处理层。

3.权利要求2所述的印刷电路板用铜箔，其中，Mo以40～2000μg/dm²的附着量存在于前述表面处理层。

4.权利要求3所述的印刷电路板用铜箔，其中，Mo以50～600μg/dm²的附着量存在于前述表面处理层。

5.权利要求1～4中任一项所述的印刷电路板用铜箔，其中，前述表面处理层含有Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上。

6.权利要求5所述的印刷电路板用铜箔，其中，前述表面处理层由Mo与Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上的合金形成。

7.权利要求5所述的印刷电路板用铜箔，其中，前述表面处理层具备Mo层与由Ni、Co、Sn、Zn、Cr、V、Fe、W中的任一种以上构成的金属层。

8.权利要求7所述的印刷电路板用铜箔，其中，前述金属层形成于前述Mo层上。

9.权利要求7所述的印刷电路板用铜箔，其中，前述Mo层形成于前述金属层上。

10.权利要求8或9所述的印刷电路板用铜箔，其中，Ni以40～1800μg/dm²的附着量存在于前述金属层。

11.权利要求1～10中任一项所述的印刷电路板用铜箔，其中，印刷电路板为挠性印刷电路板。

12.层叠体，其是权利要求1～11中任一项所述的铜箔与树脂基板的层叠体。

13.层叠体，其是铜层与树脂基板的层叠体，并且其具备被覆前述铜层的表面的至少一部分的权利要求1～11中任一项所述的表面处理层。

14.印刷电路板，其以权利要求12或13所述的层叠体作为材料。

15.电子部件，其具备权利要求14所述的印刷电路板。