CN102264951A - 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法 - Google Patents

电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法 Download PDF

Info

Publication number
CN102264951A
CN102264951A CN200980152806XA CN200980152806A CN102264951A CN 102264951 A CN102264951 A CN 102264951A CN 200980152806X A CN200980152806X A CN 200980152806XA CN 200980152806 A CN200980152806 A CN 200980152806A CN 102264951 A CN102264951 A CN 102264951A
Authority
CN
China
Prior art keywords
copper foil
etching
circuit
nickel
zinc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980152806XA
Other languages
English (en)
Inventor
山西敬亮
神永贤吾
福地亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to CN201610048388.1A priority Critical patent/CN105578776A/zh
Publication of CN102264951A publication Critical patent/CN102264951A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • C23C22/06—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6
    • C23C22/24—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6 containing hexavalent chromium compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/28—Acidic compositions for etching iron group metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12229—Intermediate article [e.g., blank, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌。本发明的课题在于，在通过蚀刻覆铜箔层压板的铜箔进行电路形成时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能缩短通过蚀刻形成电路的时间，并且可以尽力减小镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。

Description

电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
技术领域
本发明涉及通过蚀刻进行电路形成的电子电路用的压延铜箔或电解铜箔以及使用它们形成电子电路的方法。
背景技术
在电子设备和电气设备中广泛使用印刷电路用铜箔，该印刷电路用铜箔，一般通过胶粘剂、或者不使用胶粘剂而是在高温高压下胶粘到合成树脂板或薄膜等基板上来制造覆铜箔层压板，之后，为了形成目标电路，通过抗蚀剂涂布及曝光工序印刷电路，并且经过将铜箔的不需要部分除去的蚀刻处理，再焊接各种元件，由此形成电子器件用的印刷电路。
这样的印刷电路中使用的铜箔，根据其制造方法的种类的不同大致分为电解铜箔和压延铜箔，两种铜箔均可以根据印刷电路板的种类或品质要求来使用。
这些铜箔，具有与树脂基板胶粘的面和非胶粘面，各自实施特殊的表面处理(トリ一ト処理)。另外，也有时象多层印刷布线板的内层中使用的铜箔那样，双面具有与树脂胶粘的功能(ダブルトリ一ト処理)。
电解铜箔一般是通过使铜电沉积在旋转鼓上并将其连续地剥离而制造铜箔，该制造时与旋转鼓接触的面为光泽面，其相反侧的面具有许多凹凸(粗糙面)。但是，在这样的粗糙面上，为了进一步提高与树脂基板的胶粘性，一般附着约0.2μm～约3μm的铜粒子。
另外，在加强这样的凹凸的基础上为了防止铜粒子的脱落，有时也形成薄镀层。这一系列工序称为粗糙化处理。这样的粗糙化处理，不仅电解铜箔需要，而且压延铜箔也需要，在压延铜箔上也实施同样的粗糙化处理。
使用以上的铜箔通过热压法或连续法制造覆铜箔层压板。例如以热压法为例，该层压板经过如下工序制造：合成环氧树脂、在纸基材中浸渗酚醛树脂并进行干燥而制造预浸料坯，再将该预浸料坯和铜箔组合并使用压机进行热压成形，等。除此以外，还有在铜箔上将聚酰亚胺前体溶液干燥并固化，从而在所述铜箔上形成聚酰亚胺树脂层的方法。
为了形成目标电路，这样制造的覆铜箔层压板，利用抗蚀剂涂布及曝光工序印刷电路，并且经过除去铜箔的不需要部分的蚀刻处理，但是，在进行蚀刻以形成电路时，存在该电路不能达到拟定的宽度的问题。
这是由于：蚀刻后的铜箔电路的铜部分，从铜箔的表面向下、即朝向树脂层的方向，以末端变宽的方式被蚀刻(产生下弯(ダレ))。产生大的“下弯”的情况下，在树脂基板附近有时铜电路短路，从而产生不合格品。
需要尽力地减少这样的“下弯”，为了防止这样的末端变宽的蚀刻不良，也考虑了延长蚀刻时间，从而更多地进行蚀刻，以减少该“下弯”。
但是，此时产生的问题是，当存在已经达到规定宽度尺寸的部位时，该部分被进一步蚀刻，因此该铜箔部分的电路宽度变得非常窄，从而不能得到电路设计上的目标均匀线宽(电路宽度)，特别是在该部分(细线化的部分)会发热，并根据情况产生断线。
电子电路的精细图案化在进一步进展当中，目前这样的蚀刻不良所引起的问题更明显地出现从而在电路形成方面成为大的问题。
本发明人为了改善这些方面，提出了在蚀刻面侧的铜箔上形成有蚀刻速度比铜低的金属或合金层的铜箔(参考专利文献1)。作为此时的金属或合金，为镍、钴及它们的合金。
在电路设计时，蚀刻液从抗蚀剂涂布侧、即铜箔的表面浸渗，因此如果在紧接在抗蚀剂下面具有蚀刻速度低的金属或合金层，则其附近的铜箔部分的蚀刻受到抑制，而其它铜箔部分的蚀刻进行，因此具有可以减少“下弯”、可以形成宽度更均匀的电路的效果。结果，从现有技术来看，是很大的进步。
在此，在进行进一步改善的阶段，又产生了几个问题。这些问题是：在形成电路后，需要除去树脂、并且需要通过软蚀刻除去用于防止“下弯”而形成的蚀刻速度低的金属或合金层；另外，在以带有所述蚀刻速度低的金属或合金层(镍或镍合金层)的铜箔作为覆铜箔层压板形成电子电路的工序中，需要在树脂的粘贴等工序中对铜箔进行高温处理。
关于前者，为了尽可能缩短蚀刻除去的时间，并且干净地除去，需要使镍或镍合金层的厚度尽可能薄。另外，后者的情况下，由于受热，镍或镍合金层被氧化(由于变色，因此通称为“烧灼(ヤケ)”)、抗蚀剂的涂布性(均匀性、密合性)不良或蚀刻时的界面氧化物的过量蚀刻等，由此存在产生图案蚀刻中的蚀刻性、短路、电路宽度的控制性等不良的问题，因此要求进一步进行改良或者置换为其它材料。
在此，铜箔受热的情况下，可以看到几项发明中为了抑制耐热氧化性而在印刷电路用铜箔的光泽面上形成锌或锌合金等。例如，专利文献2、专利文献3、专利文献4、专利文献5、专利文献6、专利文献7。另外，还提出了不在蚀刻侧而是在与树脂胶粘的一侧覆盖镍、镍合金的方法。
但是，这些技术的提出并非是在进行基于蚀刻的铜箔电路设计时，为了防止或抑制铜箔的蚀刻部分从铜箔的表面向下以末端变宽的方式被蚀刻(产生下弯)的问题，因此不能解决上述问题。
现有技术文献
专利文献
专利文献1：日本特开2002-176242号公报
专利文献2：日本特开平5-140765号公报
专利文献3：日本特开平6-85416号公报
专利文献4：日本特开平6-85417号公报
专利文献5：日本特开平6-280047号公报
专利文献6：日本特开平7-74464号公报
专利文献7：日本特开平7-278883号公报
专利文献8：日本特开2005-15861号公报
专利文献9：日本特开2006-261270号公报
发明内容
本发明的课题在于提供电子电路用的压延铜箔或电解铜箔以及使用它们形成电子电路的方法，所述铜箔在通过蚀刻对覆铜箔层压板进行电路形成时，可以防止蚀刻造成的下弯，形成目标电路宽度均匀的电路，尽可能缩短通过蚀刻形成电路的时间，并且可以尽力使镍合金层的厚度减小从而通过软蚀刻容易地除去，并且可以防止蚀刻后覆盖层的溶解残留物，以及可以在受热时抑制氧化，防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，可以防止产生短路或电路宽度的不良。
本发明人发现，通过在压延铜箔或电解铜箔的蚀刻面形成镍合金层，并且调节铜箔的厚度方向的蚀刻速度，可以形成无下弯的电路宽度均匀的电路，并且可以在受热时防止氧化，可以防止称为“烧灼”的变色，其它设计电子电路时的几个问题可以同时解决。
基于该发现，本发明提供：
1.一种电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌或锌氧化物。
另外，本发明提供：
2.如上述1所述的电子电路用的压延铜箔或电解铜箔，其特征在于，关于所述蚀刻速度比铜低的镍合金层，该镍合金层中的镍比率超过50重量％。
3.如上述1或2所述的电子电路用的压延铜箔或电解铜箔，其特征在于，所述镍合金层中所含的以锌或锌氧化物形式存在的锌含量以金属锌换算为30μg/dm2～1000μg/dm2。
另外，本发明提供：
4.如上述1～3中任一项所述的电子电路用的压延铜箔或电解铜箔，其特征在于，所述镍合金层中所含的镍量为100μg/dm2～3000μg/dm2。
5.如上述1～4中任一项所述的电子电路用的压延铜箔或电解铜箔，其特征在于，所述镍合金层中含有磷、硼、钼、钨或钴的一种或两种以上。
6.如上述1～5中任一项所述的电子电路用的压延铜箔或电解铜箔，其特征在于，在所述镍合金层上，还具有铬层或铬酸盐层或硅烷处理层。
另外，本发明提供：
7.如上述6所述的电子电路用的压延铜箔或电解铜箔，其特征在于，具有所述铬层或铬酸盐层时，铬量以金属铬换算为100μg/dm2以下。
8.如上述6或7所述的电子电路用的压延铜箔或电解铜箔，其特征在于，具有所述硅烷处理层时，以硅单质换算为20μg/dm2以下。
另外，本发明提供：
9.一种形成电子电路的方法，通过对包含压延铜箔或电解铜箔的覆铜箔层压板的该铜箔进行蚀刻而形成电子电路，其特征在于，在铜箔的蚀刻面侧形成含有锌或锌氧化物的镍合金层，然后，使用氯化铁水溶液或氯化铜水溶液对该铜箔进行蚀刻，将铜箔的不需要部分除去，从而形成铜的电路。
另外，本发明提供：
10.一种形成电子电路的方法，通过对包含压延铜箔或电解铜箔的覆铜箔层压板的该铜箔进行蚀刻而形成电子电路，其特征在于，使用氯化铁水溶液或氯化铜水溶液对上述1～8的电子电路用的压延铜箔或电解铜箔进行蚀刻，将铜箔的不需要部分除去，从而形成铜的电路。
发明效果
本发明具有如下效果：在通过蚀刻对覆铜箔层压板的铜箔进行电路形成时，可以形成目标电路宽度更均匀的电路。另外，本发明具有如下效果：可以防止蚀刻导致的下弯的产生，可以缩短通过蚀刻形成电路的时间，并且可以尽力减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，可以防止通称为“烧灼”的变色。
由此，本发明具有如下效果：可以提供能够提高图案蚀刻中的蚀刻性，可以防止短路或电路宽度不良的产生的电子电路用的压延铜箔或电解铜箔，可以提供优良的电子电路形成方法。
附图说明
图1是蚀刻因子(EF)的计算方法的概略说明图。
具体实施方式
本发明的通过蚀刻进行电路形成的电子电路用的压延铜箔或电解铜箔，具有在压延铜箔或电解铜箔的蚀刻面侧形成的作为蚀刻速度比铜低的合金的镍合金层，通过该镍合金层，可以抑制由蚀刻引起的下弯的产生。另外，该镍合金层含有锌或锌氧化物，因此镍合金层同时具有作为耐热层的功能。
将该压延铜箔或电解铜箔与树脂接合得到覆铜箔层压板。该铜箔可以应用电解铜箔及压延铜箔中的任意一种。另外，也同样可以应用粗糙化面(M面)或光泽面(S面)。通常使用光泽面侧。压延铜箔中存在高纯度铜箔或者使强度提高的合金铜箔，本发明包括全部这些铜箔。
用于抑制蚀刻的镍或镍合金，位于靠近铜箔上的抗蚀剂部分的位置，抗蚀剂侧的铜箔的蚀刻速度受到该镍合金的层抑制，相反，随着远离镍合金层，铜的蚀刻以通常的速度进行。由此，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧基本垂直地进行蚀刻，从而形成矩形的铜箔电路。
这样，在进行电路的蚀刻时，蚀刻液从抗蚀剂涂布侧、即铜箔的表面渗透，因此在本申请发明中，虽然在镍合金层中含有锌及锌的氧化物作为合金成分，但是，该锌或锌的氧化物不具有与镍同等的功能。在设计电路的情况下，倒是锌或锌氧化物容易被蚀刻，因此从现有的技术常识来看，会使上述的“下弯”增加。
但是，预料不到的是，在铜箔上形成的作为蚀刻速度低的金属的镍层中含有锌或锌氧化物而得到镍合金层，由此，得到如下确证：可以防止烧灼，并且可以形成目标电路宽度均匀的电路。这具有极大的效果。
覆铜箔层压板在形成电子电路的树脂粘贴等工序中需要进行高温处理，此时，镍金属单独层的情况下，其被氧化，容易产生抗蚀剂的涂布性(均匀性、密合性)不良。另外，蚀刻时，加热时形成的界面氧化物容易产生蚀刻的变动，成为引起短路或电路宽度不均匀的原因。
在专利文献9中，提出了控制氧浓度的覆铜箔层压板的制造工序，认为今后会进一步寻求针对高温处理的耐氧化性。在此，本申请发明的镍合金层中含有的锌或锌氧化物是具有耐热氧化性的材料，因此，仅仅通过额外地含有它作为合金元素，就可以提供显著提高耐热氧化、防变色的效果。
通过形成厚的镍金属的单独层，可以抑制热氧化的影响，但是，形成厚的镍层本身存在问题。这意味着在蚀刻后必须除去镍，因此，在形成厚镍层的情况下，该除去工序要花时间。
不过，通过使镍中含有锌或锌氧化物，可以显著提高耐热性，因此，可以得到能够减小镍合金层的厚度的显著效果。
由此，得到通过软蚀刻可以非常容易地除去镍合金层的效果。
可见，镍或镍合金作为蚀刻速度比铜低的金属层特别有效果，对于一般用于在覆铜箔层压板上形成电子电路图案的蚀刻液(氯化铜水溶液、氯化铁水溶液等)，如果是以镍为主成分的合金，则蚀刻速度与镍相同程度，或者虽然比镍大但也比铜小，因此具有改善蚀刻因子的效果。
如上所述，锌是容易被蚀刻的金属，因此从量上来说需要减小。本申请发明中，原则上说，使电路的蚀刻宽度均匀从而使得不产生“下弯”是主要目的，因此必须避免锌等容易腐蚀的金属的量多。从该意义上来说，镍合金层中需要以镍为主成分。
这样，作为蚀刻速度比电子电路用的压延铜箔或电解铜箔低的合金的镍合金中所含的合金成分，如果是通常已知的合金，则可以使用任意一种。例如，与选自磷、硼、钼、钨或钴的至少一种以上的合金，其蚀刻速度比铜低，具有改善蚀刻因子的效果。本发明的合金层，是以镍为主成分的镍锌合金，如上所述，磷、硼、钼、钨或钴金属与镍具有类似的效果，因此可以用这些金属代替镍的一部分。
其量对于磷和硼而言，这些一种成分或两种成分的合计量根据需要可以含有以镍换算的镍量(重量％)的5％以下。
另外，钼、钨或钴的一种成分或者它们中的两种成分或者三种成分的合计量根据需要可以含有以镍换算的镍量(重量％)的10％以下。
但是，本发明的合金层到底属于以镍为中心成分的镍锌合金，如果可以代替的磷、硼、钼、钨或钴金属添加必要量以上(大量)，则从合金层的调节和得到上述蚀刻因子的改善效果来看是不适当的。因此，设定为上述范围。
此时，镍合金中所含的锌，不仅是金属锌，而且包括氢氧化锌或氧化锌状态的锌。在所述镍合金层上，可以进一步形成铬层或铬酸盐层或硅烷处理层。此时，有可能产生对图案蚀刻液的蚀刻速度的差异，但是，通过适当选择其量，同样地可以抑制镍合金的表面氧化，因此可以形成稳定的电路宽度的图案。
本发明的电子电路用的压延铜箔或电解铜箔中所述镍合金层中所含的合计锌含量，以金属锌换算期望为30μg/dm2～1000μg/dm2，并且不超过镍的合计量。
低于30μg/dm2时，无耐氧化性(烧灼性改善)效果。另外，超过1000μg/dm2时，效果饱和，并且抵消镍的效果。因此，以金属锌换算优选设定为30μg/dm2～1000μg/dm2。
另外，电子电路用的压延铜箔或电解铜箔中所述镍合金层中所含的镍量期望设定为100μg/dm2～3000μg/dm2。这是抑制电路蚀刻时产生下弯，进行均匀的电路蚀刻所必需的量。低于100μg/dm2时，其效果不存在。优选为200μg/dm2以上。另外，上限设定为3000μg/dm2。过多的情况下，在进行软蚀刻时，除去镍或镍合金层的工序的负荷变大，根据情况会产生处理残留物，成为铜电路设计上的障碍。因此，需要设定为上述范围。
另外，本发明的电子电路用的压延铜箔或电解铜箔中，在设计所述铬层或铬酸盐层的情况下，以金属铬换算的铬量设定为100μg/dm2以下。另外，在形成所述硅烷处理层的情况下，以硅单质换算期望设定为20μg/dm2以下。这是因为：可以抑制产生对图案蚀刻液的蚀刻速度的差异。
但是，适度的量对于防止镍或镍合金层的热氧化是有效的。
另外，本发明可以提供一种电子电路的形成方法，通过对包含压延铜箔或电解铜箔的覆铜箔层压板的该铜箔进行蚀刻而形成电子电路，其特征在于，在铜箔的蚀刻面侧形成作为蚀刻速度比铜低的合金的镍合金层，然后，使用氯化铁水溶液或氯化铜水溶液对该铜箔进行蚀刻而形成电路。
蚀刻液可以使用任意一种，特别是氯化铁水溶液是有效的。这是因为：细微电路的蚀刻耗时，氯化铁水溶液比氯化铜水溶液的蚀刻速度更快。
另外，本发明可以提供一种形成电子电路的方法，通过对包含压延铜箔或电解铜箔的覆铜箔层压板的该铜箔进行蚀刻而形成电子电路，其特征在于，使用氯化铁水溶液或氯化铜水溶液对上述1～8的电子电路用的压延铜箔或电解铜箔进行蚀刻，将铜的不需要部分除去，从而形成铜的电路。该方法中，可以使用上述的电子电路用的压延铜箔或电解铜箔中的任意一种。
另外，在对包含压延铜箔或电解铜箔的覆铜箔层压板的该铜箔进行蚀刻而形成电子电路的方法中，使用氯化铁水溶液或氯化铜水溶液对上述1～8的电子电路用的压延铜箔或电解铜箔进行蚀刻，将铜的不需要部分除去，然后进行抗蚀剂除去，再进行软蚀刻，由此也可以除去残留的镍层。
以下例示优良的镀敷条件。
(镀镍-锌合金、其一)
此时，基本上得到金属、合金状态的镀膜。
Ni：5～40g/L
Zn：0.5～25g/L
pH：3～3.7
温度：常温～60℃
电流密度Dk：2～50A/dm2
时间：1～4秒
(镀镍-锌合金、其二)
此时，Zn包括0价的金属状态和2价的氧化状态(氧化物或氢氧化物)，该镍-锌镀层中合计锌中的0价金属状态的锌的比率为50％以下。另外，镀后通过在浴中保持约1秒～约20秒来控制Zn的化学状态(金属锌/氧化锌比)。
Ni：10～40g/L
Zn：0.5～7g/L
H2SO4：2～20g/L
温度：常温～60℃
电流密度Dk：10～50A/dm2
时间：1～4秒
(镀镍-钴-锌合金)
Ni：1～20g/L
Co：1～20g/L
Zn：0.1～10g/L
pH：2.5～3.5
温度：常温～60℃
电流密度Dk：1～15A/dm2
时间：1～10秒
(镀镍-磷-锌合金)
Ni：50～100g/L
P：1～25g/L
HBO3：0～30g/L
Zn：3～20g/L
pH：0.5～2.5
温度：常温～95℃
电流密度Dk：5～40A/dm2
时间：1～10秒
(镀镍-钼-锌合金)
Ni：5～25g/L
Mo：0.01～5g/L
Na2P2O7：160g/L
Zn：0.1～10g/L
pH：8～9
温度：常温～40℃
电流密度Dk：1～5A/dm2
时间：1～10秒
(镀镍-钨-锌合金)
Ni：1～10g/L
W：20～50g/L
柠檬酸：60g/L
Zn：0.1～10g/L
pH：8～9
温度：常温～50℃
电流密度Dk：0.1～5A/dm2
时间：1～10秒
(镀镍-硼-锌合金)
硫酸镍：25～35g/L
Zn：0.5g/L
二甲胺硼烷：2～3g/L
乙醇酸：25～35g/L
乙酸：15g/L
pH：6～7
温度：50℃～70℃
电流密度Dk：1～10A/dm2
时间：1～10秒
(镀镍)
Ni：10～40g/L
pH：2.5～3.5
温度：常温～60℃
电流密度Dk：2～50A/dm2
时间：1～4秒
(镀锌)
Zn：1～20g/L
pH：3～3.7
温度：常温～60℃
电流密度Dk：1～15A/dm2
时间：1～10秒
(镀铬的条件)
K2Cr2O7(Na2Cr2O7或CrO3)
Cr：40～300g/L
H2SO4：0.5～10.0g/L
浴温：40～60℃
电流密度Dk：0.01～50A/dm2
时间：1～100秒
阳极：Pt-Ti板、不锈钢板、铅板等
(铬酸盐处理条件)
(a)浸渍铬酸盐处理例
CrO3或K2Cr2O7：1～12g/L
Zn(OH)2或ZnSO4·7H2O：0(0.05)～10g/L
Na2SO4：0(0.05)～20g/L
pH：2.5～12.5
温度：20～60℃
时间：0.5～20秒
(b)电解铬酸盐处理例
CrO3或K2Cr2O7：1～12g/L
Zn(OH)2或ZnSO4·7H2O：0(0.05)～10g/L
Na2SO4：0(0.05)～20g/L
pH：2.5～12.5
温度：20～60℃
电流密度：0.5～5A/dm2
时间：0.5～20秒
(硅烷处理条件)
从以下各种系列的硅烷中选择。
浓度为0.01重量％～5重量％
种类：烯烃类硅烷、环氧类硅烷、丙烯酸类硅烷、氨基硅烷、巯基类硅烷
将溶解于醇中的硅烷用水稀释到规定的浓度，并涂布到铜箔表面。
(镍的附着量分析方法)
为了分析镍、锌的处理面，用FR-4树脂压制制作相反面，进行掩蔽。将该样品用浓度30％的硝酸溶解直到表面处理被膜溶解，将烧杯中的溶解液稀释到10倍，通过原子吸光分析进行镍的定量分析。
(锌、铬的附着量分析方法)
为了分析处理面，用FR-4树脂压制制作相反面，进行掩蔽。将该样品用浓度10％的盐酸煮沸3分钟使处理层溶解，利用原子吸光分析对该溶液进行锌、铬的定量分析。
(热影响的考虑)
在覆铜箔层压板(CCL)的制造阶段，铜箔受热。由于该热量，设置在铜箔表层的蚀刻改善处理层向铜层扩散。因此，具有最初期待的蚀刻改善效果减弱，蚀刻因子减少的倾向。因此，为了获得与不扩散状态同等的效果，需要考虑CCL制作时铜箔受到的热量，将改善处理层的附着量增至约1.1～约2倍。
覆铜箔层压板的铜箔进行蚀刻时，在本发明的铜箔的蚀刻面侧形成蚀刻速度比铜低的合金层后，使用氯化铜水溶液或氯化铁水溶液对该铜箔进行蚀刻。
通过在上述条件下进行蚀刻，可以将蚀刻因子调节至2以上，即将铜箔电路的蚀刻侧面与树脂基板间的倾斜角度调节至63度以上。期望可以调节至70度以上。特别期望的倾斜角度为85～90度的范围。由此，可以形成无下弯的矩形蚀刻电路。
(软蚀刻性)
一般而言，关于软蚀刻性，在硫酸-过氧化氢混合体系中浸渍2分钟，并通过外观检查镀敷物是否被除去。作为软蚀刻液的例子，例如使用：硫酸165g/L、过氧化氢21g/L。而且，通常在35℃下进行处理。作为外观观察，将完全除去的情况评价为良好，将观察到除去残留物的情况评价为不良。
软蚀刻中特别应该注意的方面是Ni合金层残留的情况。这样的Ni合金层残留时，有可能镀敷性发生变化。从这样的观点考虑，也需要对软蚀刻性多加注意。
实施例
以下，对本发明的实施例和比较例进行说明。另外，本实施例毕竟仅仅是一个例子，本发明并不限于该例。即，在本发明的技术构思范围内，还包括实施例以外的方式或者变形。
(实施例1)
使用5μm的电解铜箔。该电解铜箔的表面粗糙度Rz为3μm。在上述的镀镍-锌合金条件(其一)下，在该电解铜箔的光泽(S)面上形成390μg/dm2的镍-锌合金镀层。
此时，如表1所示，镍-锌合金镀层中的镍含量为350μg/dm2，锌含量为40μg/dm2。镍比为90重量％。将设置有该镍-锌合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。蚀刻条件、电路形成条件、蚀刻因子的测定条件和烧灼试验如下所述。
(蚀刻条件)
氯化铁水溶液(37重量％、波美度：40°)
液温：50℃
喷雾压力：0.15MPa
(电路形成条件)
电路间距：30μm间距、50μm间距两种，根据铜箔的厚度而变化。本实施例1的情况下，使用5μm厚的铜箔，因此为以下条件。
(30μm间距电路形成)
在本实施例1的情况下，使用5μm厚的铜箔，因此为如下条件。
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：48秒左右
(蚀刻因子的测定条件)
蚀刻因子是指：在以末端变宽的方式进行蚀刻的情况(产生下弯的情况)下，以假定电路被垂直地蚀刻的情况下的从铜箔上表面引的垂线与树脂基板的交点为P点，从该P点开始的下弯长度的距离为a时，该a与铜箔的厚度b之比：b/a。该数值越大，则表示倾斜角越大，不残留蚀刻残渣，并且下弯小。
蚀刻因子(EF)的计算方法的概略如图1所示。如该图1所示，以EF＝b/a进行计算。通过使用该蚀刻因子，可以简单地判断蚀刻性的优劣。
(烧灼试验)
在大气气氛中，在240℃下保持10分钟，确认有无变色。设想的条件为：将设置有该镍-锌合金镀层的铜箔作为蚀刻侧与树脂基板胶粘，从而得到覆铜箔层压板的条件。
(软蚀刻除去性)
硫酸-过氧化氢混合溶液(硫酸165g/L、过氧化氢21g/L)、35℃、2分钟浸渍、搅拌，进行外观观察是否Ni层被除去。作为外观观察，将完全除去的情况评价为良好，将观察到除去残留物的情况评价为不良。
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，形成矩形的铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍-锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为72度，形成大致矩形的铜箔电路。蚀刻因子对于30μm间距而言为3.0。
结果，得到良好的蚀刻电路。另外，镍-锌合金镀面的氧化变色(烧灼)完全没有观察到。这被认为是，通过铜箔上的镍-锌合金镀层，可以防止由与树脂胶粘的工序中的加热引起的镍-锌合金镀层侧的氧化变色。
另外，由于该合金中锌的存在，蚀刻因子没有变差，这一点是需要特别指出的。
(实施例2)
使用箔厚18μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.7μm。在上述镀镍-锌合金(其二)条件下，在该压延铜箔上形成2150μg/dm2的镍-锌合金镀层。如表1所示，该镍-锌合金镀层中的镍量为1500μg/dm2，锌量为650μg/dm2。此时，镍比为70重量％。
另外，将设置有该镍-锌合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除了电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(50μm间距电路形成)
抗蚀剂L/S＝33μm/17μm，成品电路顶部(上部)宽度：15μm，蚀刻时间：105秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，形成矩形的铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍-锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为74度，形成大致矩形的铜箔电路。蚀刻因子对于50μm间距而言为3.4。
结果，得到良好的蚀刻电路。另外，镍-锌合金镀面的氧化变色(烧灼)完全没有观察到。认为通过铜箔上的镍-锌合金镀层，可以防止由与树脂胶粘的工序中的加热引起的氧化变色。
另外，由于该合金中锌的存在，与实施例1同样地，蚀刻因子没有变差。
(实施例3)
使用箔厚18μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.7μm。在上述镀镍-钴-锌合金条件下，在该压延铜箔上形成镍-钴-锌合金镀层。此时，钴代替量以镍换算为镍量(重量％)的8％。
如表1所示，镍-钴-锌合金镀层中的镍含量为2500μg/dm2，锌含量为300μg/dm2。此时，镍比率为89重量％。另外，该镍比率为钴与镍的合计量的镍换算量。
另外，将设置有该镍-钴-锌合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(50μm间距电路形成)
抗蚀剂L/S＝33μm/17μm，成品电路顶部(上部)宽度：15μm，蚀刻时间：105秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，形成矩形的铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍-钴-锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为74度，形成大致矩形的铜箔电路。蚀刻因子对于50μm间距而言为3.5。
结果，得到良好的蚀刻电路。另外，镍-钴-锌合金镀面的氧化变色(烧灼)完全没有观察到。这被认为是，通过铜箔上的镍-钴-锌合金镀层，可以防止由与树脂胶粘的工序中的加热引起的氧化变色。
另外，由于该合金中锌的存在，与实施例1同样地，蚀刻因子没有变差。另外，钴的添加量以镍换算如果为镍量(重量％)的10％以下，则可以得到同样的效果。
(实施例4)
使用5μm的电解铜箔。该电解铜箔的表面粗糙度Rz为3μm。在上述镀镍-磷-锌合金条件下，在该电解铜箔的光泽(S)面上形成镍-磷-锌合金镀层。此时，如表1所示，镍-磷-锌合金镀层中的镍含量为110μg/dm2，锌含量为40μg/dm2。此时，磷代替量以镍换算为镍量(重量％)的3％。镍比率为74重量％。另外，该镍比率为磷与镍的合计量的镍换算量。将设置有该镍-磷-锌合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
在本实施例4的情况下，使用5μm厚的铜箔，因此为如下条件。
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：48秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，形成矩形的铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍-磷-锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为70度，形成大致矩形的铜箔电路。蚀刻因子对于30μm间距而言为2.8。
结果，得到良好的蚀刻电路。另外，镍-磷-锌合金镀面的氧化变色(烧灼)完全没有观察到。这被认为是，通过铜箔上的镍-磷-锌合金镀层，可以防止由与树脂胶粘的工序中的加热引起的氧化变色。
另外，由于该合金中锌的存在，与实施例1同样地，蚀刻因子没有变差。另外，磷的添加量以镍换算如果为镍量(重量％)的5％以下，则可以得到同样的效果。
(实施例5)
使用9μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.5μm。在上述镀镍-钼-锌合金条件下，在该压延铜箔的面上形成镍-钼-锌合金镀层。
如表1所示，该镍-钼-锌合金镀层中的镍含量为250μg/dm2，锌含量为50μg/dm2。此时，钼代替量以镍换算为镍量(重量％)的9％。镍比率为84重量％。另外，该镍比率为钼与镍的合计量的镍换算量。将设置有该镍-钼-锌合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：48秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，形成矩形的铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍-钼-锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为63度，形成大致矩形的铜箔电路。蚀刻因子对于30μm间距而言为2.0。
结果，得到可以使用的蚀刻电路。另外，镍-钼-锌合金镀面的氧化变色(烧灼)完全没有观察到。这被认为是，通过铜箔上的镍-钼-锌合金镀层，可以防止由与树脂胶粘的工序中的加热引起的氧化变色。
另外，由于该合金中锌的存在，与实施例1同样地，蚀刻因子没有变差。另外，钼的添加量以镍换算如果为镍量(重量％)的10％以下，则可以得到同样的效果。
(实施例6)
在本实施例6中，使用9μm的压延铜箔。在上述镀镍-钨-锌合金条件下，在该压延铜箔的面上形成镍-钨-锌合金镀层。
如表1所示，该镍-钨-锌合金镀层中的镍含量为920μg/dm2，锌含量为550μg/dm2。
此时，钨代替量以镍换算为镍量(重量％)的6％。镍比率为63重量％。另外，该镍比率为钨与镍的合计量的镍换算量。
将设置有该镍-钨-锌合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：76秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，形成矩形的铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍-钨-锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为72度，形成大致矩形的铜箔电路。蚀刻因子对于30μm间距而言为3.0。
结果，得到良好的蚀刻电路。另外，镍-钨-锌合金镀面的氧化变色(烧灼)完全没有观察到。这被认为是，通过铜箔上的镍-钨-锌合金镀层，可以防止由与树脂胶粘的工序中的加热引起的氧化变色。
另外，由于该合金中锌的存在，与实施例1同样地，蚀刻因子没有变差。
另外，上述实施例中，实施软蚀刻，并观察镀敷残渣，但是，由于Ni的合计量在适当的范围内，因此均未发现残渣，得到良好的结果。另外，钨的添加量以镍换算如果为镍量(重量％)的10％以下，则可以得到同样的效果。
(实施例7)
在本实施例7中，使用18μm的压延铜箔。在上述镀镍-硼-锌合金条件下，在该压延铜箔的面上形成镍-硼-锌合金镀层。
如表1所示，该镍-硼-锌合金镀层中的镍含量为800μg/dm2，锌含量为200μg/dm2。此时，硼代替量以镍换算为镍量(重量％)的4％。镍比率为80重量％。另外，该镍比率为硼与镍的合计量的镍换算量。将设置有该镍-硼-锌合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(50μm间距电路形成)
抗蚀剂L/S＝33μm/17μm，成品电路顶部(上部)宽度：15μm，蚀刻时间：105秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，形成矩形的铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍-硼-锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为72度，形成大致矩形的铜箔电路。蚀刻因子对于50μm间距而言为3.1。
结果，得到良好的蚀刻电路。另外，镍-硼-锌合金镀面的氧化变色(烧灼)完全没有观察到。这被认为是，通过铜箔上的镍-硼-锌合金镀层，可以防止由与树脂胶粘的工序中的加热引起的氧化变色。
另外，由于该合金中锌的存在，与实施例1同样地，蚀刻因子没有变差。
另外，上述实施例中，实施软蚀刻，并观察镀敷残渣，但是，由于Ni的合计量在适当的范围内，因此均未发现残渣，得到良好的结果。另外，硼的添加量以镍换算如果为镍量(重量％)的5％以下，则可以得到同样的效果。
(比较例1)
使用9μm的压延铜箔。在上述的条件下实施镀镍。该压延铜箔的表面粗糙度Rz为0.5μm。在该压延铜箔上，如表1所示，不实施镀锌，而在上述镀镍条件下形成550μg/dm2的镍镀层。另外，将设置有该镍镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：76秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧，基本垂直地进行蚀刻，但是稍微末端变宽地形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍镀面的氧化变色(烧灼)。以上的结果如表1所示。
如表1所示，左右的倾斜角的平均值为68度，形成大致矩形的铜箔电路。蚀刻因子对于30μm间距而言为2.5。
结果，得到稍微良好的蚀刻电路。但是明显观察到镍镀面的氧化变色(烧灼)。其可能成为作为后续的处理的、图案蚀刻中的蚀刻性不良、短路或电路宽度不良产生的原因。
(比较例2)
使用18μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.7μm。在该压延铜箔上，如表1所示，形成270μg/dm2的锌镀层。不形成镍镀层，将形成有该锌镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(50μm间距电路形成)
抗蚀剂L/S＝33μm/17μm，成品电路顶部(上部)宽度：15μm，蚀刻时间：105秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻，但是末端变宽地形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及铜箔的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为48度，形成蚀刻性差的梯形的铜箔电路。蚀刻因子对于50μm间距而言为1.1，不良。但是，无铜箔面的氧化变色(烧灼)。
(比较例3)
使用5μm的电解铜箔。该电解铜箔的表面粗糙度Rz为3μm。在该电解铜箔的光泽(S)面上，如表1所示，形成240μg/dm2的锌镀层。在其上不形成镍镀层，将形成有该锌镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：15μm，蚀刻时间：48秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻，但是末端变宽地形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及铜箔的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为54度，形成蚀刻性差的梯形的铜箔电路。蚀刻因子对于30μm间距而言为1.4，不良。但是，无铜箔面的氧化变色(烧灼)。
(比较例4)
使用9μm的压延铜箔。该压延铜箔的表面粗糙度Rz为3μm。在该压延铜箔上，如表1所示，形成270μg/dm2的锌镀层。在其上不形成镍镀层，将形成有该锌镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：76秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻，但是末端变宽地形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及铜箔的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为52度，形成蚀刻性差的梯形的铜箔电路。蚀刻因子对于30μm间距而言为1.2，不良。但是，无铜箔面的氧化变色(烧灼)。
(比较例5)
使用18μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.7μm。在该压延铜箔上，如表1所示，形成1500μg/dm2的镍-锌合金(但是，镍量为1000μg/dm2，锌量为500μg/dm2)的层，并且在其上形成1250μg/dm2的锌镀层。镍比为36重量％。将形成有该镍-锌合金镀层和锌镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(50μm间距电路形成)
抗蚀剂L/S＝33μm/17μm，成品电路顶部(上部)宽度：15μm，蚀刻时间：105秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻，但是末端变宽地形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为52度，形成蚀刻性差的梯形的铜箔电路。蚀刻因子对于50μm间距而言为1.9，不良。
这被认为是，是锌的合计量多于Ni量，并以此为原因而产生蚀刻不良。因此，锌量需要适度地限制。铜箔面无氧化变色(烧灼)。
(比较例6)
使用9μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.5μm。在该压延铜箔上，如表1所示，形成2250μg/dm2的镍锌合金镀层。此时，镍合金层中的镍含量为650μg/dm2，锌含量为1600μg/dm2。镍比为29重量％。将形成有该镍合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：76秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻，但是末端变宽地形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为52度，形成蚀刻性差的梯形的铜箔电路。蚀刻因子对于30μm间距而言为1.3，不良。但是，铜箔面无氧化变色(烧灼)。
(比较例7)
使用5μm的电解铜箔。该电解铜箔的表面粗糙度Rz为0.5μm。在该电解铜箔上，如表1所示，形成4100μg/dm2的镍-锌合金镀层。此时，镍合金层中的镍含量为3500μg/dm2，锌含量为600μg/dm2。镍比为85重量％。将形成有该镍合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：76秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为76度，蚀刻性良好。蚀刻因子对于30μm间距而言为3.9。铜箔面虽然没有氧化变色(烧灼)，但是软蚀刻性差。这被认为是由于镍过量存在。
(比较例8)
在本比较例中，使用18μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.5μm。在该压延铜箔上，如表1所示，形成130μg/dm2的镍锌合金镀层。此时，镍合金层中的镍含量为80μg/dm2，锌含量为50μg/dm2。镍比为62重量％。将形成有该镍合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(50μm间距电路形成)
抗蚀剂L/S＝33μm/17μm，成品电路顶部(上部)宽度：15μm，蚀刻时间：105秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为56度，以末端变宽的方式蚀刻，蚀刻性不良。蚀刻因子对于50μm间距而言为1.6。铜箔面没有氧化变色(烧灼)。
(比较例9)
在本比较例中，使用9μm的压延铜箔。该压延铜箔的表面粗糙度Rz为0.5μm。在该压延铜箔上，如表1所示，形成570μg/dm2的镍锌合金镀层。此时，镍合金层中的镍含量为550μg/dm2，锌含量为20μg/dm2。镍比为96重量％。将形成有该镍合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：76秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为68度，蚀刻性良好。蚀刻因子对于30μm间距而言为2.5。但是，铜箔面产生氧化变色(烧灼)。这认为是由于锌量少造成的。
(比较例10)
在本比较例中，使用5μm的电解铜箔。该电解铜箔的表面粗糙度Rz为0.5μm。在该电解铜箔上，如表1所示，形成730μg/dm2的镍锌合金镀层。此时，镍合金层中的镍含量为330μg/dm2，锌含量为400μg/dm2。镍比为45重量％。将形成有该镍合金镀层的面的相反侧作为胶粘面，将铜箔胶粘在树脂基板上。
然后，与实施例1同样地通过抗蚀剂涂布及曝光工序，印刷10个电路，并且实施用于除去铜箔的不需要部分的蚀刻处理。
除电路形成条件以外，蚀刻条件、蚀刻因子的测定条件和烧灼试验与实施例1同样地实施。关于与实施例1同样的条件，省略记载。
(30μm间距电路形成)
抗蚀剂L/S＝25μm/5μm，成品电路顶部(上部)宽度：10μm，蚀刻时间：76秒左右
在上述条件下进行蚀刻。结果，从铜电路的侧面的抗蚀剂侧朝向树脂基板侧进行蚀刻形成铜箔电路。然后，测定蚀刻后的铜箔的倾斜角度(为长100μm的电路中的倾斜角的最小值)。
另外，考查蚀刻因子及镍锌合金镀面的氧化变色(烧灼)。以上的结果如表1所示。如表1所示，左右的倾斜角的平均值为56度且以末端变宽的方式蚀刻，蚀刻性不良。蚀刻因子对于30μm间距而言为1.5。但是，铜箔面虽然没有氧化变色(烧灼)，但是蚀刻性差，这被认为是由于镍比低而造成的。
Figure BPA00001391822800371
产业实用性
本发明具有如下效果：在通过铜箔的蚀刻形成电路时，可以形成目标电路的宽度更均匀的电路；防止产生蚀刻造成的下弯，可以缩短通过蚀刻形成电路的时间，并且，可以尽力地减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，可以防止通称“烧灼”的变色。由此，可以提高图案蚀刻中的蚀刻性，可以防止短路或电路宽度不良的产生，因此，可以应用于覆铜箔层压板(硬质和软质)，用于形成印刷基板的电子电路。

Claims (10)

1.一种电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌或锌氧化物。
2.如权利要求1所述的电子电路用的压延铜箔或电解铜箔，其特征在于，关于所述蚀刻速度比铜低的镍合金层，该镍合金层中的镍比率超过50重量％。
3.如权利要求1或2所述的电子电路用的压延铜箔或电解铜箔，其特征在于，所述镍合金层中所含的以锌或锌氧化物形式存在的锌含量以金属锌换算为30μg/dm2～1000μg/dm2。
4.如权利要求1～3中任一项所述的电子电路用的压延铜箔或电解铜箔，其特征在于，所述镍合金层中所含的镍量为100μg/dm2～3000μg/dm2。
5.如权利要求1～4中任一项所述的电子电路用的压延铜箔或电解铜箔，其特征在于，所述镍合金层中含有磷、硼、钼、钨或钴的一种或两种以上。
6.如权利要求1～5中任一项所述的电子电路用的压延铜箔或电解铜箔，其特征在于，在所述镍合金层上，还具有铬层或铬酸盐层或硅烷处理层。
7.如权利要求6所述的电子电路用的压延铜箔或电解铜箔，其特征在于，具有所述铬层或铬酸盐层时，铬量以金属铬换算为100μg/dm2以下。
8.如权利要求6或7所述的电子电路用的压延铜箔或电解铜箔，其特征在于，具有所述硅烷处理层时，以硅单质换算为20μg/dm2以下。
9.一种形成电子电路的方法，通过对包含压延铜箔或电解铜箔的覆铜箔层压板的该铜箔进行蚀刻而形成电子电路，其特征在于，在铜箔的蚀刻面侧形成含有锌或锌氧化物的镍合金层，然后，使用氯化铁水溶液或氯化铜水溶液对该铜箔进行蚀刻，将铜箔的不需要部分除去，从而形成铜的电路。
10.一种形成电子电路的方法，通过对包含压延铜箔或电解铜箔的覆铜箔层压板的该铜箔进行蚀刻而形成电子电路，其特征在于，使用氯化铁水溶液或氯化铜水溶液对权利要求1～8的电子电路用的压延铜箔或电解铜箔进行蚀刻，将铜箔的不需要部分除去，从而形成铜的电路。
CN200980152806XA 2008-12-26 2009-12-22 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法 Pending CN102264951A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610048388.1A CN105578776A (zh) 2008-12-26 2009-12-22 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-334443 2008-12-26
JP2008334443 2008-12-26
PCT/JP2009/071282 WO2010074053A1 (ja) 2008-12-26 2009-12-22 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610048388.1A Division CN105578776A (zh) 2008-12-26 2009-12-22 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法

Publications (1)

Publication Number Publication Date
CN102264951A true CN102264951A (zh) 2011-11-30

Family

ID=42287662

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980152806XA Pending CN102264951A (zh) 2008-12-26 2009-12-22 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
CN201610048388.1A Pending CN105578776A (zh) 2008-12-26 2009-12-22 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610048388.1A Pending CN105578776A (zh) 2008-12-26 2009-12-22 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法

Country Status (8)

Country Link
US (1) US20110259848A1 (zh)
EP (1) EP2371995A1 (zh)
JP (1) JP5358586B2 (zh)
KR (1) KR101295472B1 (zh)
CN (2) CN102264951A (zh)
MY (1) MY152533A (zh)
TW (1) TWI482177B (zh)
WO (1) WO2010074053A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104080951A (zh) * 2012-02-03 2014-10-01 Jx日矿日石金属株式会社 印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件
CN111989425A (zh) * 2018-04-27 2020-11-24 Ｊｘ金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265711B (zh) 2008-12-26 2014-11-05 吉坤日矿日石金属株式会社 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
MY162509A (en) * 2009-06-05 2017-06-15 Jx Nippon Mining & Metals Corp Copper foil for semiconductor package substrate and substrate for semiconductor package
WO2012124424A1 (ja) * 2011-03-14 2012-09-20 Jx日鉱日石金属株式会社 電子回路形成方法、電子回路及び電子回路形成用銅張積層板
JP2016084533A (ja) * 2014-10-22 2016-05-19 Ｊｘ金属株式会社 表面処理金属材、キャリア付金属箔、コネクタ、端子、積層体、シールドテープ、シールド材、プリント配線板、金属加工部材、電子機器の製造方法、及び、プリント配線板の製造方法
CN110462103A (zh) * 2017-03-31 2019-11-15 三菱瓦斯化学株式会社 压延铜箔的表面处理液及表面处理方法以及压延铜箔的制造方法
JP7017369B2 (ja) * 2017-10-27 2022-02-08 Ｊｘ金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
JP6975845B2 (ja) * 2018-03-27 2021-12-01 三井金属鉱業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
JP2005039097A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 銅箔の配線形成方法と配線転写基材及び配線基板
CN1989793A (zh) * 2004-06-03 2007-06-27 三井金属矿业株式会社 表面处理铜箔及采用该表面处理铜箔制造的挠性镀铜膜层压板以及薄膜状载体带

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW230290B (zh) * 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JP2517503B2 (ja) 1991-11-15 1996-07-24 日鉱グールド・フォイル株式会社 印刷回路用銅箔の表面処理方法
JPH0685417A (ja) 1992-08-28 1994-03-25 Nikko Guurudo Foil Kk 印刷回路用銅箔の表面処理方法
JPH0685416A (ja) 1992-08-28 1994-03-25 Nikko Guurudo Foil Kk 印刷回路用銅箔の表面処理方法
JPH0681172A (ja) * 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
JPH0774464A (ja) 1993-08-31 1995-03-17 Japan Energy Corp 印刷回路用銅箔及びその製造方法
JP3113445B2 (ja) 1993-03-29 2000-11-27 株式会社ジャパンエナジー 印刷回路用銅箔及びその製造方法
JP3329572B2 (ja) * 1994-04-15 2002-09-30 福田金属箔粉工業株式会社 印刷回路用銅箔およびその表面処理方法
JP2975275B2 (ja) * 1994-10-20 1999-11-10 株式会社日鉱マテリアルズ 液中集電法によるプリント回路用銅箔表面処理方法
JP3142259B2 (ja) * 1998-11-30 2001-03-07 三井金属鉱業株式会社 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
TW511408B (en) * 2000-09-18 2002-11-21 Nippon Denkai Kk Method of producing copper foil for fine wiring
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
US6984456B2 (en) * 2002-05-13 2006-01-10 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board for chip-on flexibles
JP4202840B2 (ja) 2003-06-26 2008-12-24 日鉱金属株式会社 銅箔及びその製造方法
JP4570070B2 (ja) * 2004-03-16 2010-10-27 三井金属鉱業株式会社 絶縁層形成用の樹脂層を備えたキャリア箔付電解銅箔、銅張積層板、プリント配線板、多層銅張積層板の製造方法及びプリント配線板の製造方法
CN102917536B (zh) * 2004-11-10 2016-06-22 日立化成株式会社 附有粘着辅助剂的金属箔及使用其的印刷配线板
JP2006261270A (ja) 2005-03-16 2006-09-28 Nippon Steel Chem Co Ltd フレキシブルプリント配線板用積層体およびその製造方法
CN101074484A (zh) * 2007-03-29 2007-11-21 上海大学 印制电路板用压延铜箔表面处理的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
JP2005039097A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 銅箔の配線形成方法と配線転写基材及び配線基板
CN1989793A (zh) * 2004-06-03 2007-06-27 三井金属矿业株式会社 表面处理铜箔及采用该表面处理铜箔制造的挠性镀铜膜层压板以及薄膜状载体带

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104080951A (zh) * 2012-02-03 2014-10-01 Jx日矿日石金属株式会社 印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件
CN104080951B (zh) * 2012-02-03 2016-12-21 Jx日矿日石金属株式会社 印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件
CN111989425A (zh) * 2018-04-27 2020-11-24 Ｊｘ金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板
CN111989425B (zh) * 2018-04-27 2023-12-22 Ｊｘ金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板

Also Published As

Publication number Publication date
TW201034032A (en) 2010-09-16
JP5358586B2 (ja) 2013-12-04
US20110259848A1 (en) 2011-10-27
JPWO2010074053A1 (ja) 2012-06-21
CN105578776A (zh) 2016-05-11
MY152533A (en) 2014-10-15
KR101295472B1 (ko) 2013-08-09
TWI482177B (zh) 2015-04-21
EP2371995A1 (en) 2011-10-05
WO2010074053A1 (ja) 2010-07-01
KR20110096134A (ko) 2011-08-29

Similar Documents

Publication Publication Date Title
CN102264951A (zh) 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
CN102265710B (zh) 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
CN102301838B (zh) 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
CN102265711B (zh) 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
CN102265712B (zh) 电子电路的形成方法
CN102714915B (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
WO2019208077A1 (ja) プリント配線板用基材及びプリント配線板用基材の製造方法
JP2011210993A (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
WO2012132578A1 (ja) 銅キャリア付銅箔、その製造方法、電子回路用銅箔、その製造方法及び電子回路の形成方法
CN103262665A (zh) 印刷布线板用铜箔及使用它的层叠体
TW201212753A (en) Copper foil for printed circuit board with excellent etching property and laminate using the same
WO2012132572A1 (ja) 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
JP2011210988A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JPWO2011121803A1 (ja) 耐加熱変色及びエッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1159701

Country of ref document: HK

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111130

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1159701

Country of ref document: HK