CN103262665A - 印刷布线板用铜箔及使用它的层叠体 - Google Patents

印刷布线板用铜箔及使用它的层叠体 Download PDF

Info

Publication number
CN103262665A
CN103262665A CN201280004254XA CN201280004254A CN103262665A CN 103262665 A CN103262665 A CN 103262665A CN 201280004254X A CN201280004254X A CN 201280004254XA CN 201280004254 A CN201280004254 A CN 201280004254A CN 103262665 A CN103262665 A CN 103262665A
Authority
CN
China
Prior art keywords
copper
copper foil
adhesion amount
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280004254XA
Other languages
English (en)
Other versions
CN103262665B (zh
Inventor
古泽秀树
田中幸一郎
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN103262665A publication Critical patent/CN103262665A/zh
Application granted granted Critical
Publication of CN103262665B publication Critical patent/CN103262665B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/07—Alloys based on nickel or cobalt based on cobalt
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/04—Alloys based on a platinum group metal
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/12—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of lead or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Abstract

本发明提供一种适于窄间距化且能够制造裙裾较小的剖面形状的电路的印刷布线板用铜箔及使用它的层叠板。本发明的印刷布线板用铜箔具备铜箔基体材料及覆盖层，该覆盖层覆盖该铜箔基体材料表面的至少一部分，且包含选自由Au、Pt及Pd组成的群中的1种以上，上述覆盖层中的Au的附着量为200μg/dm2以下，Pt的附着量为200μg/dm2以下，Pd的附着量为120μg/dm2以下。

Description

印刷布线板用铜箔及使用它的层叠体
技术领域
本发明涉及印刷布线板用铜箔及使用它的层叠体，尤其涉及柔性印刷布线板用的铜箔及使用它的层叠体。
背景技术
印刷布线板在这半世纪间取得了较大的进展，现已达到几乎所有电子设备都使用的程度。伴随着近年来的电子设备的小型化、高性能化需求的增大，搭载零件的高密度安装化、信号的高频化正不断发展，对印刷布线板要求导体图案的微细化（窄间距化（fine pitch））、高频应对等。
一般而言，印刷布线板是经由如下工序来制造：在铜箔粘接绝缘基板、或者在绝缘基板上蒸镀Ni合金等后利用电镀形成铜层而作为覆铜层叠板，然后借助蚀刻在铜箔或铜层面形成导体图案。因此，对印刷布线板用的铜箔或铜层要求有良好的蚀刻性。
作为提高蚀刻性的技术，例如在专利文献1中公开有涉及附有银系覆盖层的铜箔的发明：在与作为覆铜层叠板的构成材料的绝缘基体材料的贴合面，具备由银或银－钯合金构成的银系覆盖层。
专利文献1：日本特开2005－101398号公报。
发明内容
然而，为了对高密度安装基板形成近年所要求水准的精密电路，若只是简单地使铜箔的蚀刻性良好则不充分。即，所谓近年所要求的蚀刻性，是指来自表面处理的金属未残留于电路间的绝缘部，并且电路的裙裾较小。若金属残留于电路间的绝缘部，则会在电路间产生短路。此外，在电路形成的蚀刻中，自电路上表面向下（绝缘基板侧）逐渐变宽地进行蚀刻而使电路的剖面成为梯形。若该梯形的上底与下底之差（以下称为“裙裾”）较小，则能够使电路间的间隔变窄，并能获得高密度布线基板。若裙裾较大，则在缩小电路间的间隔时电路会短路，故而无法制造高密度安装基板。
相对于此，专利文献1所公开的发明由于在铜箔的粗糙面形成由贵金属构成的覆盖层，因此不会抑制旁侧蚀刻，有难以良好地制作裙裾较小的电路的可能性。
因此，本发明的课题在于提供一种适于窄间距化且能够制造裙裾较小的剖面形状的电路的印刷布线板用铜箔及使用它的层叠板。
本发明人等进行努力研究，结果发现：在使微量的贵金属以层的形式附着于铜箔的蚀刻面时，形成的电路的裙裾变小，由此可形成高密度安装基板。此种构成是基于与专利文献1所记载的在铜箔的粗糙面形成由贵金属构成的覆盖层的构成完全不同的思想而完成，其效果也大为不同。
基于以上见解而完成的本发明在一个方面中是一种印刷布线板用铜箔，其中，具备铜箔基体材料及覆盖层，该覆盖层覆盖该铜箔基体材料表面的至少一部分，且包含选自由Au、Pt及Pd组成的群中的1种以上，上述覆盖层中的Au的附着量为200 μg/dm2以下，Pt的附着量为200 μg/dm2以下，Pd的附着量为120 μg/dm2以下。
在本发明的印刷布线板用铜箔的一实施方式中，上述覆盖层中Au的附着量为30～200 μg/dm2以下，Pt的附着量为30～200 μg/dm2以下，Pd的附着量为25～120 μg/dm2以下。
在本发明的印刷布线板用铜箔的另一实施方式中，上述覆盖层进一步包含选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上。
在本发明的印刷布线板用铜箔的又一实施方式中，上述选自由Ni、V、Co、Cr、Sn及Zn组成的群中的金属为Ni及Co，上述覆盖层中的Ni的附着量为300 μg/dm2以下，Co的附着量为300 μg/dm2以下。
在本发明的印刷布线板用铜箔的又一实施方式中，将利用XPS进行自表面起的深度方向分析所得的深度方向（x：单位nm）的选自由Au、Pt及Pd组成的群中的1种以上的原子浓度（%）设为f（x），将选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上的金属的原子浓度设为g（x），将区间[0，5]中取得f（x）及g（x）中第一极大值的深度设为X时，满足g（X）≥f（X）。
本发明在另一方面中是一种电子电路的形成方法，其中包含以下工序：准备由本发明的铜箔构成的压延铜箔或电解铜箔；将上述铜箔的覆盖层作为蚀刻面，制作该铜箔与树脂基板的层叠体；以及使用氯化铁水溶液或氯化铜水溶液蚀刻上述层叠体，并去除不需要铜的部分而形成铜的电路。
本发明在又一方面中是一种层叠体，是本发明的铜箔与树脂基板的层叠体。
本发明在又另一方面中是一种层叠体，是铜层与树脂基板的层叠体，其具备覆盖铜层表面的至少一部分的本发明的覆盖层。
在本发明的层叠体的一实施方式中，树脂基板为聚酰亚胺基板。
本发明在又一方面中是一种印刷布线板，是以本发明的层叠体作为材料。
根据本发明，能够提供一种适于窄间距化且能够制造裙裾较小的剖面形状的电路的印刷布线板用铜箔及使用它的层叠体。
附图说明
图1是电路图案的一部分的表面照片、该部分中的电路图案的宽度方向的横剖面示意图、及使用该示意图的蚀刻因子（EF）计算方法的概要。
图2是电路图案的正常部的放大表面照片。
图3是电路图案的异常部的放大表面照片。
图4是实施例12的溅镀后利用XPS进行的深度分布图（depth profile）。
具体实施方式
（铜箔基体材料）
能用于本发明的铜箔基体材料的方式并无特别限制，典型而言，能以压延铜箔或电解铜箔的方式使用。一般而言，电解铜箔是使铜自硫酸铜镀浴电解析出至钛或不锈钢的滚筒（drum）上而制造，压延铜箔是反覆进行利用压延辊的塑性加工和热处理来制造。在要求弯曲性的用途中大多使用压延铜箔。
铜箔基体材料的材料，除通常用作印刷布线板导体图案的精铜或无氧铜这种高纯度的铜以外，例如也可使用如掺Sn铜、掺Ag铜、添加有Cr、Zr或Mg等的铜合金、添加有Ni及Si等的科森（Corson）系铜合金这样的铜合金。再者，在本说明书中单独使用术语“铜箔”时，也包含铜合金箔。
能用于本发明的铜箔基体材料的厚度也无特别限制，只要适当调节为适于印刷布线板用的厚度即可。例如，可设为5～100 μm左右。然而，在以形成精细图案为目的的情况下，为30 μm以下，优选为20 μm以下，典型而言为5～20 μm左右。
用于本发明的铜箔基体材料并无特别限定，例如也可使用未经粗化处理的材料。以往一般的情形为利用特殊镀敷在表面附上μm级的凹凸而实施表面粗化处理，并通过物理性的定锚效应(anchor effect)带来与树脂的粘接性，另一方面，窄间距或高频电气特性方面是认为平滑的箔较良好，而粗化箔则往不好的方向发展。此外，若未经粗化处理，则由于粗化处理工序被省略而具有提高经济性和生产性的效果。
（1）覆盖层的构成
在铜箔基体材料的与绝缘基板的粘接面的相反侧（预定形成电路面侧）的表面的至少一部分上形成有覆盖层。覆盖层包含选自由Au、Pt及Pd组成的群中的1种以上。作为Pt、Pd、及Au以外的金属，可列举选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上。若使这种贵金属微量附着于铜箔的蚀刻面，则所形成的电路的裙裾会变小。由此，即便铜箔的厚度不薄也能形成裙裾小的电路，故而能形成高密度安装基板。覆盖层的厚度为0.2～3 nm，优选为0.4～3 nm。若覆盖层的厚度未达0.2 nm，则抑制旁侧蚀刻效果会不足，且耐抗蚀剂剥离性会劣化。即便覆盖层的厚度超过3 nm也难以再进一步提高初期蚀刻性，因此就成本方面而言，优选为控制在3 nm以下。
（2）覆盖层的鉴定
覆盖层的鉴定可利用XPS、或AES等表面分析装置自表层进行氩溅镀，并进行深度方向的化学分析，通过各检测峰值的存在来进行鉴定。
（3）附着量
在覆盖层含Au的情况下，Au的附着量为200 μg/dm2以下，优选为30～200 μg/dm2，更优选为80～200 μg/dm2。在覆盖层含Pt的情况下，Pt的附着量为200 μg/dm2以下，优选为30～200 μg/dm2，更优选为80～200 μg/dm2。在覆盖层含Pd的情况下，Pd的附着量为120 μg/dm2以下，优选为25～120 μg/dm2，更优选为60～120 μg/dm2。即便覆盖层的Au的附着量超过200 μg/dm2，覆盖层的Pt的附着量超过200 μg/dm2，及覆盖层的Pd的附着量超过120 μg/dm2，也难以再进一步提高初期蚀刻性，因此，就成本面而言，分别将Au的附着量控制为200 μg/dm2以下，将Pt的附着量控制为200 μg/dm2以下，将Pd的附着量控制在120 μg/dm2以下。
此外，当覆盖层包含选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上中的Ni及Co时，Ni的附着量为300 μg/dm2以下，优选为80～300 μg/dm2。此外，Co的附着量为300 μg/dm2以下，优选为80～300 μg/dm2。即便覆盖层的Ni及Co的附着量分别超过300 μg/dm2，也难以再进一步提高初期蚀刻性，因此，就成本面而言，优选为分别将Ni及Co的附着量控制在300 μg/dm2以下。
（4）覆盖层表面的原子浓度
覆盖层优选为将利用XPS进行自表面起的深度方向分析所获得的深度方向（x：单位nm）的选自由Au、Pt及Pd组成的群中的1种以上的原子浓度（%）设为f（x），将选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上的金属的原子浓度设为g（x），将区间[0，5]中取得f（x）及g（x）中第一极大值的深度设为X时，满足g（X）≥f（X）。若贵金属附着量少，则贵金属在铜箔基体材料上并非以层状而是以岛状存在，因此旁侧蚀刻抑制效果会不足。然而，通过在其上形成Ni、Co等异层，使贵金属发挥如“贵金属合金层”的作用，因此，提高旁侧蚀刻抑制效果。进而，通过以这种Ni、Co等异层来覆盖贵金属层，在蚀刻中不易产生抗蚀剂剥离。
此处，所谓“第一极大值”，是表示自覆盖层表面朝向深度方向观察时，最先存在的极大值。
此外，只要不对初期蚀刻性产生不良影响，则就耐加热变色性的观点而言也可在铜箔基体材料与覆盖层之间设置基底层。基底层优选为镍、镍合金、钴、银、锰。设置基底层的方法可为干式、湿式法的任一种。
为了提高防锈效果，能够在覆盖层上的最表层进一步形成由铬层或铬酸盐层、和/或硅烷处理层构成的防锈处理层。此外，进而为了抑制由加热处理产生的氧化，也可在覆盖层与铜箔之间形成具有耐氧化性的基底层。
（铜箔的制造方法）
本发明的印刷布线板用铜箔能够用溅镀法形成。即，通过溅镀法以覆盖层覆盖铜箔基体材料的表面的至少一部分。具体而言，通过溅镀法在铜箔的蚀刻面侧形成蚀刻速率低于铜的选自由Au、Pt及Pd组成的群中的1种以上构成的层。覆盖层并不限于溅镀法，例如也可利用电镀、无电解镀敷等湿式镀敷法形成。此外，此时，覆盖层也可进一步添加选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上而形成。
此外，本发明的印刷布线板用铜箔优选为在进行溅镀处理前对铜箔表面利用周知的方法进行氧化膜的去除等作为预处理。
（印刷布线板的制造方法）
可根据常用方法来制造使用本发明铜箔的印刷布线板（PWB）。以下示出印刷布线板的制造方法的例。
首先，贴合铜箔与绝缘基板而制造层叠体。层叠有铜箔的绝缘基板只要具有能应用于印刷布线板的特性就并不受特别限制，例如，为了用于刚性PWB，可使用纸基体材料酚树脂、纸基体材料环氧树脂、合成纤维布基体材料环氧树脂、玻璃布－纸复合基体材料环氧树脂、玻璃布－玻璃不织布复合基体材料环氧树脂及玻璃布基体材料环氧树脂等，为了用于FPC（Flexible Print Circuit：柔性印刷电路），可使用聚酯膜或聚酰亚胺膜等。
关于贴合的方法，用于刚性PWB的情况下，准备使玻璃布等基体材料含浸树脂并使树脂硬化至半硬化状态为止而成的预浸体（pre－preg）。可通过使铜箔自覆盖层的相反侧的面重叠于预浸体并进行加热加压而进行贴合。
用于柔性印刷布线板（FPC）的情况下，可使用环氧类或丙烯酸类粘接剂来粘接聚酰亚胺膜或聚酯膜与铜箔（3层结构）。此外，不使用粘接剂的方法（两层结构），可列举：浇铸法，在铜箔上涂敷作为聚酰亚胺的前体的聚酰亚胺清漆（聚酰胺酸(polyamic acid)清漆）并通过加热进行酰亚胺化；或层叠法，在聚酰亚胺膜上涂敷热塑性的聚酰亚胺，在其上叠合铜箔并进行加热加压。在浇铸法中，在涂敷聚酰亚胺清漆前预先涂敷热塑性聚酰亚胺等锚固层(anchor coat)材料亦为有效。
本发明的层叠体能用于各种印刷布线板（PWB），并无特别限制，例如就导体图案的层数的观点而言能应用于单面PWB、双面PWB、多层PWB（3层以上），就绝缘基板材料的种类的观点而言能应用于刚性PWB、柔性PWB（FPC）、刚性－柔性PWB。此外，本发明的层叠体并不限定于使铜箔贴附于树脂上而成的如上述的覆铜层叠板，也可为使铜层利用溅镀、镀敷形成于树脂上的金属喷敷（metallizing）材料。
对形成于以如上述方式制作的层叠体的铜箔上的覆盖层表面涂敷抗蚀剂，利用掩模对图案进行曝光、显影，从而形成抗蚀剂图案。
继而，使用试剂去除露出于抗蚀剂图案的开口部的覆盖层。作为该试剂，就容易获取等原因而言，优选为使用以盐酸、硫酸或硝酸为主成分的试剂。由于贵金属层非常薄，所以在制造时的热历程中与铜箔基体材料的铜会相互适度扩散，因该扩散而到达至最表层附近的铜原子因大气或抗蚀剂的干燥工序的加热而被氧化，生成氧化铜。通过扩散形成的贵金属/铜的合金层中由于该氧化铜易溶解于酸中，所以同时还去除贵金属。因此，即便为具有耐腐蚀性的贵金属层，也可容易地从外露于抗蚀剂图案的开口部的部分去除。
接着，将层叠体浸渍于蚀刻液中。此时，包含抑制蚀刻的铂、钯、及金的任一种以上的覆盖层，位于铜箔上的靠近抗蚀剂部分的位置，抗蚀剂侧的铜箔的蚀刻是以比该覆盖层附近被蚀刻的速度更快的速度进行远离覆盖层的部位的铜蚀刻，从而大致垂直地进行铜的电路图案的蚀刻。由此，能够去除不需要铜的部分，继而剥离、去除抗蚀剂而使电路图案露出。
对于用于在层叠体形成电路图案的蚀刻液，由于覆盖层的蚀刻速度充分小于铜，所以具有改善蚀刻因子的效果。蚀刻液能够使用氯化铜水溶液、或氯化铁水溶液等。
此外，也可在形成覆盖层之前预先在铜箔基体材料表面形成耐热层。
（印刷布线板的铜箔表面的电路形状）
如上述方式从覆盖层侧进行蚀刻而形成的印刷布线板的铜箔表面的电路，其长条状的两侧面并非垂直地形成在绝缘基板上，通常为自铜箔的表面向下、即朝向树脂层逐渐扩展而形成（压陷的产生）。由此，长条状的两侧面分别相对于绝缘基板表面具有倾斜角θ。为了实现目前所要求的电路图案的微细化（窄间距化），重要的是尽量使电路的间距变窄，但若该倾斜角θ小，则相应地压陷会变大，电路的间距变宽。此外，倾斜角θ通常在各电路及电路内并非完全固定。若这种倾斜角θ的偏差较大，则有可能对电路的品质产生不良影响。因此，较理想的是从覆盖层侧进行蚀刻而形成的印刷布线板的铜箔表面电路，其长条状的两侧面分别相对于绝缘基板表面具有65～90°的倾斜角θ，且相同电路内的tanθ的标准偏差为1.0以下。此外，蚀刻因子在电路的间距为50 μm以下时，优选为1.5以上，更优选为2.5以上。
实施例
以下示出本发明的实施例，这些是为了更好地理解本发明而提供的，其意图并非限定本发明。
（例1：实施例1～7、9～15、18～22、24、25、27～29、31、32）
（覆盖层对铜箔的形成（蚀刻面））
准备表面粗糙度（Rz）为0.1 μm、8 μm厚的压延铜箔（日矿金属制造的C1100）作为铜箔基体材料。
使用具备离子束源的CHA公司制造的Vaccume WEB Chamber（14英寸宽），进行铜箔表面的预处理。离子束源是使用考夫曼（Kaufmann）型离子束源6.0 cm×40 cm的线性离子源（Linear Ion Source）（ION TECH INC制造）。离子束源的电源为该公司的MPS－5001，离子束的最大输出大约为3 W/cm2。
在表面处理前进行的利用离子束的预处理条件为：
输出：1.2 W/cm2
氩压：0.2 Pa
铜箔输送速度：10 m/min。
通过利用该预处理去除附着于铜箔表面的薄氧化膜，并对Au、Pt、Pd、Ni、V、Co、Cr、Sn、Zn或它们的合金的靶进行溅镀，而形成覆盖层。用于溅镀的各种金属的单体使用纯度为3 N的金属。此外，将CoCr（Cr为20质量%）、NiV（V为7质量%）、NiZn（Zn为20质量%）、NiSn（Sn为20质量%）用作具体的合金靶。成膜顺序是形成Au、Pt、Pd的任一层后，制成由Ni、V、Co、Cr、Sn、Zn的任一种以上构成的层。附着量是使输出变化而调整。
（表面处理层的形成（粘接面））
对形成有上述覆盖层的表面的相反侧的铜箔基体材料表面，使用相同的溅镀装置形成与聚酰亚胺膜的粘接层。在利用预处理去除较薄的氧化皮膜之后，形成Ni层（附着量为90 μg/dm2），并在其上形成Cr层（附着量为70 μg/dm2）。
（附着量的测定）
覆盖层的Au、Pt、Pd附着量测定是利用王水使铜层的一半左右溶解，稀释该溶解液并由原子吸光分析法进行。此外，使50 mm×50 mm的铜层表面的皮膜溶解于混合有HNO3（2重量%）与HCl（5重量%）的溶液，利用ICP放射光谱分析装置（SII NanoTechnology股份有限公司制造的SFC－3100）定量该溶液中的金属浓度，计算出每单位面积的金属量（μg/dm2）。
（利用XPS的测定）
以下示出制作覆盖层的深度分布图时XPS的实行条件：
·装置：XPS测定装置（ULVAC－PHI公司，型号5600MC）；
·极限真空度：3.8×10－7 Pa；
·X射线：单色AlKα或非单色MgKα，X射线输出为300 W，检测面积为800 μm                                                
Figure DEST_PATH_IMAGE001
，试料与检测器所成的角度为45°；
·离子束：离子种类为Ar＋，加速电压为3 kV，扫描面积为3 mm×3 mm，溅镀速率为2.0 nm/min（SiO2换算）。
（CCL化）
在压力为7 kgf/cm2、160℃、40分钟的条件下，将附有粘接剂的聚酰亚胺膜（NIKKAN工业制造的CISV1215）粘接于铜箔基体材料的Ni层及Cr层的形成侧表面。
（用蚀刻形成的电路形状）
通过感光性抗蚀剂涂敷及曝光工序，在铜箔的形成有表面处理层的面印刷10条21 μm宽的电路（开口宽度为9 μm），并在以下条件下实施去除不需要铜箔的部分的蚀刻处理。
（蚀刻条件）
在下述条件下使用喷雾蚀刻装置进行蚀刻：
·液体组成
氯化铜（2.0 mol/L）＋盐酸（1.5 mol/L）
·喷雾压：0.2 MPa
·液温：50℃
（形成30 μm间距电路）
·抗蚀剂L/S＝21 μm/9 μm
·完成电路底部（bottom）宽度：15 μm
·蚀刻终点的确认：改变时间进行数种程度的蚀刻，利用光学显微镜确认铜不再残留于电路间并将其设为蚀刻时间。
在蚀刻后，浸渍于45℃的NaOH水溶液（100 g/L）中1分钟而剥离抗蚀剂。
（蚀刻因子的测定条件）
在逐渐扩展地蚀刻（产生压陷）的情况下，将假设电路经垂直蚀刻时来自铜层的垂直线与树脂基板的交点的压陷长度的距离设为a时，蚀刻因子表示该a与铜层的厚度b之比b/a，该数值越大，则意味着倾斜角越大，无蚀刻残渣残留，压陷越小。图1示出电路图案的一部分的表面照片、该部分中的电路图案的宽度方向的横剖面的示意图、及使用该示意图的蚀刻因子计算方法概要。该a是从电路上方通过SEM观察而测定，并算出蚀刻因子（EF＝b/a）。使用该蚀刻因子能简单判定蚀刻性的优劣。进而，倾斜角θ是使用以上述步骤测定的a及铜层的厚度b来计算反正切而算出。这些的测定范围在电路长度600 μm内，12个点蚀刻因子、采用其标准偏差及倾斜角θ的平均值作为结果。
此处，图2及图3示出从上部拍摄蚀刻后未利用碱剥离抗蚀剂的电路的照片。其中，图2示出正常部（抗蚀剂与铜基体材料未剥离的部分），图3示出异常部（抗蚀剂与铜基体材料一部分剥离的部分）。若抗蚀剂与基体材料充分密接，则如图2般可确认有金属光泽盖过抗蚀剂，并且可确认电路为直线。另一方面，若抗蚀剂与基体材料在蚀刻中剥离，则如图3的以虚线包围的部分般无法确认金属光泽盖过抗蚀剂，进而与正常部相比，该部分的电路的直线性较差。因此，在本实施例的耐抗蚀剂剥离性评价中，在抗蚀剂图案（L/S＝21 μm/9 μm，10条）中如图3的抗蚀剂剥离若最多到15处则设为“○”，若至16～25处则设为“△”，若为26处以上则设为“×”。
（例2：实施例16、17、26、33（合金靶））
以例1的步骤在8 μm厚的压延铜箔（日矿金属制造的C1100）溅镀PdNi（Pd为20质量%）、AuNi（Au为20质量%）、PtNi（Pt为20质量%）而形成各合金层。在该面印刷抗蚀剂图案，并评价蚀刻性。
（例3：实施例8、23、30）
在8 μm厚的压延铜箔（日矿金属制造的C1100）上利用溅镀形成NiV合金层后，利用溅镀形成Au、Pd、Pt的任一层。在该面印刷抗蚀剂图案，并评价蚀刻性。
（例4：比较例1（坏料））
以例1的步骤层叠厚度为8 μm厚的压延铜箔（日矿金属制造的C1100）与聚酰亚胺膜，并评价蚀刻性。
（例5：参考例2、7、8、比较例3～6）
以例1的步骤在厚度为8 μm厚的压延铜箔（日矿金属制造的C1100）上利用溅镀形成Pd、Au、Pt、NiV、CoCr、NiSn、NiZn层。在该面印刷抗蚀剂图案，并评价蚀刻性。
将例1～5的各试验条件及测定结果示于表1及2。
此外，在图4示出实施例12的溅镀后利用XPS进行的深度分布图。
表1
Figure 759136DEST_PATH_IMAGE002
表2
Figure DEST_PATH_IMAGE003
＜评价＞
在实施例1、6、18、20、27中，在蚀刻中产生抗蚀剂剥离，但在能形成电路的部分测定蚀刻因子时，成为大于坏料（比较例1）的值。
在实施例2～4、7、9～14、19、21、22、24、28、29、31中，以贵金属与Cu以外的层覆盖贵金属层，从而即便为极微量的贵金属附着量也不在蚀刻中产生抗蚀剂剥离，并能形成裙裾较小的电路。
实施例5、15、25、32中覆盖贵金属的层的主成分Ni的附着量超过300 μg/dm2，但分别与贵金属附着量为相同程度的实施例4、12、24、31相比，则可知：由于电路的裙裾为相同程度，所以即便Ni的附着量超过300 μg/dm2，效果也处于饱和，就成本面而言覆盖贵金属的层的主成分Ni的附着量为300 μg/dm2以下即可。
在贵金属层为最表层的实施例8、23、30中，分别与附着量为相同程度的实施例7、22、29相比时，蚀刻因子变小。由此可知优选为利用不同的金属的层覆盖极微量的贵金属层而成的结构。
在使用合金靶的实施例16、17、26、33中，与坏料（比较例1）相比，蚀刻因子也变大。
比较例3～6与坏料相比蚀刻因子较高，但与存在有与贵金属层的组合时相比，蚀刻因子变小。
分别比较参考例2、7、8与贵金属量为相同程度的实施例19、24、31，则可知：由于蚀刻因子为相同程度，所以Au的附着量为200 μg/dm2以下，Pt的附着量为200 μg/dm2以下，Pd的附着量为120 μg/dm2以下即可。

Claims (10)

1. 一种印刷布线板用铜箔，其中，
具备铜箔基体材料及覆盖层，该覆盖层覆盖该铜箔基体材料表面的至少一部分，且包含选自由Au、Pt及Pd组成的群中的1种以上；
上述覆盖层中的Au的附着量为200 μg/dm2以下，Pt的附着量为200 μg/dm2以下，Pd的附着量为120 μg/dm2以下。
2. 如权利要求1所述的印刷布线板用铜箔，其中，上述覆盖层中的Au的附着量为30～200 μg/dm2以下，Pt的附着量为30～200 μg/dm2以下，Pd的附着量为25～120 μg/dm2以下。
3. 如权利要求1或2所述的印刷布线板用铜箔，其中，上述覆盖层进一步包含选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上。
4. 如权利要求3所述的印刷布线板用铜箔，其中，
上述选自由Ni、V、Co、Cr、Sn及Zn组成的群中的金属为Ni及Co；
上述覆盖层中的Ni的附着量为300 μg/dm2以下，Co的附着量为300 μg/dm2以下。
5. 如权利要求1至4中任一项所述的印刷布线板用铜箔，其中，将利用XPS进行自表面起的深度方向分析所得的深度方向x的选自由Au、Pt及Pd组成的群中的1种以上的原子浓度设为f（x），将选自由Ni、V、Co、Cr、Sn及Zn组成的群中的1种以上的金属的原子浓度设为g（x），将区间[0，5]中取得f（x）及g（x）中的第一极大值的深度设为X时，满足g（X）≥f（X），x的单位为nm，原子浓度的单位为%。
6. 一种电子电路的形成方法，其中包含以下工序：
准备由权利要求1至5中任一项所述的铜箔构成的压延铜箔或电解铜箔；将上述铜箔的覆盖层作为蚀刻面，制作该铜箔与树脂基板的层叠体；以及使用氯化铁水溶液或氯化铜水溶液蚀刻上述层叠体，并去除不需要铜的部分而形成铜的电路。
7. 一种层叠体，是权利要求1至5中任一项所述的铜箔与树脂基板的层叠体。
8. 一种层叠体，是铜层与树脂基板的层叠体，具备覆盖上述铜层的表面的至少一部分的权利要求1至5中任一项所述的覆盖层。
9. 如权利要求7或8所述的层叠体，其中，上述树脂基板为聚酰亚胺基板。
10. 一种印刷布线板，是以权利要求7至9中任一项所述的层叠体作为材料。
CN201280004254.XA 2011-08-24 2012-04-06 铜箔、层叠体、印刷布线板及电子电路的形成方法 Expired - Fee Related CN103262665B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-182466 2011-08-24
JP2011182466A JP5558437B2 (ja) 2011-08-24 2011-08-24 プリント配線板用銅箔及びそれを用いた積層板
PCT/JP2012/059550 WO2013027444A1 (ja) 2011-08-24 2012-04-06 プリント配線板用銅箔及びそれを用いた積層体

Publications (2)

Publication Number Publication Date
CN103262665A true CN103262665A (zh) 2013-08-21
CN103262665B CN103262665B (zh) 2016-03-09

Family

ID=47746200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280004254.XA Expired - Fee Related CN103262665B (zh) 2011-08-24 2012-04-06 铜箔、层叠体、印刷布线板及电子电路的形成方法

Country Status (5)

Country Link
JP (1) JP5558437B2 (zh)
KR (1) KR101507290B1 (zh)
CN (1) CN103262665B (zh)
TW (1) TWI455659B (zh)
WO (1) WO2013027444A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297011B2 (ja) * 2014-08-28 2018-03-20 株式会社有沢製作所 ３層フレキシブル金属張積層板及び両面３層フレキシブル金属張積層板
JP7312730B2 (ja) 2020-07-17 2023-07-21 エスペック株式会社 環境形成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111567A (zh) * 1993-12-28 1995-11-15 日本电解株式会社 敷铜箔层压板，多层印刷电路板及其处理方法
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
WO2010087268A1 (ja) * 2009-01-29 2010-08-05 日鉱金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101398A (ja) * 2003-09-26 2005-04-14 Mitsui Mining & Smelting Co Ltd 銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板
JP2006261270A (ja) * 2005-03-16 2006-09-28 Nippon Steel Chem Co Ltd フレキシブルプリント配線板用積層体およびその製造方法
JP5676443B2 (ja) * 2009-06-18 2015-02-25 Jx日鉱日石金属株式会社 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111567A (zh) * 1993-12-28 1995-11-15 日本电解株式会社 敷铜箔层压板，多层印刷电路板及其处理方法
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
WO2010087268A1 (ja) * 2009-01-29 2010-08-05 日鉱金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法

Also Published As

Publication number Publication date
JP2013045881A (ja) 2013-03-04
KR101507290B1 (ko) 2015-03-30
JP5558437B2 (ja) 2014-07-23
CN103262665B (zh) 2016-03-09
TW201311068A (zh) 2013-03-01
WO2013027444A1 (ja) 2013-02-28
TWI455659B (zh) 2014-10-01
KR20140040275A (ko) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5937652B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
CN103430635B (zh) 印刷布线板用铜箔及使用它的层叠体
CN111971420A (zh) 表面处理铜箔、覆铜积层板及印刷配线板
JP5997080B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6134569B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、銅張積層板の製造方法及びプリント配線板の製造方法
CN103262665B (zh) 铜箔、层叠体、印刷布线板及电子电路的形成方法
JP5903446B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板の製造方法、プリント回路板の製造方法、銅張積層板の製造方法及び電子機器の製造方法
JP5814168B2 (ja) キャリア付銅箔
TWI397359B (zh) A copper foil for printed wiring board excellent in etching and a laminate for use thereof
TWI423742B (zh) Printed wiring board with copper foil and the use of its layered body
JP5524671B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP5506497B2 (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
JP2011210993A (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP2010238928A (ja) プリント配線板用銅箔
JP5746876B2 (ja) 電子回路の形成方法
JP2014201061A (ja) キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
TWI423743B (zh) A copper foil for a printed wiring board excellent in heat resistance and etching, and a laminate using the copper foil
JP2013080735A (ja) 生産性に優れたプリント配線板用銅箔及びそれを用いた積層板
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
JP2010109008A (ja) プリント配線板用銅箔

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: JX NIPPON MINING & METALS CORPORATION

Address before: Tokyo, Japan, Japan

Patentee before: JX Nippon Mining & Metals Co., Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160309

Termination date: 20200406

CF01 Termination of patent right due to non-payment of annual fee