WO2013027444A1 - プリント配線板用銅箔及びそれを用いた積層体 - Google Patents

プリント配線板用銅箔及びそれを用いた積層体 Download PDF

Info

Publication number
WO2013027444A1
WO2013027444A1 PCT/JP2012/059550 JP2012059550W WO2013027444A1 WO 2013027444 A1 WO2013027444 A1 WO 2013027444A1 JP 2012059550 W JP2012059550 W JP 2012059550W WO 2013027444 A1 WO2013027444 A1 WO 2013027444A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper foil
coating layer
copper
printed wiring
less
Prior art date
Application number
PCT/JP2012/059550
Other languages
English (en)
French (fr)
Inventor
秀樹 古澤
田中　幸一郎
Original Assignee
Jx日鉱日石金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx日鉱日石金属株式会社 filed Critical Jx日鉱日石金属株式会社
Priority to CN201280004254.XA priority Critical patent/CN103262665B/zh
Priority to KR1020147004509A priority patent/KR101507290B1/ko
Publication of WO2013027444A1 publication Critical patent/WO2013027444A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/07—Alloys based on nickel or cobalt based on cobalt
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/04—Alloys based on a platinum group metal
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/12—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of lead or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Definitions

  • the present invention relates to a copper foil for a printed wiring board and a laminate using the same, and more particularly to a copper foil for a flexible printed wiring board and a laminate using the same.
  • a printed wiring board is made by bonding an insulating substrate to a copper foil, or depositing a Ni alloy or the like on the insulating substrate and then forming a copper layer by electroplating to form a copper-clad laminate, and then etching the copper foil or copper layer surface.
  • it is manufactured through a process of forming a conductor pattern. Therefore, good etching properties are required for the copper foil or copper layer for printed wiring boards.
  • Patent Document 1 includes a silver-based coating layer made of silver or a silver-palladium alloy on a bonding surface with an insulating base material that is a constituent material of a copper-clad laminate.
  • An invention relating to a copper foil with a silver-based coating layer is disclosed.
  • the etching property of the copper foil is simply good. That is, the etching property required in recent years means that the metal derived from the surface treatment does not remain in the insulating part between the circuits and that the circuit is less skirted. If metal remains in the insulating part between the circuits, a short circuit occurs between the circuits.
  • the circuit is etched from the upper surface to the lower side (insulating substrate side), and the cross section of the circuit becomes a trapezoid.
  • the space between circuits can be narrowed, and a high-density wiring board can be obtained. If the skirting is large, the circuit is short-circuited if the space between the circuits is narrowed, so that a high-density mounting substrate cannot be manufactured.
  • Patent Document 1 forms a coating layer made of a noble metal on the roughened surface of the copper foil, so it does not suppress side etch, and a circuit with a small tail is provided. It may be difficult to produce well.
  • an object of the present invention is to provide a copper foil for a printed wiring board and a laminated board using the copper foil, which can be used to produce a circuit having a cross-sectional shape with a small tailing suitable for fine pitch.
  • the present invention completed based on the above knowledge is selected from the group consisting of a copper foil base material and at least a part of the surface of the copper foil base material and made of Au, Pt, and Pd. And a coating layer containing at least seeds, wherein the coating amount of Au is 200 ⁇ g / dm 2 or less, the coating amount of Pt is 200 ⁇ g / dm 2 or less, and the coating amount of Pd is 120 ⁇ g / dm 2 or less. It is copper foil for boards.
  • the adhesion amount of Au in the coating layer is 30 ⁇ 200 ⁇ g / dm 2 or less
  • the adhesion amount of Pt is 30 ⁇ 200 ⁇ g / dm 2 or less
  • deposition of Pd The amount is 25 to 120 ⁇ g / dm 2 or less.
  • the coating layer further includes one or more selected from the group consisting of Ni, V, Co, Cr, Sn, and Zn.
  • the metal selected from the group consisting of Ni, V, Co, Cr, Sn, and Zn is Ni and Co, and in the coating layer
  • the adhesion amount of Ni is 300 ⁇ g / dm 2 or less
  • the adhesion amount of Co is 300 ⁇ g / dm 2 or less.
  • the atomic concentration (%) of one or more kinds selected from f is (x)
  • the atomic concentration of one or more metals selected from the group consisting of Ni, V, Co, Cr, Sn, and Zn is g (x).
  • the depth that takes the first maximum value of f (x) and g (x) in the interval [0, 5] is X, g (X) ⁇ f (X) is satisfied.
  • the present invention provides a step of preparing a rolled copper foil or an electrolytic copper foil composed of the copper foil of the present invention, and the copper foil and the resin substrate using the coating layer of the copper foil as an etching surface.
  • An electronic circuit including a step of manufacturing a laminated body, and a step of etching the laminated body using a ferric chloride aqueous solution or a cupric chloride aqueous solution to remove unnecessary portions of copper to form a copper circuit. It is the formation method.
  • the present invention is a laminate of the copper foil of the present invention and a resin substrate.
  • the present invention is a laminate including a copper layer and a resin substrate, the laminate including the coating layer of the present invention that covers at least part of the surface of the copper layer.
  • the resin substrate is a polyimide substrate.
  • the present invention is a printed wiring board made from the laminate of the present invention.
  • the present invention it is possible to provide a copper foil for a printed wiring board and a laminate using the copper foil for a printed wiring board capable of producing a circuit having a cross-sectional shape with a small skirt suitable for fine pitch.
  • the electrolytic copper foil is produced by electrolytic deposition of copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is produced by repeating plastic working and heat treatment with a rolling roll.
  • Rolled copper foil is often used for applications that require flexibility.
  • high-purity copper such as tough pitch copper and oxygen-free copper, which are usually used as conductor patterns for printed wiring boards, for example, Sn-containing copper, Ag-containing copper, Cr, Zr or Mg are added as the copper foil base material.
  • a copper alloy such as a copper alloy, a Corson copper alloy to which Ni, Si and the like are added.
  • a copper alloy foil is also included.
  • the thickness of the copper foil base material that can be used in the present invention is not particularly limited, and may be appropriately adjusted to a thickness suitable for a printed wiring board.
  • the thickness can be about 5 to 100 ⁇ m.
  • it is 30 ⁇ m or less, preferably 20 ⁇ m or less, and typically about 5 to 20 ⁇ m.
  • the copper foil base material used in the present invention is not particularly limited, but for example, a material not subjected to roughening treatment may be used.
  • the surface is generally roughened by special plating with irregularities on the order of ⁇ m, and the physical anchor effect provides adhesion to the resin.
  • a smooth foil is considered to have good characteristics, and a roughened foil may work in a disadvantageous direction.
  • the roughening process process is abbreviate
  • the coating layer is formed in at least one part of the surface on the opposite side (circuit formation plan side) of the copper foil base material with the insulating substrate.
  • the coating layer contains one or more selected from the group consisting of Au, Pt and Pd.
  • the metal other than Pt, Pd, and Au include one or more selected from the group consisting of Ni, V, Co, Cr, Sn, and Zn.
  • the thickness of the coating layer is 0.2 to 3 nm, preferably 0.4 to 3 nm. If the thickness of the coating layer is less than 0.2 nm, the side etch effect is not sufficient, and the resist peeling resistance is deteriorated. Even if the thickness of the coating layer is more than 3 nm, the initial etching property is hardly improved further, so that the thickness is preferably controlled to 3 nm or less from the viewpoint of cost.
  • the coating layer can be identified by the presence of each detected peak by performing argon sputtering from the surface layer with a surface analyzer such as XPS or AES and performing chemical analysis in the depth direction.
  • a surface analyzer such as XPS or AES
  • the adhesion amount of Au is 200 ⁇ g / dm 2 or less, preferably 30 to 200 ⁇ g / dm 2 , more preferably 80 to 200 ⁇ g / dm 2 .
  • the adhesion amount of Pt is 200 ⁇ g / dm 2 or less, preferably 30 to 200 ⁇ g / dm 2 , more preferably 80 to 200 ⁇ g / dm 2 .
  • the adhesion amount of Pd is 120 ⁇ g / dm 2 or less, preferably 25 to 120 ⁇ g / dm 2 , more preferably 60 to 120 ⁇ g / dm 2 .
  • the adhesion amount of Au is controlled to 200 ⁇ g / dm 2 or less
  • the adhesion amount of Pt is controlled to 200 ⁇ g / dm 2 or less
  • the adhesion amount of Pd is controlled to 120 ⁇ g / dm 2 or less.
  • the adhesion amount of Ni is 300 ⁇ g / dm 2 or less, 80 to 300 ⁇ g / dm 2 is preferable. Further, the adhesion amount of Co is 300 ⁇ g / dm 2 or less, preferably 80 to 300 ⁇ g / dm 2 . Even if the coating amounts of Ni and Co on the coating layer are each over 300 ⁇ g / dm 2 , the initial etching property is difficult to further improve. Therefore, from the viewpoint of cost, the deposition amount of Ni and Co is 300 ⁇ g / dm 2 or less. It is preferable to control each of them.
  • the coating layer was selected from the group consisting of Au, Pt and Pd in the depth direction (x: unit nm) obtained from the depth direction analysis from the surface by XPS.
  • the atomic concentration (%) is f (x)
  • the atomic concentration of one or more metals selected from the group consisting of Ni, V, Co, Cr, Sn and Zn is g (x)
  • the interval [0, 5] where X is the depth that takes the first maximum value of f (x) and g (x), it is preferable that g (X) ⁇ f (X) is satisfied.
  • the precious metal is not in the form of a layer on the copper foil base material but in the form of islands, or the side etch suppression effect is not sufficient.
  • the precious metal behaves as if it is a “noble metal alloy layer”, and the side etch suppression effect is improved.
  • the “first maximum value” indicates a maximum value that initially exists when observed from the surface of the coating layer in the depth direction.
  • a base layer may be provided between the copper foil base material and the coating layer from the viewpoint of heat discoloration resistance as long as the initial etching property is not adversely affected.
  • the underlayer nickel, nickel alloy, cobalt, silver, and manganese are preferable.
  • the method for providing the underlayer may be either a dry method or a wet method.
  • a rust prevention treatment layer composed of a chromium layer or a chromate layer and / or a silane treatment layer can be further formed on the outermost layer on the coating layer.
  • the copper foil for printed wiring boards according to the present invention can be formed by a sputtering method. That is, at least a part of the surface of the copper foil base material is coated with the coating layer by a sputtering method. Specifically, a layer made of one or more selected from the group consisting of Au, Pt, and Pd having a lower etching rate than copper is formed on the etching surface side of the copper foil by sputtering.
  • the coating layer is not limited to the sputtering method, and may be formed by, for example, a wet plating method such as electroplating or electroless plating.
  • the coating layer may be formed by adding one or more selected from the group consisting of Ni, V, Co, Cr, Sn, and Zn.
  • the copper foil for printed wiring boards which concerns on this invention removes an oxide film etc. by a well-known means as a pretreatment before performing a sputtering process.
  • a printed wiring board (PWB) can be manufactured according to a conventional method using the copper foil according to the present invention. Below, the example of the manufacturing method of a printed wiring board is shown.
  • a laminated body is manufactured by bonding a copper foil and an insulating substrate.
  • the insulating substrate on which the copper foil is laminated is not particularly limited as long as it has characteristics applicable to a printed wiring board.
  • paper base phenolic resin, paper base epoxy resin, synthetic fiber for rigid PWB Use cloth base epoxy resin, glass cloth / paper composite base epoxy resin, glass cloth / glass non-woven composite base epoxy resin, glass cloth base epoxy resin, etc., use polyester film, polyimide film, etc. for FPC I can do things.
  • a prepreg in which a base material such as glass cloth is impregnated with a resin and the resin is cured to a semi-cured state is prepared. It can be carried out by superposing a copper foil on the prepreg from the opposite surface of the coating layer and heating and pressing.
  • a polyimide film or a polyester film and a copper foil can be bonded using an epoxy or acrylic adhesive (three-layer structure).
  • a polyimide varnish (polyamic acid varnish), which is a polyimide precursor, is applied to a copper foil and heated to form an imidization or on a polyimide film.
  • a laminating method in which a thermoplastic polyimide is applied to the substrate, a copper foil is overlaid thereon, and heated and pressed.
  • an anchor coating material such as thermoplastic polyimide in advance before applying the polyimide varnish.
  • the laminate according to the present invention can be used for various printed wiring boards (PWB) and is not particularly limited.
  • PWB printed wiring boards
  • the laminate according to the present invention is not limited to the above-described copper-clad laminate obtained by attaching a copper foil to a resin, and is a metalizing material in which a copper layer is formed on the resin by sputtering or plating. Also good.
  • a resist is applied to the surface of the coating layer formed on the copper foil of the laminate produced as described above, the pattern is exposed with a mask, and developed to form a resist pattern. Subsequently, the coating layer exposed at the opening of the resist pattern is removed using a reagent.
  • a reagent one containing hydrochloric acid, sulfuric acid or nitric acid as a main component is preferably used for reasons such as availability. Since the noble metal layer is very thin, it diffuses moderately with the copper of the copper foil base material due to the thermal history at the time of manufacture, and the copper atoms that have reached the vicinity of the outermost layer by this diffusion are heated in the atmosphere or in the resist drying process. Is oxidized to produce copper oxide.
  • the laminate is immersed in an etching solution.
  • the coating layer containing any one or more of platinum, palladium, and gold that suppresses etching is located near the resist portion on the copper foil, and the etching of the copper foil on the resist side is performed by this coating layer.
  • Etching of the copper circuit pattern proceeds substantially vertically by etching of the copper in a portion away from the coating layer at a speed faster than the speed at which the vicinity is etched.
  • the etching rate of the coating layer is sufficiently smaller than that of copper, so that the etching factor is improved.
  • a cupric chloride aqueous solution, a ferric chloride aqueous solution, or the like can be used as the etching solution.
  • a heat-resistant layer may be formed in advance on the surface of the copper foil base before forming the coating layer.
  • the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side is not usually formed with two long side surfaces perpendicular to the insulating substrate. From the surface of the foil downward, that is, toward the resin layer, it is formed so as to spread toward the end (generation of sagging).
  • the two long side surfaces each have an inclination angle ⁇ with respect to the surface of the insulating substrate. It is important to reduce the circuit pitch as much as possible for miniaturization (fine pitch) of the circuit pattern that is currently required. However, if this inclination angle ⁇ is small, the sagging increases accordingly, The pitch becomes wider.
  • the inclination angle ⁇ is usually not completely constant in each circuit and circuit. If the variation in the inclination angle ⁇ is large, the circuit quality may be adversely affected. Therefore, in the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side, the two long side surfaces each have an inclination angle ⁇ of 65 to 90 ° with respect to the insulating substrate surface, In addition, it is desirable that the standard deviation of tan ⁇ in the same circuit is 1.0 or less.
  • the etching factor is preferably 1.5 or more, and more preferably 2.5 or more when the circuit pitch is 50 ⁇ m or less.
  • the copper foil surface was pretreated.
  • a Calfman type ion beam source 6.0 cm ⁇ 40 cm Linear Ion Source (manufactured by ION TECH INC) was used.
  • the power source of the ion beam source was the company's MPS-5001, and the maximum output of the ion beam was about 3 W / cm 2 .
  • the pre-treatment conditions with the ion beam performed prior to the surface treatment are as follows: Output: 1.2 W / cm 2 Ar pressure: 0.2 Pa Copper foil conveyance speed: 10 m / min Met.
  • a thin oxide film adhering to the copper foil surface is removed by this pretreatment, and a coating layer is formed by sputtering a target of Au, Pt, Pd, Ni, V, Co, Cr, Sn, Zn or an alloy thereof. Formed.
  • the simple substance of the various metals used for sputtering used the thing of purity 3N.
  • NiZn (Zn is 20% by mass) were used as specific alloy targets.
  • one of Au, Pt, and Pd was formed, and a layer composed of at least one of Ni, V, Co, Cr, Sn, and Zn was used. The amount of adhesion was adjusted by changing the output.
  • the adhesion amount of Au, Pt, and Pd on the coating layer was measured by atomic absorption spectrometry by dissolving about half of the copper layer with aqua regia, diluting the solution.
  • a film on the surface of a copper layer of 50 mm ⁇ 50 mm is dissolved in a solution in which HNO 3 (2 wt%) and HCl (5 wt%) are mixed, and the metal concentration in the solution is measured by an ICP emission spectroscopic analyzer (SII
  • the amount of metal ( ⁇ g / dm 2 ) per unit area was calculated by quantification using Nanotechnology Co., Ltd. (SFC-3100).
  • XPS measuring device UUV-PHI, Model 5600MC
  • Achieving vacuum 3.8 ⁇ 10 ⁇ 7
  • X-ray Monochromatic AlK ⁇ or non-monochromatic MgK ⁇
  • X-ray output 300 W
  • angle between sample and detector 45 °
  • Ion beam ion species Ar + , acceleration voltage 3 kV, sweep area 3 mm ⁇ 3 mm, sputtering rate 2.0 nm / min (SiO 2 conversion)
  • CTL A polyimide film with an adhesive (Nikkan Kogyo, CISV1215) was bonded to the Ni layer and Cr layer forming side surfaces of the copper foil base material under the conditions of pressure 7 kgf / cm 2 , 160 ° C., 40 minutes.
  • Circuit shape by etching Etching treatment to remove unnecessary portions of the copper foil by printing ten 21 ⁇ m wide circuits (opening width 9 ⁇ m) by applying a photosensitive resist on the surface on which the surface treatment layer of the copper foil is formed and the exposure process is performed under the following conditions: It carried out in.
  • Etching was performed using a spray etching apparatus under the following conditions.
  • Liquid composition Cupric chloride (2.0 mol / L) + hydrochloric acid (1.5 mol / L) ⁇
  • Spray pressure 0.2MPa ⁇
  • Liquid temperature 50 °C (30 ⁇ m pitch circuit formation)
  • Resist L / S 21 ⁇ m / 9 ⁇ m -Finished circuit bottom (bottom) width: 15 ⁇ m -Confirmation of etching end point: Etching was carried out at several levels by changing the time, and it was confirmed by an optical microscope that no copper remained between the circuits. After the etching, the resist was peeled off by being immersed in an aqueous NaOH solution (100 g / L) at 45 ° C. for 1 minute.
  • the etching factor is the distance of the length of the sag from the intersection of the vertical line from the copper layer and the resin substrate, assuming that the circuit is etched vertically when sag is widened (when sag occurs).
  • the ratio of a to the thickness b of the copper layer is shown as b / a. As this value is larger, the inclination angle becomes larger, the etching residue does not remain, and the sagging is reduced. Means that. FIG.
  • FIG. 1 shows a surface photograph of a part of a circuit pattern, a schematic diagram of a cross section in the width direction of the circuit pattern at the part, and an outline of a method for calculating an etching factor using the schematic diagram.
  • the inclination angle ⁇ was calculated by calculating the arc tangent using a and the copper layer thickness b measured in the above procedure.
  • FIGS. 2 and 3 show photographs from the upper part of the circuit where the resist is not stripped with alkali after etching. Among these, FIG. 2 shows a healthy part (a part where the resist and the copper base material are not peeled), and FIG. 3 shows an abnormal part (a part where the resist and the copper base material are partly peeled). If the resist is in close contact with the base material, the metallic luster can be confirmed over the resist as shown in FIG. 2, and the circuit can be confirmed to be a straight line.
  • Example 2 Examples 16, 17, 26, and 33 (alloy target)
  • PdNi Pd is 20% by mass
  • AuNi Au is 20% by mass
  • PtNi Pt is 20% by mass
  • a layer was formed.
  • a resist pattern was printed on this surface, and the etching property was evaluated.
  • Example 3 Examples 8, 23 and 30
  • a NiV alloy layer was formed by sputtering on a rolled copper foil (Nikko Metal C1100) having a thickness of 8 ⁇ m
  • any one of Au, Pd, and Pt was formed by sputtering.
  • a resist pattern was printed on this surface, and the etching property was evaluated.
  • Example 4 Comparative Example 1 (blank material)
  • a rolled copper foil (Nikko Metal C1100) having a thickness of 8 ⁇ m and a polyimide film were laminated according to the procedure of Example 1, and the etching property was evaluated.
  • Example 5 Reference Examples 2, 7, and 8, Comparative Examples 3 to 6)
  • a Pd, Au, Pt, NiV, CoCr, NiSn, NiZn layer was formed on a rolled copper foil (Nikko Metal C1100) having a thickness of 8 ⁇ m by sputtering according to the procedure of Example 1.
  • a resist pattern was printed on this surface, and the etching property was evaluated.
  • the test conditions and measurement results of Examples 1 to 5 are shown in Tables 1 and 2.
  • FIG. 4 shows a depth profile by XPS after sputtering in Example 12.
  • the circuit tailings are similar to each other, the effect is saturated even when the amount of deposited Ni exceeds 300 ⁇ g / dm 2, and the main component Ni of the layer covering the noble metal is deposited from the cost viewpoint. It can be seen that the amount may be 300 ⁇ g / dm 2 or less.
  • the etching factor was small when compared with Examples 7, 22, and 29, which had the same amount of adhesion. Thereby, it is understood that a configuration in which a very small amount of noble metal layer is covered with a different metal layer is preferable. In Examples 16, 17, 26, and 33 using the alloy target, the etching factor was larger than that of the blank material (Comparative Example 1).

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

　ファインピッチ化に適した、裾引きが小さい断面形状の回路を製造可能なプリント配線板用銅箔及びそれを用いた積層板を提供する。銅箔基材と、該銅箔基材表面の少なくとも一部を被覆し、且つ、Ａｕ、Ｐｔ及びＰｄからなる群から選択された１種以上を含む被覆層とを備え、前記被覆層におけるＡｕの付着量が２００μｇ／ｄｍ2以下、Ｐｔの付着量が２００μｇ／ｄｍ2以下、Ｐｄの付着量が１２０μｇ／ｄｍ2以下であるプリント配線板用銅箔。

Description

プリント配線板用銅箔及びそれを用いた積層体
　本発明は、プリント配線板用銅箔及びそれを用いた積層体に関し、特にフレキシブルプリント配線板用の銅箔及びそれを用いた積層体に関する。
　プリント配線板はここ半世紀に亘って大きな進展を遂げ、今日ではほぼすべての電子機器に使用されるまでに至っている。近年の電子機器の小型化、高性能化ニーズの増大に伴い搭載部品の高密度実装化や信号の高周波化が進展し、プリント配線板に対して導体パターンの微細化（ファインピッチ化）や高周波対応等が求められている。
　プリント配線板は銅箔に絶縁基板を接着、もしくは絶縁基板上にＮｉ合金等を蒸着させた後に電気めっきで銅層を形成させて銅張積層板とした後に、エッチングにより銅箔または銅層面に導体パターンを形成するという工程を経て製造されるのが一般的である。そのため、プリント配線板用の銅箔または銅層には良好なエッチング性が要求される。
　エッチング性を向上させる技術として、例えば、特許文献１には、銅張積層板の構成材である絶縁基材との張り合わせ面に、銀又は銀－パラジウム合金で構成された銀系被覆層を備えた銀系被覆層付銅箔に係る発明が開示されている。
特開２００５－１０１３９８号公報
　しかしながら、高密度実装基板に対して近年要求されるレベルの精密な回路を形成するためには、銅箔のエッチング性が単純に良好であるというだけでは足りない。すなわち、近年求められるエッチング性とは、回路間の絶縁部に表面処理由来の金属が残存しないこと、回路の裾引きが小さいことをいう。回路間の絶縁部に金属が残存していれば、回路間で短絡が起こってしまう。また、回路形成のエッチングでは、回路上面から下（絶縁基板側）に向かって、末広がりにエッチングされ、回路の断面は台形になる。この台形の上底と下底との差（以下「裾引き」と呼ぶ）が小さければ、回路間のスペースを狭くでき、高密度配線基板が得られる。裾引きが大きければ、回路間のスペースを狭くすると回路が短絡するので、高密度実装基板を製造することができない。
　これに対し、特許文献１に開示された発明は、貴金属で構成された被覆層を銅箔の粗化面に形成しているため、サイドエッチを抑制するものではなく、裾引きの小さい回路を良好に作製することが難しい可能性がある。
　そこで、本発明は、ファインピッチ化に適した、裾引きが小さい断面形状の回路を製造可能なプリント配線板用銅箔及びそれを用いた積層板を提供することを課題とする。
　本発明者らは鋭意検討の結果、微量の貴金属を銅箔のエッチング面に層として付着させた場合に、形成された回路の裾引きが小さくなり、これにより高密度実装基板の形成が可能となることを見出した。このような構成は、特許文献１に記載された貴金属で構成された被覆層を銅箔の粗化面に形成する構成とは全く異なる思想に基づくものであり、その効果も大きく異なるものである。
　以上の知見を基礎として完成した本発明は一側面において、銅箔基材と、該銅箔基材表面の少なくとも一部を被覆し、且つ、Ａｕ、Ｐｔ及びＰｄからなる群から選択された１種以上を含む被覆層とを備え、前記被覆層におけるＡｕの付着量が２００μｇ／ｄｍ2以下、Ｐｔの付着量が２００μｇ／ｄｍ2以下、Ｐｄの付着量が１２０μｇ／ｄｍ2以下であるプリント配線板用銅箔である。
　本発明に係るプリント配線板用銅箔の一実施形態においては、前記被覆層におけるＡｕの付着量が３０～２００μｇ／ｄｍ2以下、Ｐｔの付着量が３０～２００μｇ／ｄｍ2以下、Ｐｄの付着量が２５～１２０μｇ／ｄｍ2以下である。
　本発明に係るプリント配線板用銅箔の別の実施形態においては、前記被覆層が、さらにＮｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上を含む。
　本発明に係るプリント配線板用銅箔の更に別の実施形態においては、前記Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択される金属がＮｉ及びＣｏであり、前記被覆層におけるＮｉの付着量が３００μｇ／ｄｍ2以下、Ｃｏの付着量が３００μｇ／ｄｍ2以下である。
　本発明に係るプリント配線板用銅箔の更に別の実施形態においては、ＸＰＳによる表面からの深さ方向分析から得られた深さ方向（ｘ：単位ｎｍ）のＡｕ、Ｐｔ及びＰｄからなる群から選択された１種以上の原子濃度（％）をｆ（ｘ）、Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上の金属の原子濃度をｇ（ｘ）とし、区間［０、５］におけるｆ（ｘ）及びｇ（ｘ）のうちの第一の極大値をとる深さをＸとしたとき、ｇ（Ｘ）≧ｆ（Ｘ）を満たす。
　本発明は、別の一側面において、本発明の銅箔で構成された圧延銅箔又は電解銅箔を準備する工程と、前記銅箔の被覆層をエッチング面として該銅箔と樹脂基板との積層体を作製する工程と、前記積層体を塩化第二鉄水溶液又は塩化第二銅水溶液を用いてエッチングし、銅の不必要部分を除去して銅の回路を形成する工程とを含む電子回路の形成方法である。
　本発明は、更に別の一側面において、本発明の銅箔と樹脂基板との積層体である。
　本発明は、更に別の一側面において、銅層と樹脂基板との積層体であって、銅層の表面の少なくとも一部を被覆する本発明の被覆層を備えた積層体である。
　本発明に係る積層体の一実施形態においては、樹脂基板がポリイミド基板である。
　本発明は、更に別の一側面において、本発明の積層体を材料としたプリント配線板である。
　本発明によれば、ファインピッチ化に適した、裾引きが小さい断面形状の回路を製造可能なプリント配線板用銅箔及びそれを用いた積層体を提供することができる。
回路パターンの一部の表面写真、当該部分における回路パターンの幅方向の横断面の模式図、及び、該模式図を用いたエッチングファクター（ＥＦ）の計算方法の概略である。 回路パターンの健全部の拡大表面写真である。 回路パターンの異常部の拡大表面写真である。 実施例１２のスパッタ後のＸＰＳによるデプスプロファイルである。
（銅箔基材）
　本発明に用いることのできる銅箔基材の形態に特に制限はないが、典型的には圧延銅箔や電解銅箔の形態で用いることができる。一般的には、電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造され、圧延銅箔は圧延ロールによる塑性加工と熱処理を繰り返して製造される。屈曲性が要求される用途には圧延銅箔を適用することが多い。
　銅箔基材の材料としてはプリント配線板の導体パターンとして通常使用されるタフピッチ銅や無酸素銅といった高純度の銅の他、例えばＳｎ入り銅、Ａｇ入り銅、Ｃｒ、Ｚｒ又はＭｇ等を添加した銅合金、Ｎｉ及びＳｉ等を添加したコルソン系銅合金のような銅合金も使用可能である。なお、本明細書において用語「銅箔」を単独で用いたときには銅合金箔も含むものとする。
　本発明に用いることのできる銅箔基材の厚さについても特に制限はなく、プリント配線板用に適した厚さに適宜調節すればよい。例えば、５～１００μｍ程度とすることができる。但し、ファインパターン形成を目的とする場合には３０μｍ以下、好ましくは２０μｍ以下であり、典型的には５～２０μｍ程度である。
　本発明に使用する銅箔基材は、特に限定されないが、例えば、粗化処理をしないものを用いても良い。従来は特殊めっきで表面にμｍオーダーの凹凸を付けて表面粗化処理を施し、物理的なアンカー効果によって樹脂との接着性を持たせるケースが一般的であるが、一方でファインピッチや高周波電気特性は平滑な箔が良いとされ、粗化箔では不利な方向に働くことがある。また、粗化処理をしないものであると、粗化処理工程が省略されるので、経済性・生産性向上の効果がある。
（１）被覆層の構成
　銅箔基材の絶縁基板との接着面の反対側（回路形成予定面側）の表面の少なくとも一部には、被覆層が形成されている。被覆層は、Ａｕ、Ｐｔ及びＰｄからなる群から選択された１種以上を含んでいる。Ｐｔ、Ｐｄ、及び、Ａｕ以外の金属としては、Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上を挙げることができる。このような貴金属を銅箔のエッチング面に微量付着させると、形成された回路の裾引きが小さくなる。これにより、銅箔の厚みが薄くなくても裾引きが小さい回路を形成することが可能となるため、高密度実装基板の形成が可能となる。被覆層の厚さは０．２～３ｎｍ、好ましくは０．４～３ｎｍである。被覆層の厚さが０．２ｎｍ未満ではサイドエッチ効果が十分でなく、また、レジスト剥離耐性が劣化する。被覆層の厚さが３ｎｍ超であっても初期エッチング性がそれ以上向上し難くなるため、コストの面から、３ｎｍ以下に制御するのが好ましい。
（２）被覆層の同定
　被覆層の同定はＸＰＳ、若しくはＡＥＳ等表面分析装置にて表層からアルゴンスパッタし、深さ方向の化学分析を行い、夫々の検出ピークの存在によって同定することができる。
（３）付着量
　被覆層がＡｕを含む場合は、Ａｕの付着量が２００μｇ／ｄｍ2以下であり、好ましくは３０～２００μｇ／ｄｍ2であり、より好ましくは８０～２００μｇ／ｄｍ2である。被覆層がＰｔを含む場合は、Ｐｔの付着量が２００μｇ／ｄｍ2以下であり、好ましくは３０～２００μｇ／ｄｍ2であり、より好ましくは８０～２００μｇ／ｄｍ2である。被覆層がＰｄを含む場合は、Ｐｄの付着量が１２０μｇ／ｄｍ2以下であり、好ましくは２５～１２０μｇ／ｄｍ2であり、より好ましくは６０～１２０μｇ／ｄｍ2である。被覆層のＡｕの付着量が２００μｇ／ｄｍ2超、被覆層のＰｔの付着量が２００μｇ／ｄｍ2超、及び、被覆層のＰｄの付着量が１２０μｇ／ｄｍ2超であっても、初期エッチング性がそれ以上向上し難くなるため、コストの面から、Ａｕの付着量は２００μｇ／ｄｍ2以下、Ｐｔの付着量は２００μｇ／ｄｍ2以下、Ｐｄの付着量は１２０μｇ／ｄｍ2以下にそれぞれ制御されている。
　また、被覆層が、Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上のうち、Ｎｉ及びＣｏを含む場合、Ｎｉの付着量は３００μｇ／ｄｍ2以下であり、好ましくは８０～３００μｇ／ｄｍ2である。また、Ｃｏの付着量は３００μｇ／ｄｍ2以下であり、好ましくは８０～３００μｇ／ｄｍ2である。被覆層のＮｉ及びＣｏの付着量がそれぞれ３００μｇ／ｄｍ2超であっても、初期エッチング性がそれ以上向上し難くなるため、コストの面から、Ｎｉ及びＣｏの付着量は３００μｇ／ｄｍ2以下にそれぞれ制御するのが好ましい。
（４）被覆層表面の原子濃度
　被覆層は、ＸＰＳによる表面からの深さ方向分析から得られた深さ方向（ｘ：単位ｎｍ）のＡｕ、Ｐｔ及びＰｄからなる群から選択された１種以上の原子濃度（％）をｆ（ｘ）、Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上の金属の原子濃度をｇ（ｘ）とし、区間［０、５］におけるｆ（ｘ）及びｇ（ｘ）のうちの第一の極大値をとる深さをＸとしたとき、ｇ（Ｘ）≧ｆ（Ｘ）を満たすことが好ましい。貴金属付着量が少ないと、貴金属は銅箔基材上において、層状ではなく、島状に存在するためか、サイドエッチ抑制効果が十分でなくなる。しかしながら、この上に、Ｎｉ、Ｃｏ等の異層を形成することで、貴金属があたかも「貴金属合金層」として振舞うため、サイドエッチ抑制効果が向上する。さらに、貴金属層をこのようなＮｉ、Ｃｏ等の異層で覆うことで、エッチング中にレジスト剥離が起こりにくくなる。
　ここで「第一の極大値」とは、被覆層表面から深さ方向へ向かって観察したときに、初めに存在する極大値を示す。
　また、銅箔基材と被覆層との間には、初期エッチング性に悪影響を及ぼさない限り、耐加熱変色性の観点から下地層を設けてもよい。下地層としてはニッケル、ニッケル合金、コバルト、銀、マンガンが好ましい。下地層を設ける方法は乾式、湿式法いずれでもよい。
　被覆層上の最表層には、防錆効果を高めるために、さらに、クロム層若しくはクロメート層、及び／又は、シラン処理層で構成された防錆処理層を形成することができる。また、被覆層と銅箔との間に、さらに加熱処理による酸化を抑制するため、耐酸化性を有する下地層を形成してもよい。
（銅箔の製造方法）
　本発明に係るプリント配線板用銅箔は、スパッタリング法により形成することができる。すなわち、スパッタリング法によって銅箔基材の表面の少なくとも一部を、被覆層により被覆する。具体的には、スパッタリング法によって、銅箔のエッチング面側に銅よりもエッチングレートの低いＡｕ、Ｐｔ及びＰｄからなる群から選択された１種以上からなる層を形成する。被覆層は、スパッタリング法に限らず、例えば、電気めっき、無電解めっき等の湿式めっき法で形成してもよい。また、このとき、被覆層は、さらにＮｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上を加えて形成してもよい。
　また、本発明に係るプリント配線板用銅箔は、スパッタリング処理を行う前に、前処理として、銅箔表面に公知の手段により酸化膜の除去等を行うことが好ましい。
（プリント配線板の製造方法）
　本発明に係る銅箔を用いてプリント配線板（ＰＷＢ）を常法に従って製造することができる。以下に、プリント配線板の製造方法の例を示す。
　まず、銅箔と絶縁基板とを貼り合わせて積層体を製造する。銅箔が積層される絶縁基板はプリント配線板に適用可能な特性を有するものであれば特に制限を受けないが、例えば、リジッドＰＷＢ用に紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂及びガラス布基材エポキシ樹脂等を使用し、ＦＰＣ用にポリエステルフィルムやポリイミドフィルム等を使用する事ができる。
　貼り合わせの方法は、リジッドＰＷＢ用の場合、ガラス布などの基材に樹脂を含浸させ、樹脂を半硬化状態まで硬化させたプリプレグを用意する。銅箔を被覆層の反対側の面からプリプレグに重ねて加熱加圧させることにより行うことができる。
　フレキシブルプリント配線板（ＦＰＣ）用の場合、ポリイミドフィルム又はポリエステルフィルムと銅箔とをエポキシ系やアクリル系の接着剤を使って接着することができる（３層構造）。また、接着剤を使用しない方法（２層構造）としては、ポリイミドの前駆体であるポリイミドワニス（ポリアミック酸ワニス）を銅箔に塗布し、加熱することでイミド化するキャスティング法や、ポリイミドフィルム上に熱可塑性のポリイミドを塗布し、その上に銅箔を重ね合わせ、加熱加圧するラミネート法が挙げられる。キャスティング法においては、ポリイミドワニスを塗布する前に熱可塑性ポリイミド等のアンカーコート材を予め塗布しておくことも有効である。
　本発明に係る積層体は各種のプリント配線板（ＰＷＢ）に使用可能であり、特に制限されるものではないが、例えば、導体パターンの層数の観点からは片面ＰＷＢ、両面ＰＷＢ、多層ＰＷＢ（３層以上）に適用可能であり、絶縁基板材料の種類の観点からはリジッドＰＷＢ、フレキシブルＰＷＢ（ＦＰＣ）、リジッド・フレックスＰＷＢに適用可能である。また、本発明に係る積層体は、銅箔を樹脂に貼り付けてなる上述のような銅張積層板に限定されず、樹脂上にスパッタリング、めっきで銅層を形成したメタライジング材であってもよい。
　上述のように作製した積層体の銅箔上に形成された被覆層表面にレジストを塗布し、マスクによりパターンを露光し、現像することによりレジストパターンを形成する。
　続いて、レジストパターンの開口部に露出した被覆層を、試薬を用いて除去する。当該試薬としては、塩酸、硫酸又は硝酸を主成分とするものを用いるのが、入手しやすさ等の理由から好ましい。貴金属層は非常に薄いため、製造時の熱履歴で銅箔基材の銅と適度に拡散し合っており、この拡散によって最表層近傍にまで達した銅原子が大気又はレジストの乾燥工程の加熱で酸化され、酸化銅が生成する。拡散により形成された貴金属／銅の合金層中におけるこの酸化銅は酸で容易に溶解するため、同時に貴金属も除去される。よって耐腐食性がある貴金属層であっても、レジストパターンの開口部に露出した部分から用意に除去することが可能となる。
　次に、積層体をエッチング液に浸漬する。このとき、エッチングを抑制する白金、パラジウム、及び、金のいずれか１種以上を含む被覆層は、銅箔上のレジスト部分に近い位置にあり、レジスト側の銅箔のエッチングは、この被覆層近傍がエッチングされていく速度よりも速い速度で、被覆層から離れた部位の銅のエッチングが進行することにより、銅の回路パターンのエッチングがほぼ垂直に進行する。これにより銅の不必要部分を除去されて、次いでエッチングレジストを剥離・除去して回路パターンを露出することができる。
　積層体に回路パターンを形成するために用いるエッチング液に対しては、被覆層のエッチング速度は、銅よりも十分に小さいためエッチングファクターを改善する効果を有する。エッチング液は、塩化第二銅水溶液、又は、塩化第二鉄水溶液等を用いることができる。
　また、被覆層を形成する前に、あらかじめ銅箔基材表面に耐熱層を形成しておいてもよい。
（プリント配線板の銅箔表面の回路形状）
　上述のように被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、その長尺状の２つの側面が絶縁基板上に垂直に形成されるのではなく、通常、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりに形成される（ダレの発生）。これにより、長尺状の２つの側面はそれぞれ絶縁基板表面に対して傾斜角θを有している。現在要求されている回路パターンの微細化（ファインピッチ化）のためには、回路のピッチをなるべく狭くすることが重要であるが、この傾斜角θが小さいと、それだけダレが大きくなり、回路のピッチが広くなってしまう。また、傾斜角θは、通常、各回路及び回路内で完全に一定ではない。このような傾斜角θのばらつきが大きいと、回路の品質に悪影響を及ぼすおそれがある。従って、被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、長尺状の２つの側面がそれぞれ絶縁基板表面に対して６５～９０°の傾斜角θを有し、且つ、同一回路内のｔａｎθの標準偏差が１．０以下であるのが望ましい。また、エッチングファクターとしては、回路のピッチが５０μｍ以下であるとき、１．５以上であるのが好ましく、２．５以上であるのが更に好ましい。
　以下、本発明の実施例を示すが、これらは本発明をより良く理解するために提供するものであり、本発明が限定されることを意図するものではない。
（例１：実施例１～７、９～１５、１８～２２、２４、２５、２７～２９、３１、３２）
　（銅箔への被覆層の形成（エッチング面））
　銅箔基材として、表面粗さ（Ｒｚ）は０．１μｍ、８μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）を用意した。
　イオンビーム源を備えたＣＨＡ社製Ｖａｃｃｕｍｅ　ＷＥＢ　Ｃｈａｍｂｅｒ（１４ｉｎｃｈ幅）を使用して、銅箔表面の前処理を行った。イオンビーム源にはカーフマン型イオンビーム源６．０ｃｍ×４０ｃｍ　Ｌｉｎｅａｒ　Ｉｏｎ　Ｓｏｕｒｃｅ（ＩＯＮ　ＴＥＣＨ　ＩＮＣ製）を使用した。イオンビーム源の電源は同社ＭＰＳ－５００１で、イオンビームの最大出力はおよそ３Ｗ／ｃｍ2であった。
　表面処理に先立って行ったイオンビームによる前処理条件は、
　　　出力：１．２Ｗ／ｃｍ2
　　　Ａｒ圧：０．２Ｐａ
　　　銅箔搬送速度：１０ｍ／ｍｉｎ
であった。この前処理で銅箔表面に付着している薄い酸化膜を取り除き、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ、Ｚｎ又はこれらの合金のターゲットをスパッタリングすることにより、被覆層を形成した。スパッタリングに使用した各種金属の単体は純度が３Ｎのものを用いた。また、ＣｏＣｒ（Ｃｒは２０質量％）、ＮｉＶ（Ｖは７質量％）、ＮｉＺｎ（Ｚｎは２０質量％）、ＮｉＳｎ（Ｓｎは２０質量％）を具体的な合金ターゲットとして用いた。成膜順はＡｕ、Ｐｔ、Ｐｄのいずれかの層を形成した上に、Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ、Ｚｎのいずれか１種以上からなる層とした。付着量は出力を変化させて調整した。
　（表面処理層の形成（接着面））
　上述の被覆層が形成された表面の反対側の銅箔基材表面に対して、ポリイミドフィルムとの接着層を同じスパッタリング装置を用いて形成した。薄い酸化皮膜を前処理で取り除いた後、Ｎｉ層（付着量９０μｇ／ｄｍ2）、この上にＣｒ層（付着量７０μｇ／ｄｍ2）を形成した。
　（付着量の測定）
　被覆層のＡｕ、Ｐｔ、Ｐｄ付着量測定は、王水で銅層の半分程度を溶解させ、その溶解液を希釈し、原子吸光分析法で行った。その他は５０ｍｍ×５０ｍｍの銅層表面の皮膜をＨＮＯ3（２重量％）とＨＣｌ（５重量％）を混合した溶液に溶解し、その溶液中の金属濃度をＩＣＰ発光分光分析装置（エスアイアイ・ナノテクノロジー株式会社製、ＳＦＣ－３１００）にて定量し、単位面積当たりの金属量（μｇ／ｄｍ2）を算出した。
　（ＸＰＳによる測定）
　被覆層のデプスプロファイルを作成した際のＸＰＳの稼働条件を以下に示す。
・装置：ＸＰＳ測定装置（アルバックファイ社、型式５６００ＭＣ）
・到達真空度：３．８×１０－7Ｐａ
・Ｘ線：単色ＡｌＫαまたは非単色ＭｇＫα、エックス線出力３００Ｗ、検出面積８００μｍφ、試料と検出器のなす角度４５°
・イオン線：イオン種Ａｒ＋、加速電圧３ｋＶ、掃引面積３ｍｍ×３ｍｍ、スパッタリングレート２．０ｎｍ／ｍｉｎ（ＳｉＯ2換算）
　（ＣＣＬ化）
　銅箔基材のＮｉ層及びＣｒ層形成側表面に接着剤付きポリイミドフィルム（ニッカン工業性、ＣＩＳＶ１２１５）を圧力７ｋｇｆ／ｃｍ2、１６０℃、４０分の条件で接着した。
　（エッチングによる回路形状）
　銅箔の表面処理層が形成された面に感光性レジスト塗布及び露光工程により１０本の２１μｍ幅の回路（開口幅９μｍ）を印刷し、銅箔の不要部分を除去するエッチング処理を以下の条件で実施した。
　（エッチング条件）
　エッチングは、下記の条件でスプレーエッチング装置を用いて行った。
・液組成
　塩化第二銅（２．０ｍｏｌ／Ｌ）＋塩酸（１．５ｍｏｌ／Ｌ）
・スプレー圧：０．２ＭＰａ
・液温：５０℃
（３０μｍピッチ回路形成）
・レジストＬ／Ｓ＝２１μｍ／９μｍ
・仕上がり回路ボトム（底部）幅：１５μｍ
・エッチング終点の確認：時間を変えてエッチングを数水準行い、光学顕微鏡で回路間に銅が残存しなくなるのを確認し、これをエッチング時間とした。
　エッチング後、４５℃のＮａＯＨ水溶液（１００ｇ／Ｌ）に１分間浸漬させてレジストを剥離した。
　（エッチングファクターの測定条件）
　エッチングファクターは、末広がりにエッチングされた場合（ダレが発生した場合）、回路が垂直にエッチングされたと仮定した場合の、銅層からの垂線と樹脂基板との交点からのダレの長さの距離をａとした場合において、このａと銅層の厚さｂとの比：ｂ／ａを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。図１に、回路パターンの一部の表面写真と、当該部分における回路パターンの幅方向の横断面の模式図と、該模式図を用いたエッチングファクターの計算方法の概略とを示す。このａは回路上方からのＳＥＭ観察により測定し、エッチングファクター（ＥＦ＝ｂ／ａ）を算出した。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。さらに、傾斜角θは上記手順で測定したａ及び銅層の厚さｂを用いてアークタンジェントを計算することにより算出した。これらの測定範囲は回路長６００μｍで、１２点のエッチングファクター、その標準偏差及び傾斜角θの平均値を結果として採用した。
　ここで、図２及び３に、エッチング後のアルカリでレジストを剥離していない回路上部からの写真を示す。このうち、図２は健全部（レジストと銅基材が剥離していない部分）を示し、図３は異常部（レジストと銅基材が一部剥離している部分）を示す。レジストが基材と十分に密着していれば、図２のように金属光沢がレジスト越しに確認できるうえ、回路が直線であることが確認できる。一方、レジストと基材がエッチング中に剥離してしまうと、図３の点線で囲まれた部分のようにレジスト越しに金属光沢は確認できず、さらに健全部と比べるとこの部分は回路の直線性が劣る。このため、本実施例における耐レジスト剥離性評価では、レジストパターン（Ｌ／Ｓ＝２１μｍ／９μｍ、１０本）中に図３のようなレジスト剥離が１５箇所までなら○、１６～２５箇所までなら△、２６箇所以上は×とした。
（例２：実施例１６、１７、２６、３３（合金ターゲット））
　例１の手順で８μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）にＰｄＮｉ（Ｐｄは２０質量％）、ＡｕＮｉ（Ａｕは２０質量％）、ＰｔＮｉ（Ｐｔは２０質量％）をスパッタリングして各合金層を形成した。この面にレジストパターンを印刷し、エッチング性を評価した。
（例３：実施例８、２３、３０）
　８μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）にＮｉＶ合金層をスパッタリングで形成した後、Ａｕ、Ｐｄ、Ｐｔのいずれかの層をスパッタリングで形成した。この面にレジストパターンを印刷し、エッチング性を評価した。
（例４：比較例１（ブランク材））
　厚さ８μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）とポリイミドフィルムを例１の手順で積層し、エッチング性を評価した。
（例５：参考例２、７、８、比較例３～６）
　例１の手順で厚さ８μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）にスパッタリングでＰｄ、Ａｕ、Ｐｔ、ＮｉＶ、ＣｏＣｒ、ＮｉＳｎ、ＮｉＺｎ層を形成させた。この面にレジストパターンを印刷し、エッチング性を評価した。
　例１～５の各試験条件及び測定結果を表１及び２に示す。
　また、図４に、実施例１２のスパッタ後のＸＰＳによるデプスプロファイルを示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
＜評価＞
　実施例１、６、１８、２０、２７ではエッチング中にレジスト剥離が起こったものの、回路を形成できた部分でエッチングファクターを測定すると、ブランク材（比較例１）よりも大きな値となった。
　実施例２～４、７、９～１４、１９、２１、２２、２４、２８、２９、３１では貴金属層を貴金属とＣｕ以外の層で覆うことで、極微量の貴金属付着量でもエッチング中にレジスト剥離は起こらず、裾引きが小さい回路が形成できた。
　実施例５、１５、２５、３２は貴金属を覆う層の主成分Ｎｉの付着量３００μｇ／ｄｍ2を超えているものであるが、貴金属付着量が同程度の実施例４、１２、２４、３１とそれぞれ比較すると、回路の裾引きは同程度であることから、Ｎｉの付着量３００μｇ／ｄｍ2を超えても効果が飽和しており、コストの面から貴金属を覆う層の主成分Ｎｉの付着量は３００μｇ／ｄｍ2以下でよいことがわかる。
　貴金属層が最表層になっている実施例８、２３、３０では、同程度の付着量である実施例７、２２、２９とそれぞれ比較した場合、エッチングファクターは小さくなった。これにより、極微量の貴金属層が異なる金属の層で覆われている構成のほうが好ましいことがわかる。
　合金ターゲットを用いた実施例１６、１７、２６、３３でも、ブランク材（比較例１）と比べるとエッチングファクターは大きくなった。
　比較例３～６はブランク材と比べるとエッチングファクターが高いものの、貴金属層との組み合わせがある場合と比べると、エッチングファクターは小さくなった。
　参考例２、７、８は同程度の貴金属量である実施例１９、２４、３１とそれぞれ比較すると、エッチングファクターは同程度であるため、Ａｕの付着量は２００μｇ／ｄｍ2以下、Ｐｔの付着量は２００μｇ／ｄｍ2以下、Ｐｄの付着量は１２０μｇ／ｄｍ2以下であればよいことがわかる。

Claims (10)

  1. 　銅箔基材と、該銅箔基材表面の少なくとも一部を被覆し、且つ、Ａｕ、Ｐｔ及びＰｄからなる群から選択された１種以上を含む被覆層とを備え、
    　前記被覆層におけるＡｕの付着量が２００μｇ／ｄｍ2以下、Ｐｔの付着量が２００μｇ／ｄｍ2以下、Ｐｄの付着量が１２０μｇ／ｄｍ2以下であるプリント配線板用銅箔。
  2. 　前記被覆層におけるＡｕの付着量が３０～２００μｇ／ｄｍ2以下、Ｐｔの付着量が３０～２００μｇ／ｄｍ2以下、Ｐｄの付着量が２５～１２０μｇ／ｄｍ2以下である請求項１に記載のプリント配線板用銅箔。
  3. 　前記被覆層が、さらにＮｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上を含む請求項１又は２に記載のプリント配線板用銅箔。
  4. 　前記Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択される金属がＮｉ及びＣｏであり、
    　前記被覆層におけるＮｉの付着量が３００μｇ／ｄｍ2以下、Ｃｏの付着量が３００μｇ／ｄｍ2以下である請求項３に記載のプリント配線板用銅箔。
  5. 　ＸＰＳによる表面からの深さ方向分析から得られた深さ方向（ｘ：単位ｎｍ）のＡｕ、Ｐｔ及びＰｄからなる群から選択された１種以上の原子濃度（％）をｆ（ｘ）、Ｎｉ、Ｖ、Ｃｏ、Ｃｒ、Ｓｎ及びＺｎからなる群から選択された１種以上の金属の原子濃度をｇ（ｘ）とし、区間［０、５］におけるｆ（ｘ）及びｇ（ｘ）のうちの第一の極大値をとる深さをＸとしたとき、ｇ（Ｘ）≧ｆ（Ｘ）を満たす請求項１～４のいずれかに記載のプリント配線板用銅箔。
  6. 　請求項１～５のいずれかに記載の銅箔で構成された圧延銅箔又は電解銅箔を準備する工程と、前記銅箔の被覆層をエッチング面として該銅箔と樹脂基板との積層体を作製する工程と、前記積層体を塩化第二鉄水溶液又は塩化第二銅水溶液を用いてエッチングし、銅の不必要部分を除去して銅の回路を形成する工程とを含む電子回路の形成方法。
  7. 　請求項１～５の何れかに記載の銅箔と樹脂基板との積層体。
  8. 　銅層と樹脂基板との積層体であって、前記銅層の表面の少なくとも一部を被覆する請求項１～５の何れかに記載の被覆層を備えた積層体。
  9. 　前記樹脂基板がポリイミド基板である請求項７又は８に記載の積層体。
  10. 　請求項７～９の何れかに記載の積層体を材料としたプリント配線板。
PCT/JP2012/059550 2011-08-24 2012-04-06 プリント配線板用銅箔及びそれを用いた積層体 WO2013027444A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280004254.XA CN103262665B (zh) 2011-08-24 2012-04-06 铜箔、层叠体、印刷布线板及电子电路的形成方法
KR1020147004509A KR101507290B1 (ko) 2011-08-24 2012-04-06 프린트 배선판용 구리박 및 그것을 사용한 적층체

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-182466 2011-08-24
JP2011182466A JP5558437B2 (ja) 2011-08-24 2011-08-24 プリント配線板用銅箔及びそれを用いた積層板

Publications (1)

Publication Number Publication Date
WO2013027444A1 true WO2013027444A1 (ja) 2013-02-28

Family

ID=47746200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/059550 WO2013027444A1 (ja) 2011-08-24 2012-04-06 プリント配線板用銅箔及びそれを用いた積層体

Country Status (5)

Country Link
JP (1) JP5558437B2 (ja)
KR (1) KR101507290B1 (ja)
CN (1) CN103262665B (ja)
TW (1) TWI455659B (ja)
WO (1) WO2013027444A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297011B2 (ja) * 2014-08-28 2018-03-20 株式会社有沢製作所 ３層フレキシブル金属張積層板及び両面３層フレキシブル金属張積層板
JP7312730B2 (ja) 2020-07-17 2023-07-21 エスペック株式会社 環境形成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
JP2005101398A (ja) * 2003-09-26 2005-04-14 Mitsui Mining & Smelting Co Ltd 銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板
JP2006261270A (ja) * 2005-03-16 2006-09-28 Nippon Steel Chem Co Ltd フレキシブルプリント配線板用積層体およびその製造方法
WO2010087268A1 (ja) * 2009-01-29 2010-08-05 日鉱金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
WO2010147059A1 (ja) * 2009-06-18 2010-12-23 Jx日鉱日石金属株式会社 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111567A (zh) * 1993-12-28 1995-11-15 日本电解株式会社 敷铜箔层压板，多层印刷电路板及其处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
JP2005101398A (ja) * 2003-09-26 2005-04-14 Mitsui Mining & Smelting Co Ltd 銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板
JP2006261270A (ja) * 2005-03-16 2006-09-28 Nippon Steel Chem Co Ltd フレキシブルプリント配線板用積層体およびその製造方法
WO2010087268A1 (ja) * 2009-01-29 2010-08-05 日鉱金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
WO2010147059A1 (ja) * 2009-06-18 2010-12-23 Jx日鉱日石金属株式会社 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Also Published As

Publication number Publication date
JP5558437B2 (ja) 2014-07-23
CN103262665B (zh) 2016-03-09
KR101507290B1 (ko) 2015-03-30
TW201311068A (zh) 2013-03-01
TWI455659B (zh) 2014-10-01
CN103262665A (zh) 2013-08-21
KR20140040275A (ko) 2014-04-02
JP2013045881A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
JP5937652B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP5367613B2 (ja) プリント配線板用銅箔
JP5346054B2 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP5558437B2 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP5467009B2 (ja) レジスト形成配線基板及び電子回路の製造方法
JP5702942B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5232823B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5650023B2 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP5156784B2 (ja) プリント配線板用銅箔及びそれを用いた積層体
JP5406099B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP5524671B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP5816045B2 (ja) 生産性に優れたプリント配線板用銅箔及びそれを用いた積層板
JP5506497B2 (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
JP5808114B2 (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP5746876B2 (ja) 電子回路の形成方法
JP2013028823A (ja) 積層体及びこれを用いたプリント配線板
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
WO2013047847A1 (ja) プリント配線板用銅箔及びそれを用いた積層板
JP2011210984A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011210986A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2012235061A (ja) 積層体及びこれを用いたプリント配線板
JP2012235062A (ja) 積層体及びこれを用いたプリント配線板
JP2013080734A (ja) プリント配線板用銅箔及びそれを用いた積層板
JP2011210998A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011210991A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280004254.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12826234

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147004509

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12826234

Country of ref document: EP

Kind code of ref document: A1