KR101507290B1 - 프린트 배선판용 구리박 및 그것을 사용한 적층체 - Google Patents

프린트 배선판용 구리박 및 그것을 사용한 적층체 Download PDF

Info

Publication number
KR101507290B1
KR101507290B1 KR1020147004509A KR20147004509A KR101507290B1 KR 101507290 B1 KR101507290 B1 KR 101507290B1 KR 1020147004509 A KR1020147004509 A KR 1020147004509A KR 20147004509 A KR20147004509 A KR 20147004509A KR 101507290 B1 KR101507290 B1 KR 101507290B1
Authority
KR
South Korea
Prior art keywords
copper foil
layer
copper
less
coating layer
Prior art date
Application number
KR1020147004509A
Other languages
English (en)
Other versions
KR20140040275A (ko
Inventor
히데키 후루사와
고이치로 다나카
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20140040275A publication Critical patent/KR20140040275A/ko
Application granted granted Critical
Publication of KR101507290B1 publication Critical patent/KR101507290B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C19/00Alloys based on nickel or cobalt
    • C22C19/03Alloys based on nickel or cobalt based on nickel
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C19/00Alloys based on nickel or cobalt
    • C22C19/07Alloys based on nickel or cobalt based on cobalt
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • C22C5/02Alloys based on gold
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • C22C5/04Alloys based on a platinum group metal
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22FCHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/12Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of lead or alloys based thereon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

파인 피치화에 적합한, 형태 붕괴가 작은 단면 형상의 회로를 제조 가능한 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공한다. 구리박 기재와, 그 구리박 기재 표면의 적어도 일부를 피복하고, 또한, Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상을 포함하는 피복층을 구비하고, 상기 피복층에 있어서의 Au 의 부착량이 200 ㎍/d㎡ 이하, Pt 의 부착량이 200 ㎍/d㎡ 이하, Pd 의 부착량이 120 ㎍/d㎡ 이하인 프린트 배선판용 구리박.

Description

프린트 배선판용 구리박 및 그것을 사용한 적층체{COPPER FOIL FOR PRINTED WIRING BOARD AND LAMINATED BODY USING SAME}
본 발명은, 프린트 배선판용 구리박 및 그것을 사용한 적층체에 관한 것으로, 특히 플렉시블 프린트 배선판용의 구리박 및 그것을 사용한 적층체에 관한 것이다.
프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루어, 오늘날에는 거의 모든 전자 기기에 사용되기까지에 도달하고 있다. 최근 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되고, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.
프린트 배선판은 구리박에 절연 기판을 접착, 혹은 절연 기판 상에 Ni 합금 등을 증착시킨 후에 전기 도금으로 구리층을 형성시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 구리박 또는 구리층면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 그 때문에, 프린트 배선판용의 구리박 또는 구리층에는 양호한 에칭성이 요구된다.
에칭성을 향상시키는 기술로서, 예를 들어, 특허문헌 1 에는, 구리 피복 적층판의 구성재인 절연 기재와의 붙임면에, 은 또는 은-팔라듐 합금으로 구성된 은계 피복층을 구비한 은계 피복층이 부착된 구리박에 관련된 발명이 개시되어 있다.
일본 공개특허공보 2005-101398호
그러나, 고밀도 실장 기판에 대해 최근 요구되는 레벨의 정밀한 회로를 형성하기 위해서는, 구리박의 에칭성이 단순하게 양호하다는 것만으로는 부족하다. 즉, 최근 요구되는 에칭성이란, 회로 사이의 절연부에 표면 처리 유래의 금속이 잔존하지 않는 것, 회로의 형태 붕괴가 작은 것을 말한다. 회로 사이의 절연부에 금속이 잔존하고 있으면, 회로 사이에 단락이 일어난다. 또, 회로 형성의 에칭에서는, 회로 상면으로부터 아래 (절연 기판측) 를 향하여, 끝이 넓어지는 형상으로 에칭되어, 회로의 단면은 사다리꼴이 된다. 이 사다리꼴의 상저과 하저의 차이 (이하 「형태 붕괴」라고 부른다) 가 작으면, 회로 사이의 스페이스를 좁게 할 수 있어, 고밀도 배선 기판이 얻어진다. 형태 붕괴가 크면, 회로간의 스페이스를 좁게 하면 회로가 단락되므로, 고밀도 실장 기판을 제조할 수 없다.
이것에 대해, 특허문헌 1 에 개시된 발명은, 귀금속으로 구성된 피복층을 구리박의 조화면에 형성하고 있기 때문에, 사이드 에칭을 억제하는 것이 아니고, 형태 붕괴가 작은 회로를 양호하게 제작하는 것이 어려울 가능성이 있다.
그래서, 본 발명은, 파인 피치화에 적합한, 형태 붕괴가 작은 단면 형상의 회로를 제조 가능한 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공하는 것을 과제로 한다.
본 발명자들은 예의 검토한 결과, 미량의 귀금속을 구리박의 에칭면에 층으로서 부착시켰을 경우에, 형성된 회로의 형태 붕괴가 작아지고, 이것에 의해 고밀도 실장 기판의 형성이 가능해지는 것을 알아내었다. 이와 같은 구성은, 특허문헌 1 에 기재된 귀금속으로 구성된 피복층을 구리박의 조화면에 형성하는 구성과는 완전히 상이한 사상에 근거하는 것으로, 그 효과도 크게 상이한 것이다.
이상의 지견을 기초로 하여 완성한 본 발명은 일측면에 있어서, 구리박 기재와, 그 구리박 기재 표면의 적어도 일부를 피복하고, 또한, Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상을 포함하는 피복층을 구비하고, 상기 피복층에 있어서의 Au 의 부착량이 200 ㎍/d㎡ 이하, Pt 의 부착량이 200 ㎍/d㎡ 이하, Pd 의 부착량이 120 ㎍/d㎡ 이하인 프린트 배선판용 구리박이다.
본 발명에 관련된 프린트 배선판용 구리박의 일 실시형태에 있어서는, 상기 피복층에 있어서의 Au 의 부착량이 30 ∼ 200 ㎍/d㎡ 이하, Pt 의 부착량이 30 ∼ 200 ㎍/d㎡ 이하, Pd 의 부착량이 25 ∼ 120 ㎍/d㎡ 이하이다.
본 발명에 관련된 프린트 배선판용 구리박의 다른 실시형태에 있어서는, 상기 피복층이, 또한 Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상을 포함한다.
본 발명에 관련된 프린트 배선판용 구리박의 또 다른 실시형태에 있어서는, 상기 Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택되는 금속이 Ni 및 Co 이고, 상기 피복층에 있어서의 Ni 의 부착량이 300 ㎍/d㎡ 이하, Co 의 부착량이 300 ㎍/d㎡ 이하이다.
본 발명에 관련된 프린트 배선판용 구리박의 또 다른 실시형태에 있어서는, XPS 에 의한 표면으로부터의 깊이 방향 분석에서 얻어진 깊이 방향 (x : 단위 ㎚) 의 Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상의 원자 농도 (%) 를 f(x), Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상의 금속의 원자 농도를 g(x) 로 하고, 구간 [0, 5] 에 있어서의 f(x) 및 g(x) 중 제 1 극대값을 취하는 깊이를 X 로 했을 때, g(X)≥f(X) 를 만족한다.
본 발명은, 다른 일측면에 있어서, 본 발명의 구리박으로 구성된 압연 구리박 또는 전해 구리박을 준비하는 공정과, 상기 구리박의 피복층을 에칭면으로 하고, 그 구리박과 수지 기판의 적층체를 제작하는 공정과, 상기 적층체를 염화제2철 수용액 또는 염화제2구리 수용액을 사용하여 에칭하고, 구리의 불필요 부분을 제거하여 구리의 회로를 형성하는 공정을 포함하는 전자 회로의 형성 방법이다.
본 발명은, 또 다른 일측면에 있어서, 본 발명의 구리박과 수지 기판의 적층체이다.
본 발명은, 또 다른 일측면에 있어서, 구리층과 수지 기판의 적층체로서, 구리층의 표면의 적어도 일부를 피복하는 본 발명의 피복층을 구비한 적층체이다.
본 발명에 관련된 적층체의 일 실시형태에 있어서는, 수지 기판이 폴리이미드 기판이다.
본 발명은, 또 다른 일측면에 있어서, 본 발명의 적층체를 재료로 한 프린트 배선판이다.
본 발명에 의하면, 파인 피치화에 적합한, 형태 붕괴가 작은 단면 형상의 회로를 제조 가능한 프린트 배선판용 구리박 및 그것을 사용한 적층체를 제공할 수 있다.
도 1 은 회로 패턴의 일부 표면 사진, 당해 부분에 있어서의 회로 패턴의 폭방향의 횡단면의 모식도 및 그 모식도를 사용한 에칭 팩터 (EF) 의 계산 방법의 개략이다.
도 2 는 회로 패턴의 건전부의 확대 표면 사진이다.
도 3 은 회로 패턴의 이상부의 확대 표면 사진이다.
도 4 는 실시예 12 의 스퍼터 후의 XPS 에 의한 뎁스 프로파일이다.
(구리박 기재)
본 발명에 사용할 수 있는 구리박 기재의 형태에 특별히 제한은 없지만, 전형적으로는 압연 구리박이나 전해 구리박의 형태로 사용할 수 있다. 일반적으로는, 전해 구리박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 구리박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 구리박을 적용하는 경우가 많다.
구리박 기재의 재료로는 프린트 배선판의 도체 패턴으로서 통상 사용되는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 이 들어간 구리, Ag 가 들어간 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「구리박」을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.
본 발명에 사용할 수 있는 구리박 기재의 두께에 대해서도 특별히 제한은 없고, 프린트 배선판용에 적합한 두께로 적절히 조절하면 된다. 예를 들어, 5 ∼ 100 ㎛ 정도로 할 수 있다. 단, 파인 패턴 형성을 목적으로 하는 경우에는 30 ㎛ 이하, 바람직하게는 20 ㎛ 이하이고, 전형적으로는 5 ∼ 20 ㎛ 정도이다.
본 발명에 사용하는 구리박 기재는, 특별히 한정되지 않지만, 예를 들어, 조화 처리를 하지 않은 것을 사용해도 된다. 종래에는 특수 도금으로 표면에 ㎛ 오더의 요철을 형성하여 표면 조화 처리를 실시하고, 물리적인 앵커 효과에 의해 수지와의 접착성을 갖게 하는 케이스가 일반적이지만, 한편, 파인 피치나 고주파 전기 특성은 평활한 박이 좋다고 여겨져, 조화박에서는 불리한 방향으로 작용하는 경우가 있다. 또, 조화 처리를 하지 않은 것이면, 조화 처리 공정이 생략되므로, 경제성·생산성 향상의 효과가 있다.
(1) 피복층의 구성
구리박 기재의 절연 기판과의 접착면의 반대측 (회로 형성 예정면측) 의 표면의 적어도 일부에는, 피복층이 형성되어 있다. 피복층은, Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상을 포함하고 있다. Pt, Pd 및 Au 이외의 금속으로는, Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상을 들 수 있다. 이와 같은 귀금속을 구리박의 에칭면에 미량 부착시키면, 형성된 회로의 형태 붕괴가 작아진다. 이것에 의해, 구리박의 두께가 얇지 않아도 형태 붕괴가 작은 회로를 형성하는 것이 가능해지기 때문에, 고밀도 실장 기판의 형성이 가능해진다. 피복층의 두께는 0.2 ∼ 3 ㎚, 바람직하게는 0.4 ∼ 3 ㎚ 이다. 피복층의 두께가 0.2 ㎚ 미만에서는 사이드 에칭 효과가 충분하지 않고, 또, 레지스트 박리 내성이 열화된다. 피복층의 두께가 3 ㎚ 초과여도 초기 에칭성이 그 이상 향상되기 어려워지기 때문에, 비용면에서, 3 ㎚ 이하로 제어하는 것이 바람직하다.
(2) 피복층의 동정
피복층의 동정은 XPS, 혹은 AES 등 표면 분석 장치로 표층으로부터 아르곤 스퍼터하고, 깊이 방향의 화학 분석을 실시하여, 각각의 검출 피크의 존재에 따라 동정할 수 있다.
(3) 부착량
피복층이 Au 를 함유하는 경우에는, Au 의 부착량이 200 ㎍/d㎡ 이하이고, 바람직하게는 30 ∼ 200 ㎍/d㎡ 이고, 보다 바람직하게는 80 ∼ 200 ㎍/d㎡ 이다. 피복층이 Pt 를 함유하는 경우에는, Pt 의 부착량이 200 ㎍/d㎡ 이하이고, 바람직하게는 30 ∼ 200 ㎍/d㎡ 이고, 보다 바람직하게는 80 ∼ 200 ㎍/d㎡ 이다. 피복층이 Pd 를 함유하는 경우에는, Pd 의 부착량이 120 ㎍/d㎡ 이하이고, 바람직하게는 25 ∼ 120 ㎍/d㎡ 이고, 보다 바람직하게는 60 ∼ 120 ㎍/d㎡ 이다. 피복층의 Au 의 부착량이 200 ㎍/d㎡ 초과, 피복층의 Pt 의 부착량이 200 ㎍/d㎡ 초과 및 피복층의 Pd 의 부착량이 120 ㎍/d㎡ 초과여도, 초기 에칭성이 그 이상 향상되기 어려워지기 때문에, 비용면에서, Au 의 부착량은 200 ㎍/d㎡ 이하, Pt 의 부착량은 200 ㎍/d㎡ 이하, Pd 의 부착량은 120 ㎍/d㎡ 이하로 각각 제어되고 있다.
또, 피복층이, Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상 중, Ni 및 Co 를 함유하는 경우, Ni 의 부착량은 300 ㎍/d㎡ 이하이고, 바람직하게는 80 ∼ 300 ㎍/d㎡ 이다. 또, Co 의 부착량은 300 ㎍/d㎡ 이하이고, 바람직하게는 80 ∼ 300 ㎍/d㎡ 이다. 피복층의 Ni 및 Co 의 부착량이 각각 300 ㎍/d㎡ 초과여도, 초기 에칭성이 그 이상 향상되기 어려워지기 때문에, 비용면에서, Ni 및 Co 의 부착량은 300 ㎍/d㎡ 이하로 각각 제어하는 것이 바람직하다.
(4) 피복층 표면의 원자 농도
피복층은, XPS 에 의한 표면으로부터의 깊이 방향 분석에서 얻어진 깊이 방향 (x : 단위 ㎚) 의 Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상의 원자 농도 (%) 를 f(x), Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상의 금속의 원자 농도를 g(x) 로 하고, 구간 [0, 5] 에 있어서의 f(x) 및 g(x) 중 제 1 극대값을 취하는 깊이를 X 로 했을 때, g(X)≥f(X) 를 만족하는 것이 바람직하다. 귀금속 부착량이 적으면, 귀금속은 구리박 기재 상에 있어서, 층상이 아니라, 섬상으로 존재하기 때문인지, 사이드 에칭 억제 효과가 충분하지 않게 된다. 그러나, 이 위에, Ni, Co 등의 이층 (異層) 을 형성함으로써, 귀금속이 마치 「귀금속 합금층」으로서 작용하기 때문에, 사이드 에칭 억제 효과가 향상된다. 또한, 귀금속층을 이와 같은 Ni, Co 등의 이층으로 덮음으로써, 에칭 중에 레지스트 박리가 일어나기 어려워진다.
여기서 「제 1 극대값」이란, 피복층 표면으로부터 깊이 방향을 향하여 관찰했을 때, 처음에 존재하는 극대값을 나타낸다.
또, 구리박 기재와 피복층 사이에는, 초기 에칭성에 악영향을 미치지 않는 한, 내가열 변색성의 관점에서 하지층을 형성해도 된다. 하지층으로는 니켈, 니켈 합금, 코발트, 은, 망간이 바람직하다. 하지층을 형성하는 방법은 건식, 습식법 중 어느 것이어도 된다.
피복층 상의 최표층에는, 방청 효과를 높이기 위해서, 또한, 크롬층 혹은 크로메이트층 및/또는 실란 처리층으로 구성된 방청 처리층을 형성할 수 있다. 또, 피복층과 구리박 사이에, 추가로 가열 처리에 의한 산화를 억제하기 위해, 내산화성을 갖는 하지층을 형성해도 된다.
(구리박의 제조 방법)
본 발명에 관련된 프린트 배선판용 구리박은, 스퍼터링법에 의해 형성할 수 있다. 즉, 스퍼터링법에 의해 구리박 기재의 표면의 적어도 일부를, 피복층에 의해 피복한다. 구체적으로는, 스퍼터링법에 의해, 구리박의 에칭면측에 구리보다 에칭 레이트가 낮은 Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상으로 이루어지는 층을 형성한다. 피복층은, 스퍼터링법에 한정하지 않고, 예를 들어, 전기 도금, 무전해 도금 등의 습식 도금법으로 형성해도 된다. 또, 이 때, 피복층은, 추가로 Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상을 더하여 형성해도 된다.
또, 본 발명에 관련된 프린트 배선판용 구리박은, 스퍼터링 처리를 실시하기 전에, 전처리로서, 구리박 표면에 공지된 수단에 의해 산화막의 제거 등을 실시하는 것이 바람직하다.
(프린트 배선판의 제조 방법)
본 발명에 관련된 구리박을 사용하여 프린트 배선판 (PWB) 을 통상적인 방법에 따라 제조할 수 있다. 이하에, 프린트 배선판의 제조 방법의 예를 나타낸다.
먼저, 구리박과 절연 기판을 첩합 (貼合) 하여 적층체를 제조한다. 구리박이 적층되는 절연 기판은 프린트 배선판에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름 등을 사용할 수 있다.
첩합 방법은, 리지드 PWB 용인 경우, 유리포 등의 기재에 수지를 함침시키고, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 구리박을 피복층의 반대측의 면으로부터 프리프레그에 중첩하여 가열 가압시킴으로써 실시할 수 있다.
플렉시블 프린트 배선판 (FPC) 용인 경우, 폴리이미드 필름 또는 폴리에스테르 필름과 구리박을 에폭시계나 아크릴계의 접착제를 사용하여 접착할 수 있다 (3 층 구조). 또, 접착제를 사용하지 않는 방법 (2 층 구조) 으로는, 폴리이미드의 전구체인 폴리이미드 바니시 (폴리아믹산 바니시) 를 구리박에 도포하고, 가열함으로써 이미드화하는 캐스팅법이나, 폴리이미드 필름 상에 열가소성의 폴리이미드를 도포하고, 그 위에 구리박을 중첩하여, 가열 가압하는 라미네이트법을 들 수 있다. 캐스팅법에 있어서는, 폴리이미드 바니시를 도포하기 전에 열가소성 폴리이미드 등의 앵커코트재를 미리 도포해 두는 것도 유효하다.
본 발명에 관련된 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하고, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다. 또, 본 발명에 관련된 적층체는, 구리박을 수지에 첩부하여 이루어지는 상기 서술한 바와 같은 구리 피복 적층판에 한정되지 않고, 수지 상에 스퍼터링, 도금으로 구리층을 형성한 메탈라이징재여도 된다.
상기 서술한 바와 같이 제조한 적층체의 구리박 상에 형성된 피복층 표면에 레지스트를 도포하고, 마스크에 의해 패턴을 노광하여, 현상함으로써 레지스트 패턴을 형성한다.
계속해서, 레지스트 패턴의 개구부에 노출된 피복층을, 시약을 사용하여 제거한다. 당해 시약으로는, 염산, 황산 또는 질산을 주성분으로 하는 것을 사용하는 것이, 입수 용이성 등의 이유에서 바람직하다. 귀금속층은 매우 얇기 때문에, 제조시의 열이력에 의해 구리박 기재의 구리와 서로 적당히 확산되어 있고, 이 확산에 의해 최표층 근방까지 도달한 구리 원자가 대기 또는 레지스트의 건조 공정의 가열에 의해 산화되어, 산화구리가 생성된다. 확산에 의해 형성된 귀금속/구리의 합금층 중에 있어서의 이 산화구리는 산으로 용이하게 용해되기 때문에, 동시에 귀금속도 제거된다. 따라서 내부식성이 있는 귀금속층이어도, 레지스트 패턴의 개구부에 노출된 부분으로부터 용이하게 제거하는 것이 가능해진다.
다음으로, 적층체를 에칭액에 침지한다. 이 때, 에칭을 억제하는 백금, 팔라듐 및 금 중 어느 1 종 이상을 포함하는 피복층은, 구리박 상의 레지스트 부분에 가까운 위치에 있고, 레지스트측의 구리박의 에칭은, 이 피복층 근방이 에칭되어 가는 속도보다 빠른 속도로, 피복층으로부터 멀어진 부위의 구리의 에칭이 진행됨으로써, 구리의 회로 패턴의 에칭이 거의 수직으로 진행한다. 이로써 구리의 불필요 부분이 제거되고, 이어서 에칭 레지스트를 박리·제거하여 회로 패턴을 노출시킬 수 있다.
적층체에 회로 패턴을 형성하기 위해서 사용하는 에칭액에 대해서는, 피복층의 에칭 속도는, 구리보다 충분히 작기 때문에 에칭 팩터를 개선하는 효과를 갖는다. 에칭액은, 염화제2구리 수용액, 또는, 염화제2철 수용액 등을 사용할 수 있다.
또, 피복층을 형성하기 전에, 미리 구리박 기재 표면에 내열층을 형성해 두어도 된다.
(프린트 배선판의 구리박 표면의 회로 형상)
상기 서술한 바와 같이 피복층측으로부터 에칭되어 형성된 프린트 배선판의 구리박 표면의 회로는, 그 장척상의 2 개의 측면이 절연 기판 상에 수직으로 형성되는 것이 아니라, 통상, 구리박의 표면에서 아래를 향하여, 즉 수지층을 향하여, 끝이 넓어지는 형상으로 형성된다 (늘어짐의 발생). 이것에 의해, 장척상의 2 개의 측면은 각각 절연 기판 표면에 대해 경사각 (θ) 을 갖고 있다. 현재 요구되고 있는 회로 패턴의 미세화 (파인 피치화) 를 위해서는, 회로의 피치를 가능한 한 좁게 하는 것이 중요하지만, 이 경사각 (θ) 이 작으면, 그 만큼 늘어짐이 커져, 회로의 피치가 넓어진다. 또, 경사각 (θ) 은, 통상, 각 회로 및 회로 내에서 완전하게 일정하지는 않다. 이와 같은 경사각 (θ) 의 편차가 크면, 회로의 품질에 악영향을 미칠 우려가 있다. 따라서, 피복층측으로부터 에칭되어 형성된 프린트 배선판의 구리박 표면의 회로는, 장척상의 2 개의 측면이 각각 절연 기판 표면에 대해 65 ∼ 90 °의 경사각 (θ) 을 갖고, 또한, 동일 회로 내의 tanθ 의 표준 편차가 1.0 이하인 것이 바람직하다. 또, 에칭 팩터로는, 회로의 피치가 50 ㎛ 이하일 때, 1.5 이상인 것이 바람직하고, 2.5 이상인 것이 더욱 바람직하다.
실시예
이하, 본 발명의 실시예를 나타내지만, 이들은 본 발명을 보다 잘 이해하기 위해서 제공하는 것으로, 본 발명이 한정되는 것을 의도하는 것은 아니다.
(예 1 : 실시예 1 ∼ 7, 9 ∼ 15, 18 ∼ 22, 24, 25, 27 ∼ 29, 31, 32)
(구리박으로의 피복층의 형성 (에칭면))
구리박 기재로서, 표면 조도 (Rz) 는 0.1 ㎛, 8 ㎛ 두께의 압연 구리박 (닛코 금속 제조 C1100) 을 준비하였다.
이온 빔원을 구비한 CHA 사 제조 Vaccume WEB Chamber (14 inch 폭) 를 사용하여, 구리박 표면의 전처리를 실시하였다. 이온 빔원에는 카우프만형 이온 빔원 6.0 ㎝×40 ㎝ Linear Ion Source (ION TECH INC 제조) 를 사용하였다. 이온 빔원의 전원은 동사 MPS-5001 로, 이온 빔의 최대 출력은 대략 3 W/㎤ 였다.
표면 처리에 앞서 실시한 이온 빔에 의한 전처리 조건은,
출력 : 1.2 W/㎠
Ar 압 : 0.2 Pa
구리박 반송 속도 : 10 m/min
이었다. 이 전처리로 구리박 표면에 부착되어 있는 얇은 산화막을 제거하고, Au, Pt, Pd, Ni, V, Co, Cr, Sn, Zn 또는 이들 합금의 타깃을 스퍼터링함으로써, 피복층을 형성하였다. 스퍼터링에 사용한 각종 금속의 단체 (單體) 는 순도가 3 N 인 것을 사용하였다. 또, CoCr (Cr 은 20 질량%), NiV (V 는 7 질량%), NiZn (Zn 은 20 질량%), NiSn (Sn 은 20 질량%) 을 구체적인 합금 타깃으로서 사용하였다. 성막 순서는 Au, Pt, Pd 중 어느 층을 형성한 후에, Ni, V, Co, Cr, Sn, Zn 중 어느 1 종 이상으로 이루어지는 층으로 하였다. 부착량은 출력을 변화시켜 조정하였다.
(표면 처리층의 형성 (접착면))
상기 서술한 피복층이 형성된 표면의 반대측의 구리박 기재 표면에 대해, 폴리이미드 필름과의 접착층을 동일한 스퍼터링 장치를 사용하여 형성하였다. 얇은 산화 피막을 전처리로 제거한 후, Ni 층 (부착량 90 ㎍/d㎡), 이 위에 Cr 층 (부착량 70 ㎍/d㎡) 을 형성하였다.
(부착량의 측정)
피복층의 Au, Pt, Pd 부착량 측정은, 왕수로 구리층의 절반 정도를 용해시키고, 그 용해액을 희석하여, 원자 흡광 분석법으로 실시하였다. 그 외에는 50 ㎜×50 ㎜ 의 구리층 표면의 피막을 HNO3 (2 중량%) 과 HCl (5 중량%) 를 혼합한 용액에 용해하고, 그 용액 중의 금속 농도를 ICP 발광 분광 분석 장치 (에스아이아이·나노테크놀로지 주식회사 제조, SFC-3100) 로 정량하여, 단위 면적당의 금속량 (㎍/d㎡) 을 산출하였다.
(XPS 에 의한 측정)
피복층의 뎁스 프로파일을 작성했을 때의 XPS 의 가동 조건을 이하에 나타낸다.
·장치 : XPS 측정 장치 (알박파이사, 형식 5600 MC)
·도달 진공도 : 3.8×10-7 Pa
· X 선 : 단색 AlKα 또는 비단색 MgKα, 엑스선 출력 300 W, 검출 면적 800 ㎛φ, 시료와 검출기가 이루는 각도 45°
·이온선 : 이온종 Ar, 가속 전압 3 kV, 소인 면적 3 ㎜×3 ㎜, 스퍼터링 레이트 2.0 ㎚/min (SiO2 환산)
(CCL 화)
구리박 기재의 Ni 층 및 Cr 층 형성측 표면에 접착제가 부착된 폴리이미드 필름 (닛칸공업성, CISV1215) 을 압력 7 kgf/㎠, 160 ℃, 40 분의 조건으로 접착하였다.
(에칭에 의한 회로 형상)
구리박의 표면 처리층이 형성된 면에 감광성 레지스트 도포 및 노광 공정에 의해 10 개의 21 ㎛ 폭의 회로 (개구폭 9 ㎛) 를 인쇄하고, 구리박의 불필요 부분을 제거하는 에칭 처리를 이하의 조건으로 실시하였다.
(에칭 조건)
에칭은, 하기의 조건으로 스프레이 에칭 장치를 사용하여 실시하였다.
·액 조성
염화제2구리 (2.0 ㏖/ℓ)+염산 (1.5 ㏖/ℓ)
·스프레이압 : 0.2 ㎫
·액온 : 50 ℃
(30 ㎛ 피치 회로 형성)
·레지스트 L/S=21 ㎛/9 ㎛
·마무리 회로 보텀 (저부) 폭 : 15 ㎛
·에칭 종점의 확인 : 시간을 바꾸어 에칭을 수(數) 수준(水準) 실시하고, 광학 현미경으로 회로 사이에 구리가 잔존하지 않게 되는 것을 확인하여, 이것을 에칭 시간으로 하였다.
에칭 후, 45 ℃ 의 NaOH 수용액 (100 g/ℓ) 에 1 분간 침지시켜 레지스트를 박리하였다.
(에칭 팩터의 측정 조건)
에칭 팩터는, 끝이 넓어지는 형상으로 에칭되었을 경우 (늘어짐이 발생했을 경우), 회로가 수직으로 에칭되었다고 가정했을 경우의, 구리층으로부터의 수선과 수지 기판의 교점으로부터의 늘어짐의 길이의 거리를 a 로 했을 경우에 있어서, 이 a 와 구리층의 두께 b 의 비 : b/a 를 나타내는 것이고, 이 수치가 클수록, 경사각은 커져, 에칭 잔류물이 남지 않고, 늘어짐이 작아지는 것을 의미한다. 도 1 에, 회로 패턴의 일부 표면 사진과, 당해 부분에 있어서의 회로 패턴의 폭방향의 횡단면의 모식도와, 그 모식도를 사용한 에칭 팩터의 계산 방법의 개략을 나타낸다. 이 a 는 회로 상방으로부터의 SEM 관찰에 의해 측정하고, 에칭 팩터 (EF=b/a) 를 산출하였다. 이 에칭 팩터를 사용함으로써, 에칭성의 양부를 간단하게 판정할 수 있다. 또한, 경사각 (θ) 은 상기 순서로 측정한 a 및 구리층의 두께 b 를 사용하여 아크탄젠트를 계산함으로써 산출하였다. 이들의 측정 범위는 회로 길이 600 ㎛ 이고, 12 점의 에칭 팩터, 그 표준 편차 및 경사각 (θ) 의 평균값을 결과로서 채용하였다.
여기서, 도 2 및 3 에, 에칭 후의 알칼리로 레지스트를 박리하고 있지 않은 회로 상부로부터의 사진을 나타낸다. 이 중, 도 2 는 건전부 (레지스트와 구리 기재가 박리되어 있지 않은 부분) 를 나타내고, 도 3 은 이상부 (레지스트와 구리 기재가 일부 박리되어 있는 부분) 를 나타낸다. 레지스트가 기재와 충분히 밀착되어 있으면, 도 2 와 같이 금속 광택이 레지스트 넘어로 확인할 수 있는 데다가, 회로가 직선인 것을 확인할 수 있다. 한편, 레지스트와 기재가 에칭 중에 박리되면, 도 3 의 점선으로 둘러싸인 부분과 같이 레지스트 넘어로 금속 광택은 확인할 수 없고, 또한 건전부와 비교하면 이 부분은 회로의 직선성이 열등하다. 이 때문에, 본 실시예에 있어서의 내레지스트 박리성 평가에서는, 레지스트 패턴 (L/S=21 ㎛/9 ㎛, 10 개) 중에 도 3 과 같은 레지스트 박리가 15 지점까지면 ○, 16 ∼ 25 지점까지면 △, 26 지점 이상은 × 로 하였다.
(예 2 : 실시예 16, 17, 26, 33 (합금 타깃))
예 1 의 순서로 8 ㎛ 두께의 압연 구리박 (닛코 금속 제조 C1100) 에 PdNi (Pd는 20 질량%), AuNi (Au 는 20 질량%), PtNi (Pt 는 20 질량%) 를 스퍼터링하여 각 합금층을 형성하였다. 이 면에 레지스트 패턴을 인쇄하여, 에칭성을 평가하였다.
(예 3 : 실시예 8, 23, 30)
8 ㎛ 두께의 압연 구리박 (닛코 금속 제조 C1100) 에 NiV 합금층을 스퍼터링으로 형성한 후, Au, Pd, Pt 중 어느 층을 스퍼터링으로 형성하였다. 이 면에 레지스트 패턴을 인쇄하여, 에칭성을 평가하였다.
(예 4 : 비교예 1 (블랭크재))
두께 8 ㎛ 두께의 압연 구리박 (닛코 금속 제조 C1100) 과 폴리이미드 필름을 예 1 의 순서로 적층하여, 에칭성을 평가하였다.
(예 5 : 참고예 2, 7, 8, 비교예 3 ∼ 6)
예 1 의 순서로 두께 8 ㎛ 두께의 압연 구리박 (닛코 금속 제조 C1100) 에 스퍼터링으로 Pd, Au, Pt, NiV, CoCr, NiSn, NiZn 층을 형성시켰다. 이 면에 레지스트 패턴을 인쇄하여, 에칭성을 평가하였다.
예 1 ∼ 5 의 각 시험 조건 및 측정 결과를 표 1 및 2 에 나타낸다.
또, 도 4 에, 실시예 12 의 스퍼터 후의 XPS 에 의한 뎁스 프로파일을 나타낸다.
Figure 112014017073849-pct00001
Figure 112014017073849-pct00002
<평가>
실시예 1, 6, 18, 20, 27 에서는 에칭 중에 레지스트 박리가 일어났지만, 회로를 형성할 수 있었던 부분에서 에칭 팩터를 측정하면, 블랭크재 (비교예 1) 보다 큰 값이 되었다.
실시예 2 ∼ 4, 7, 9 ∼ 14, 19, 21, 22, 24, 28, 29, 31 에서는 귀금속층을 귀금속과 Cu 이외의 층으로 덮음으로써, 극미량의 귀금속 부착량으로도 에칭 중에 레지스트 박리는 일어나지 않고, 형태 붕괴가 작은 회로를 형성할 수 있었다.
실시예 5, 15, 25, 32 는 귀금속을 덮는 층의 주성분 Ni 의 부착량 300 ㎍/d㎡ 를 초과하고 있는 것이지만, 귀금속 부착량이 동일한 정도의 실시예 4, 12, 24, 31 과 각각 비교하면, 회로의 형태 붕괴는 동일한 정도인 점에서, Ni 의 부착량 300 ㎍/d㎡ 를 초과해도 효과가 포화되었고, 비용면에서 귀금속을 덮는 층의 주성분 Ni 의 부착량은 300 ㎍/d㎡ 이하이면 되는 것을 알 수 있다.
귀금속층이 최표층이 되어 있는 실시예 8, 23, 30 에서는, 동일한 정도의 부착량인 실시예 7, 22, 29 와 각각 비교했을 경우, 에칭 팩터는 작아졌다. 이것에 의해, 극미량의 귀금속층이 상이한 금속 층으로 덮여 있는 구성 쪽이 바람직한 것을 알 수 있다.
합금 타깃을 사용한 실시예 16, 17, 26, 33 에서도, 블랭크재 (비교예 1) 와 비교하면 에칭 팩터는 커졌다.
비교예 3 ∼ 6 은 블랭크재와 비교하면 에칭 팩터가 높지만, 귀금속층과의 조합이 있는 경우와 비교하면, 에칭 팩터는 작아졌다.
참고예 2, 7, 8 은 동일한 정도의 귀금속량인 실시예 19, 24, 31 과 각각 비교하면, 에칭 팩터는 동일한 정도이기 때문에, Au 의 부착량은 200 ㎍/d㎡ 이하, Pt 의 부착량은 200 ㎍/d㎡ 이하, Pd 의 부착량은 120 ㎍/d㎡ 이하이면 되는 것을 알 수 있다.

Claims (10)

  1. 구리박 기재와, 그 구리박 기재 표면의 적어도 일부를 피복하고, 또한, Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상을 포함하는 피복층을 구비하고,
    상기 피복층이, 추가로 Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상을 포함하고,
    상기 피복층에 있어서의 Au 의 부착량이 200 ㎍/d㎡ 이하, Pt 의 부착량이 200 ㎍/d㎡ 이하, Pd 의 부착량이 120 ㎍/d㎡ 이하이고,
    XPS 에 의한 표면으로부터의 깊이 방향 분석에서 얻어진 깊이 방향 (x : 단위 ㎚) 의 Au, Pt 및 Pd 로 이루어지는 군에서 선택된 1 종 이상의 원자 농도 (%) 를 f(x), Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 이상의 금속의 원자 농도를 g(x) 로 하고, 구간 [0, 5] 에 있어서의 f(x) 및 g(x) 중 제 1 극대값을 취하는 깊이를 X 로 했을 때, g(X)≥f(X) 를 만족하는 프린트 배선판용 구리박.
  2. 제 1 항에 있어서,
    상기 피복층에 있어서의 Au 의 부착량이 30 ∼ 200 ㎍/d㎡ 이하, Pt 의 부착량이 30 ∼ 200 ㎍/d㎡ 이하, Pd 의 부착량이 25 ∼ 120 ㎍/d㎡ 이하인 프린트 배선판용 구리박.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 Ni, V, Co, Cr, Sn 및 Zn 으로 이루어지는 군에서 선택되는 금속이 Ni 및 Co 이고,
    상기 피복층에 있어서의 Ni 의 부착량이 300 ㎍/d㎡ 이하, Co 의 부착량이 300 ㎍/d㎡ 이하인 프린트 배선판용 구리박.
  5. 삭제
  6. 제 1 항, 제 2 항 및 제 4 항 중 어느 한 항에 기재된 프린트 배선판용 구리박으로 구성된 압연 구리박 또는 전해 구리박을 준비하는 공정과, 상기 구리박의 피복층을 에칭면으로 하고, 그 구리박과 수지 기판의 적층체를 제작하는 공정과, 상기 적층체를 염화제2철 수용액 또는 염화제2구리 수용액을 사용하여 에칭하고, 구리의 불필요 부분을 제거하여 구리의 회로를 형성하는 공정을 포함하는 전자 회로의 형성 방법.
  7. 제 1 항, 제 2 항 및 제 4 항 중 어느 한 항에 기재된 프린트 배선판용 구리박과 수지 기판의 적층체.
  8. 구리층과 수지 기판의 적층체로서, 상기 구리층의 표면의 적어도 일부를 피복하는 제 1 항, 제 2 항 및 제 4 항 중 어느 한 항에 기재된 피복층을 구비한 적층체.
  9. 제 7 항에 있어서,
    상기 수지 기판이 폴리이미드 기판인 적층체.
  10. 제 7 항에 기재된 적층체를 재료로 한 프린트 배선판.
KR1020147004509A 2011-08-24 2012-04-06 프린트 배선판용 구리박 및 그것을 사용한 적층체 KR101507290B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-182466 2011-08-24
JP2011182466A JP5558437B2 (ja) 2011-08-24 2011-08-24 プリント配線板用銅箔及びそれを用いた積層板
PCT/JP2012/059550 WO2013027444A1 (ja) 2011-08-24 2012-04-06 プリント配線板用銅箔及びそれを用いた積層体

Publications (2)

Publication Number Publication Date
KR20140040275A KR20140040275A (ko) 2014-04-02
KR101507290B1 true KR101507290B1 (ko) 2015-03-30

Family

ID=47746200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004509A KR101507290B1 (ko) 2011-08-24 2012-04-06 프린트 배선판용 구리박 및 그것을 사용한 적층체

Country Status (5)

Country Link
JP (1) JP5558437B2 (ko)
KR (1) KR101507290B1 (ko)
CN (1) CN103262665B (ko)
TW (1) TWI455659B (ko)
WO (1) WO2013027444A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297011B2 (ja) * 2014-08-28 2018-03-20 株式会社有沢製作所 3層フレキシブル金属張積層板及び両面3層フレキシブル金属張積層板
JP7312730B2 (ja) 2020-07-17 2023-07-21 エスペック株式会社 環境形成装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087268A1 (ja) * 2009-01-29 2010-08-05 日鉱金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111567A (zh) * 1993-12-28 1995-11-15 日本电解株式会社 敷铜箔层压板,多层印刷电路板及其处理方法
JP4592936B2 (ja) * 2000-12-05 2010-12-08 Jx日鉱日石金属株式会社 電子回路用銅箔及び電子回路の形成方法
JP2005101398A (ja) * 2003-09-26 2005-04-14 Mitsui Mining & Smelting Co Ltd 銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板
JP2006261270A (ja) * 2005-03-16 2006-09-28 Nippon Steel Chem Co Ltd フレキシブルプリント配線板用積層体およびその製造方法
WO2010147059A1 (ja) * 2009-06-18 2010-12-23 Jx日鉱日石金属株式会社 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087268A1 (ja) * 2009-01-29 2010-08-05 日鉱金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法

Also Published As

Publication number Publication date
TW201311068A (zh) 2013-03-01
CN103262665A (zh) 2013-08-21
KR20140040275A (ko) 2014-04-02
CN103262665B (zh) 2016-03-09
JP5558437B2 (ja) 2014-07-23
TWI455659B (zh) 2014-10-01
WO2013027444A1 (ja) 2013-02-28
JP2013045881A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
KR101487124B1 (ko) 프린트 배선판용 구리박 및 그것을 사용한 적층체
JP5937652B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP5367613B2 (ja) プリント配線板用銅箔
JP5702942B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
KR101507290B1 (ko) 프린트 배선판용 구리박 및 그것을 사용한 적층체
JP2019210521A (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JP5506497B2 (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
KR101375426B1 (ko) 프린트 배선판용 동박 및 그것을 사용한 적층체
JP5232823B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5406099B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP5524671B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP5808114B2 (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP5746876B2 (ja) 電子回路の形成方法
TWI576024B (zh) Printed wiring board with copper foil and the use of its laminated board
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
JP2011210984A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2012235062A (ja) 積層体及びこれを用いたプリント配線板
JP2013080734A (ja) プリント配線板用銅箔及びそれを用いた積層板
JP2011210998A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011210986A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee