TWI397359B - A copper foil for printed wiring board excellent in etching and a laminate for use thereof - Google Patents

A copper foil for printed wiring board excellent in etching and a laminate for use thereof Download PDF

Info

Publication number
TWI397359B
TWI397359B TW100110725A TW100110725A TWI397359B TW I397359 B TWI397359 B TW I397359B TW 100110725 A TW100110725 A TW 100110725A TW 100110725 A TW100110725 A TW 100110725A TW I397359 B TWI397359 B TW I397359B
Authority
TW
Taiwan
Prior art keywords
copper foil
atomic concentration
copper
printed wiring
wiring board
Prior art date
Application number
TW100110725A
Other languages
English (en)
Other versions
TW201212753A (en
Inventor
Hideki Furusawa
Misato Chuganji
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201212753A publication Critical patent/TW201212753A/zh
Application granted granted Critical
Publication of TWI397359B publication Critical patent/TWI397359B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

蝕刻性優異之印刷配線板用銅箔及使用其之積層體
本發明係有關於一種印刷配線板用銅箔及使用其之積層體，尤其有關於一種可撓性印刷配線板用銅箔及使用其之積層體。
印刷配線板歷於這半個世紀來發展快速，如今幾乎所有電子設備中均有使用。隨著近年來對電子設備之小型化、高性能化之需求增大，搭載零件之高密度構裝化及訊號之高頻化不斷進展，對印刷配線板要求導體圖案之微細化(細間距化(fine pitch))或高頻對應等。
印刷配線板通常係經下述步驟來製造：將絕緣基板接著於銅箔而製成積層體之後，藉由蝕刻於銅箔面形成導體圖案。因此，要求印刷配線板用銅箔具有良好的蝕刻性。
若不對銅箔之與樹脂不接著之面實施表面處理，則蝕刻後之銅箔電路的銅部分自銅箔表面朝下，亦即朝向樹脂層逐漸擴展地蝕刻(產生壓陷)。通常會成為電路側之面的角度較小的「壓陷」，尤其當產生較大的「壓陷」時，亦有於樹脂基板附近發生銅電路短路而成為不良品之情形。此處，第5圖係表示於形成銅電路時產生「壓陷」而在樹脂基板附近發生銅電路短路之一例的電路表面放大照片。
必須極力地減少此種「壓陷」，但為了防止這種逐漸擴展之蝕刻不良，亦考慮有延長蝕刻時間，進行更多蝕刻，以減少該「壓陷」。但是，此時將存在下述問題：當存在已達特定寬度尺寸之部位時，則該部位將會被進一步蝕刻，故其銅箔部分的電路寬度會因而變窄，電路設計上無法獲得所要之均一的線寬度(電路寬度)，尤其是該部分(被細線化之部分)會發熱，有時會發生斷線。於進一步推展電子電路之精細圖案化之過程中，目前因此種蝕刻不良而引起之問題更嚴重，於電路形成上成為較大問題。
在專利文獻1中揭示有改善上述問題之方法，係於蝕刻面側之銅箔形成蝕刻速度比銅慢的金屬或合金層之表面處理。此時之金屬或合金係Ni、Co及其等之合金。於設計電路時，由於蝕刻液係自抗蝕劑塗佈側，亦即自銅箔表面開始浸透，因此，若於抗蝕劑正下方具有蝕刻速度較慢的金屬或合金層，則可以抑制該金屬或合金層附近的銅箔部分之蝕刻，而其他銅箔部分之蝕刻仍進行，因此能得到「壓陷」減少且可形成寬度更為均一之電路之效果，與先前技術相比較可以形成較為陡峭之電路，可謂之具有較大進步。
又，於專利文獻2中，形成厚度為1000～10000之Cu薄膜，並於該Cu薄膜上形成厚度為10～300之蝕刻速度比銅慢之Ni薄膜。
專利文獻1：日本特開2002-176242號公報
專利文獻2：日本特開2000-269619號公報
近年來，進一步發展電路之微細化及高密度化，需要具有側面傾斜更為陡峭之電路。然而，專利文獻1所記載之技術並不能滿足該等要求。
又，專利文獻1所揭示之表面處理層，須藉由軟蝕刻來除去，進而與樹脂之非接著面之表面處理銅箔在加工成積層體之步驟中，須實施樹脂黏貼等高溫處理。這將引起表面處理層氧化，結果導致銅箔蝕刻性劣化。
關於前者，為了縮短除去蝕刻之時間，並較為乾淨地除去，必須極力使表面處理層的厚度較薄，並且於後者之情形下，因具有下述問題，故須加以改良或替換為其他材料，該問題係：基底的銅層因受熱而被氧化(由於會變色，因此通稱為「燒痕」)，且抗蝕劑的塗佈性(均勻性、密合性)不良或於蝕刻時界面氧化物過度蝕刻等導致發生圖案蝕刻的蝕刻性、短路及電路圖案寬度之控制性等不良之問題。
進而，專利文獻1和專利文獻2所揭示之表面處理層係使用Ni或Co來形成，然而這將帶來Ni或Co會因其磁性而對電子設備造成不良影響之擔憂。
因此，本發明的課題在於提供一種於形成電路圖案時蝕刻性良好且適於細間距化、並且磁性被良好地抑制之印刷配線板用銅箔及使用其之積層體。
本發明人等經潛心研究，結果發現在將包含鉑、鈀及金之任一種以上之被覆層，以特定之原子濃度設置於銅箔之與樹脂不接著之面側之情形下，可形成電路側之面的傾斜角為80°以上之電路。藉此能夠形成可充分對應近年來之電路微細化及高密度化之電路。
在基於以上見解而完成之本發明於一個態樣中，係提供一種印刷配線板用銅箔，其銅箔基材以及被覆層，該被覆層被覆銅箔基材表面的至少一部分，且包含鉑、鈀及金之任一種以上，並且，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及/或鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.9，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.6。
於本發明的印刷配線板用銅箔的一實施方式中，具備銅箔基材以及被覆層，該被覆層被覆上述銅箔基材表面的至少一部分，且包含鉑、鈀及金之任1種以上，並且，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及/或鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足0.03≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.9，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.6。
於本發明的印刷配線板用銅箔的另一實施方式中，於進行相當於聚醯亞胺硬化之熱處理時，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
於本發明的印刷配線板用銅箔的又一實施方式中，於進行相當於聚醯亞胺硬化之熱處理時，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
於本發明的印刷配線板用銅箔的又一實施方式中，進行了相當於聚醯亞胺硬化之熱處理，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
於本發明的印刷配線板用銅箔的又一實施方式中，進行了相當於聚醯亞胺硬化之熱處理(氮環境、350℃、加熱2小時)，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx十∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
於本發明的印刷配線板用銅箔的又一實施方式中，被覆層中的鉑附著量為1050μg/dm2 以下，鈀附著量為600μg/dm2 以下，金附著量為1000μg/dm2 以下。
於本發明的印刷配線板用銅箔的又一實施方式中，被覆層中的鉑附著量為20～400μg/dm2 ，鈀附著量為20～250μg/dm2 ，金附著量為20～400μg/dm2 。
於本發明的印刷配線板用銅箔的又一實施方式中，印刷配線板係可撓性印刷配線板
於本發明的又一方面，提供一種電子電路之形成方法，包括下述步驟：準備由本發明銅箔所構成之壓延銅箔或電解銅箔之步驟；以銅箔的被覆層為蝕刻面，製作銅箔與樹脂基板之積層體之步驟；利用氯化鐵水溶液或氯化銅水溶液對積層體進行蝕刻，除去不需要銅的部分而形成銅電路之步驟。
於本發明的又一方面，提供一種積層體，係本發明的銅箔與樹脂基板之積層體。
於本發明的又一方面，提供一種積層體，係銅層與樹脂基板之積層體，其具備被覆銅層表面至少一部分之本發明的被覆層。
於本發明積層體的一實施方式中，樹脂基板係聚醯亞胺基板。
於本發明的又一方面，提供一種印刷配線板，係以本發明積層體作為材料。
根據本發明，可以提供一種在形成電路圖案時蝕刻性良好且適於細間距化、並且磁性被良好地抑制之印刷配線板用銅箔及使用其之積層體。
(銅箔基材)
可用於本發明之銅箔基材的形態並無特別限制，典型而言可以壓延銅箔或電解銅箔之型態來使用。通常，電解銅箔係將銅自硫酸銅鍍浴電解析出至鈦或不鏽鋼的滾筒(drum)上銅而製造，壓延銅箔係反覆進行利用壓延輥之塑性加工和熱處理來製造。多將壓延銅箔用於要求彎曲性之用途。
銅箔基材的材料，除了通常用作印刷配線板導體圖案之韌煉銅、無氧銅等高純度銅以外，例如亦可使用：摻雜Sn之銅、摻雜Ag之銅以及如添加有Cr、Zr或Mg等之銅合金、添加有Ni和Si等之卡遜系銅合金之類的銅合金。另外，於本說明書中，當單獨使用術語「銅箔」時，亦包含銅合金箔。
可用於本發明之銅箔基材的厚度亦並無特別限制，只要適度調節為適合用於印刷配線板之厚度即可。例如，可以為5～100μm左右。其中，於以形成精細圖案為目的之情形下為30μm以下，較佳為20μm以下，典型為5～20μm左右。
用於本發明之銅箔基材並無特別限制，例如，亦可使用未經粗化處理之銅箔基材。先前，通常為如下情況：利用特殊鍍敷於表面附上μm級之凹凸，而實施表面粗化處理，藉由物理性的定準效應使銅箔基材具有與樹脂間之接著性，然而，另一方面，就細節距或高頻電氣特性而言，平滑之箔較好，而粗化箔會朝不利方向起發展。又，若為未經粗化處理之銅箔基材，則由於粗化處理步驟被省略而具有提高經濟性和生產性之效果。
(1)被覆層的構成
於銅箔基材之與絕緣基板接著之面的相反側(預定形成電路之面側)的表面至少一部分上，形成有被覆層。被覆層包含鉑、鈀及金之任1種以上。
再者，於銅箔基材之與絕緣基板接著之面側，亦可形成例如由自銅箔基材表面依次積層之中間層及表層所構成之其他被覆層，以提高銅箔基材與絕緣基板之接著性。此時，較佳為中間層係包含例如Ni、Mo、Ti、Zn、Co、V、Sn、Mn、Nb、Ta及Cr之至少任1種。中間層亦可由金屬單體構成，較佳為由例如Ni、Mo、Ti、Zn、Co、Nb及Ta之任1種構成。中間層亦可由合金構成，較佳為由例如Ni、Zn、V、Sn、Mn、Cr及Cu之至少任意2種之合金所構成。
(2)被覆層的鑒定
被覆層的鑒定可利用XPS或AES等表面分析裝置，自表層開始進行氬濺鍍，進行深度方向之化學分析，根據各檢測峰值之存在來進行鑒定。
(3)被覆層表面的原子濃度
若被覆層的貴金屬原子濃度過高，則初期蝕刻性會變差，難以獲得本發明之良好的蝕刻性。因此，本發明之被覆層若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及/或鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.9，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.6。
又，為了獲得本發明效果之良好的蝕刻性，需要一定程度之貴金屬原子濃度。因此，較佳為於區間[0,1.0]中，滿足0.03≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.9，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.6。
又，較佳為當進行了相當於聚醯亞胺硬化之熱處理(氮環境、350℃、加熱2小時)時，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
進而，更佳為於區間[0,1.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
又，一種進行了相當於聚醯亞胺硬化之熱處理(氮環境、350℃、加熱2小時)之印刷配線板用銅箔，較佳為若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
進而，更佳為於區間[0,1.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
(4)附著量
於由鉑構成被覆層之情形下，鉑附著量為1050μg/dm2 以下，更佳為20～400μg/dm2 ，進而更佳為50～300μg/dm2 。於由鈀構成被覆層之情形下，鈀附著量為600μg/dm2 以下，更佳為20～250μg/dm2 ，進而更佳為30～180μg/dm2 。於由金構成被覆層之情形下，金附著量為1000μg/dm2 以下，更佳為20～400μg/dm2 ，進而更佳為50～300μg/dm2 。若被覆層的鉑附著量未達15μg/dm2 、被覆層的鈀附著量未達10μg/dm2 及被覆層的金附著量未達10μg/dm2 ，則效果均不充分。另一方面，若被覆層的鉑附著量超過1050μg/dm2 、被覆層的鈀附著量超過600μg/dm2 及被覆層的金附著量超過1000μg/dm2 ，則分別會對初期蝕刻性造成不良影響。
進而，為了提高防銹效果，可於被覆層上，進而形成鉻層或鉻酸鹽層及/或矽烷處理層。又，於銅箔基材與被覆層之間，只要不對初期蝕刻性產生不良影響，就耐加熱變色之觀點而言，亦可設置基底層。基底層較佳為鎳、鎳合金、鈷、銀及錳。設置基底層之方法，可使用乾式法和濕式法之任一種。
(銅箔的製造方法)
本發明的印刷配線板用銅箔可藉由濺鍍法形成。亦即，藉由濺鍍法，利用被覆層來被覆銅箔基材表面的至少一部分。具體而言，係藉由濺鍍法，於銅箔的蝕刻面側形成被覆層，該被覆層係由蝕刻速率比銅低之鉑、鈀及金之任1種以上所構成。被覆層並不限於藉由濺鍍法來形成，亦可利用例如電鍍、無電鍍等濕式鍍敷法而形成。
(印刷配線板的製造方法)
可使用本發明的銅箔根據常用方法來製造印刷配線板(PWB)。以下舉出印刷配線板的製造方法之例。
首先，貼合銅箔與絕緣基板來製造積層體。積層有銅箔之絕緣基板，只要具有適用於印刷配線板之特性，則並無特別限制，例如，用於剛性PWB時，可使用紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布-紙複合基材環氧樹脂、玻璃布-玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂等，用於FPC時，可使用聚酯膜或聚醯亞胺膜等。
關於貼合之方法，在用於剛性PWB之情形下，準備以下之預浸體：將樹脂含浸於玻璃布等基材中，且使樹脂硬化至半硬化狀態為止。可將銅箔自被覆層的相反側之面重疊於預浸體，並進行加熱加壓，藉此進行貼合。
在用於可撓性印刷配線板(FPC)之情形下，可使用環氧系或丙烯酸系接著劑來將聚醯亞胺膜或聚酯膜與銅箔接著(3層結構)。又，不使用接著劑之方法(2層結構)，可以列舉：澆鑄法，將作為聚醯亞胺之前驅物之聚醯亞胺清漆(聚醯胺酸(polyamic acid)清漆)塗佈於銅箔，並透過加熱而醯亞胺化；或積層法，於聚醯亞胺膜上塗佈熱塑性之聚醯亞胺，並於其上疊合銅箔，並進行加熱加壓。於澆鑄法中，在塗佈聚醯亞胺清漆之前，預先塗佈熱塑性聚醯亞胺等錨固塗層(anchor coat)材料亦極為有效。
本發明的積層體可用於各種印刷配線板(PWB)，並無特別限制，例如，就導體圖案的層數之觀點而言，可應用於單面PWB、雙面PWB及多層PWB(3層以上)，就絕緣基板材料的種類之觀點而言，可應用於剛性PWB、可撓性PWB(FPC)及剛性-可撓性PWB中。又，本發明的積層體，並不限定於將銅箔貼附於樹脂上而形成之上述覆銅積層板，亦可為利用濺鍍、鍍敷而於樹脂上形成銅層之金屬噴敷材料。
將形成有下述結構之積層體浸漬於蝕刻液中，該結構係：在形成於以上述方法製作之積層體的銅箔上之被覆層表面塗佈抗蝕劑，且藉由遮罩曝光圖案，藉由顯影形成抗蝕劑圖案。此時，選自由抑制蝕刻之鉑族金屬、金及銀所構成之群中的1種所構成之被覆層，係位於銅箔上靠近抗蝕劑部分之位置，抗蝕劑側之銅箔之蝕刻，係以比該被覆層附近被蝕刻之速度更快之速度，對遠離被覆層之部位之銅進行蝕刻，藉此銅的電路圖案之蝕刻係大致垂直地進行。藉此可除去不需要銅的部分，繼而剝離/除去蝕刻抗蝕劑，露出電路圖案。
相對於用以在積層體形成電路圖案之蝕刻液，被覆層的蝕刻速度充分小於銅，因此，具有改善蝕刻因數之效果。蝕刻液可使用氯化銅水溶液或氯化鐵水溶液等，但氯化鐵水溶液尤其有效。其原因在於：微細電路的蝕刻需要花費時間，而氯化鐵水溶液的蝕刻速度比氯化銅水溶液快。又，於形成被覆層之前，亦可預先於銅箔基材表面形成耐熱層。
(印刷配線板的銅箔表面電路的線型圖案形狀)
如上述般自被覆層側蝕刻而形成之印刷配線板的銅箔表面電路的各線型圖案，其長尺狀的兩側面並非垂直地形成於絕緣基板上，通常係自銅箔的表面向下，亦即朝向樹脂層，逐漸展開而形成(產生壓陷)。藉此，長尺狀的兩側面分別相對於絕緣基板表面而具有傾斜角θ。為了適應目前所要求之電路圖案微細化(細間距化)，儘量使線型圖案的間距變狹窄極為重要，若該傾斜角θ小，壓陷則因此變大，線型圖案之間距則變寬。又，傾斜角θ通常於各線型圖案及線型圖案內並非完全固定。若這種傾斜角θ之不均較大，將存在會對電路品質產生不良影響之虞。因此，較佳為自被覆層側蝕刻而形成之印刷配線板的銅箔表面電路的各線型圖案，其長尺狀的兩側面分別相對於絕緣基板表面具有65～90°之傾斜角θ，並且，相同電路內的tanθ之標準偏差為1.0以下。
[實施例]
以下，舉出本發明的實施例，提供這些實施例係為了更好地理解本發明，其意圖並非在於限定本發明。
(例1：實施例1～51)
(於銅箔形成被覆層)
準備厚度為17μm、12μm及9μm的壓延銅箔(日礦金屬製造C1100)來作為實施例1～21和25～51的銅箔基材。壓延銅箔的表面粗糙度(Rz)分別為0.2μm、0.5μm。又，準備厚度為9μm的電解銅箔(日礦金屬製造JTC箔)來作為實施例22～24的銅箔基材。電解銅箔之與樹脂之接著面的表面粗糙度(Rz)為3.8μm，蝕刻面的表面粗糙度(Rz)為0.21μm。
藉由逆向濺鍍去掉附著於銅箔表面之薄氧化膜，並利用以下裝置及條件對Au、Pt或Pd之靶進行濺鍍，藉此形成被覆層。被覆層的厚度可藉由調整成膜時間而變化。濺鍍所使用之各種金屬的單體係使用純度為3N者。
‧裝置：批次式濺鍍裝置(ULVAC公司，型號MNS-6000)
‧極限真空(ultimate vacuum)：1.0×10-5 Pa
‧濺鍍壓：0.2Pa
‧逆向濺鍍功率：100W
‧濺鍍功率：50W
‧靶：蝕刻面用
Au-50wt%Pd、Pt-50wt%Pd
Au-50wt%Pt
Ni、Zn、Co、Cr、Ag、Mo(3N)
Ni-20wt%Zn、Ni-20wt%Sn
‧靶：接著面用
Ni、Cr(3N)
‧成膜速度：針對各靶經一定時間成膜約0.2μm，用三維測定器測定厚度，計算出每單位時間的濺鍍速率。
對設置有被覆層之銅箔，藉由逆向濺鍍去掉預先附著於與被覆層為相反側之表面的薄氧化被膜，依次使Ni層和Cr層成膜(實施例1～21、實施例25～51)。
於根據上述順序實施了表面處理之銅箔，以7kgf/cm2 之壓力、於160℃下利用熱壓機使帶有接著劑之聚醯亞胺膜(尼康工業(Nikkan Industries Co.Ltd.)製造，CISV1215)進行40分鐘積層。將部分銅箔於氮環境且為350℃下保持2小時之後，根據上述順序使其與聚醯亞胺膜積層。
<附著量的測定>
被覆層的Au、Pd及Pt的附著量測定，係利用王水將表面處理銅箔樣本溶解，稀釋該溶解液，藉由原子吸光分析法來進行。
<XPS之測定>
將製作被覆層之縱深分析時之XPS之運轉條件示於以下。
‧裝置：XPS測定裝置(ULVAC-PHI公司，型號5600MC)
‧極限真空：3.8×10-7 Pa
‧X射線：單色A1Kα或非單色MgKα、X射線輸出功率為300W、檢測面積為800μmψ、試料與檢測器所成之角度為45°
‧離子束：離子種類為Ar+ 、加速電壓為3kV、拂掠(sweep)面積為3mm×3mm、濺鍍速率為2.0nm/min(SiO2 換算)
‧測定係於利用濺鍍之成膜後，分別對實施了比測定接著強度時之聚醯亞胺硬化條件(350℃×30分)更為嚴苛之之條件之熱處理(350℃×120分)之狀態下的被膜層進行分析。
(藉由蝕刻而形成之電路形狀)
利用丙酮對銅箔的蝕刻面進行脫脂，並浸漬於硫酸(100g/L)中30秒，從而去掉表面的污垢和氧化層。繼而，利用旋轉塗佈機(Spin Coater)將液體抗蝕劑(東京應化工業製造，OFPR-800LB)滴加於蝕刻面，並乾燥。將乾燥後的抗蝕劑厚度調整至1μm。之後，藉由曝光步驟印刷10條電路，進而根據以下條件來實施去除不需要銅箔的部分之蝕刻處理。
<蝕刻條件>
‧氯化鐵水溶液：(37wt%、波美度：40°)
‧液溫：50℃
‧噴壓：0.25MPa
(形成間距為50μm之電路)
‧抗蝕劑L/S=33μm/17μm
‧完成電路下部(底部)寬度：25μm
‧蝕刻時間：10～130秒
(形成間距為30μm之電路)
‧抗蝕劑L/S=25μm/5μm‧完成電路下部(底部)寬度：15μm
‧蝕刻時間：30～70秒
‧蝕刻終點之確認：改變時間，按多個標準進行蝕刻，利用光學顯微鏡確認銅未殘留於電路之間，該時間即為蝕刻時間。
蝕刻後，於45℃的NaOH水溶液(100g/L)中浸漬1分鐘，剝離抗蝕劑。
<蝕刻因數的測定條件>
蝕刻因數係用來表示下述a與銅箔厚度b之比b/a，該a係表示逐漸展開蝕刻時(產生壓陷時)、以及假設電路垂直蝕刻時之來自銅箔上面的垂線與樹脂基板之交點開始之壓陷長度的距離，該b/a數值越大，意味著傾斜角變得越大，無蝕刻殘渣殘留，壓陷小。圖1係表示部分電路圖案的表面照片、該部分中的電路圖案的寬度方向橫剖面示意圖及使用該示意圖之蝕刻因數計算方法之概略。該a係自電路上方藉由SEM觀察來測定，計算出蝕刻因數(EF=b/a)。藉由使用該蝕刻因數，可以簡單地判斷出蝕刻性之良否。進而，傾斜角θ係藉由利用按照上述順序測定之a及銅箔的厚度b來計算反正切而算出。其測定範圍係電路長為600μm，12點蝕刻因數，採用其標準偏差和傾斜角θ的平均值作為結果。
(例2：實施例52～54)
於銅層厚度為8μm之金屬噴敷CCL(日礦金屬製造makinasu，銅層側Ra為0.01μm，連結塗層的金屬附著量Ni為1780μg/dm2 ，Cr為360μg/dm2 )上，以例1之順序蒸鍍Au、Pt及Pd，並評價蝕刻性。
(例3：實施例55～60)
準備厚度為9μm之下述壓延銅箔(BHYA箔)，該壓延銅箔係於與絕緣基板接著之面實施粗化處理、於蝕刻面實施2種防銹處理(鍍Ni+鉻酸鹽、鍍NiZn合金+鉻酸鋅)。粗化處理面及防銹處理面的Ra均為0.11μm。於該蝕刻面，以例1之順序蒸鍍Au、Pt及Pd，並評價蝕刻性。
(例4：比較例1～3：胚料)
準備12μm厚、17μm厚及9μm厚之壓延銅箔，分別按照與例1相同的順序接著聚醯亞胺膜。繼而於相反面藉由塗佈感光性抗蝕劑及進行曝光步驟來印刷10條電路，進而於例1之條件實施去除不需要銅箔的部分之蝕刻處理。
(例5：比較例4～9)
準備12μm厚之壓延銅箔，分別以例1之順序實施表面處理，並進行蝕刻處理。
(例6：比較例10)
於厚度為17μm之壓延銅箔的單面按照下述條件實施鍍Ni之後，在其相反面，以例1之順序藉由濺鍍來實施表面處理。以經實施鍍Ni之面作為蝕刻面之方式，按照例1之順序於該銅箔接著聚醯亞胺膜，並藉由蝕刻形成電路。
‧Ni：30g/L
‧pH：3.0
‧溫度：50℃
‧電流密度：35A/dm2
‧時間：4秒
(例7：比較例11～12)
準備厚度為9μm之下述壓延銅箔(BHYA箔)，該壓延銅箔係於與絕緣基板接著之面實施粗化處理、於蝕刻面實施2種防銹處理(鍍Ni+鉻酸鹽、鍍NiZn合金+鉻酸鋅)。按照例1之順序將該等進行蝕刻。
例1～7各自的測定結果示於表1～6。
<評價>
(實施例1～60)
於實施例1～18中，能夠以50μm間距和30μm間距這兩種間距的抗蝕劑圖案，形成蝕刻因數較大且亦無不均、並且剖面近似於矩形方狀之電路。
於實施例19～24中，即便於對銅箔實施相當於聚醯亞胺硬化之熱處理，且表層貴金屬擴散之狀態下，亦能以50μm間距和30μm間距這兩種間距的抗蝕劑圖案，形成蝕刻因數較大且亦無不均、並且剖面近似於矩形方狀之電路。
又，於實施例22～24中，即便在與樹脂接著之面實施了粗化處理，亦能以50μm間距和30μm間距這兩種間距的抗蝕劑圖案，形成蝕刻因數較大且亦無分散現象、並且剖面近似於矩形方狀之電路。
於實施例25～27中，即便銅箔的厚度為17μm，亦能以50μm間距和30μm間距這兩種間距的抗蝕劑圖案，形成蝕刻因數較大且亦無不均、並且剖面近似於矩形方狀之電路。
於實施例28～51中，即便將Ni、Zn、Co、Cr、Ag、Sn及Mo作為被覆層的基底層，亦能以50μm間距和30μm間距這兩種間距的抗蝕劑圖案，形成蝕刻因數較大且亦無不均、並且剖面近似於矩形方狀之電路。
於實施例52～54中，即便使用厚度為8μm之金屬噴敷CCL來作為銅箔，亦能以50μm間距和30μm間距這兩種間距的抗蝕劑圖案，形成蝕刻因數較大且亦無不均、並且剖面近似於矩形方狀之電路。
於實施例55～60中，即便為經實施一般的2種防銹處理(鍍Ni+鉻酸鹽、鍍NiZn合金+鉻酸鋅)之厚度為9μm的銅箔，並且該銅箔係在與樹脂接著之面實施粗化處理，亦能以50μm間距和30μm間距這兩種間距的抗蝕劑圖案，形成蝕刻因數亦較大且亦無不均、並且剖面近似於矩形方狀之電路。
圖2係表示實施例3的銅箔之藉由XPS而得之深度方向的濃度剖面圖。圖3係表示實施例22的銅箔之藉由XPS而得之深度方向的濃度剖面圖。圖4係表示根據實施例27形成之電路的照片及其剖面照片。
(比較例1～12)
比較例1～3分別為銅箔表面未經處理之胚料。於比較例1、3中，雖然能夠以50μm間距和30μm間距這兩種間距的抗蝕劑圖案形成電路，但是若與實施例13～15相比，電路之壓陷增大。比較例2係以50μm間距之抗蝕劑圖案進行，其電路之壓陷增大。又，在30μm間距之抗蝕劑圖案中，由於在銅箔厚度方向之蝕刻完成之前，於電路上方進行了側蝕，因此，無法形成電路。
於比較例4～9中，由於Pt、Pd及Au的附著量超過了上限值(分別為1050μg/dm2 、600μg/dm2 及1000μg/dm2 )，並且於表層1～4nm中該等之原子濃度亦提高，因此銅箔蝕刻面的耐腐食性增加，故無法以30μm間距之抗蝕劑圖案形成電路。
於比較例10～12中，由於未形成貴金屬被覆層，因此，蝕刻性不良，在50μm和30μm間距這兩種間距的抗蝕劑圖案中，電路之壓陷增大。
圖1：係表示部分電路圖案的表面照片、於該部分中的電路圖案的寬度方向橫剖面示意圖及使用該示意圖之蝕刻因數(EF)計算方法之概略。
圖2：係實施例3的銅箔之藉由XPS而得之深度方向的濃度剖面圖。
圖3：係實施例22的銅箔之藉由XPS而得之深度方向的濃度剖面圖。
圖4：係表示根據實施例27形成之電路及其剖面之照片。
圖5：係表示於形成銅電路時產生「壓陷」而在樹脂基板附近發生銅電路短路之一例的電路表面放大照片。

Claims (14)

  1. 一種印刷配線板用銅箔，具備銅箔基材以及被覆層，該被覆層被覆該銅箔基材表面的至少一部分且包含鉑、鈀及金之任1種以上；若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及/或鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.9，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.6。
  2. 如申請專利範圍第1項之印刷配線板用銅箔，具備銅箔基材以及被覆層，該被覆層被覆上述銅箔基材表面的至少一部分且包含鉑、鈀及金之任1種以上；若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及/或鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足0.03≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.9，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.6。
  3. 如申請專利範圍第1或2項之印刷配線板用銅箔，其中，於進行相當於聚醯亞胺硬化之熱處理時，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
  4. 如申請專利範圍第3項之印刷配線板用銅箔，其中，於進行相當於聚醯亞胺硬化之熱處理時，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足0.01≦∫f(x)dx/(f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
  5. 如申請專利範圍第1或2項之印刷配線板用銅箔，其中，進行了相當於聚醯亞胺硬化之熱處理，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
  6. 如申請專利範圍第5項之印刷配線板用銅箔，其中，進行了相當於聚醯亞胺硬化之熱處理，若將藉由XPS自表面往深度方向分析所得之深度方向(x：單位nm)的金、鉑及鈀的原子濃度(%)設為f(x)，將銅的原子濃度(%)設為g(x)，將氧的原子濃度(%)設為h(x)，將碳的原子濃度(%)設為i(x)，將其他金屬的原子濃度總和設為j(x)，則於區間[0,1.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3，於區間[1.0,4.0]中，滿足0.01≦∫f(x)dx/(∫f(x)dx+∫g(x)dx+∫h(x)dx+∫i(x)dx+∫j(x)dx)≦0.3。
  7. 如申請專利範圍第1或2項之印刷配線板用銅箔，其中，該被覆層中的鉑附著量為1050μg/dm2 以下，鈀附著量為600μg/dm2 以下，金附著量為1000μg/dm2 以下。
  8. 如申請專利範圍第7項之印刷配線板用銅箔，其中，該被覆層中的鉑附著量為20～400μg/dm2 ，鈀附著量為20～250μg/dm2 ，金附著量為20～400μg/dm2 。
  9. 如申請專利範圍第1或2項之印刷配線板用銅箔，其中，印刷配線板係可撓性印刷配線板。
  10. 一種電子電路形成方法，包括下述步驟：準備申請專利範圍第1或2項之銅箔所構成之壓延銅箔或電解銅箔之步驟；以該銅箔的被覆層為蝕刻面，製作該銅箔與樹脂基板之積層體之步驟；利用氯化鐵水溶液或氯化銅水溶液對該積層體進行蝕刻，除去不需要銅的部分而形成銅電路之步驟。
  11. 一種積層體，係申請專利範圍第1或2項之銅箔與樹脂基板之積層體。
  12. 一種積層體，係銅層與樹脂基板之積層體，其具備被覆該銅層表面至少一部分之申請專利範圍第1或2項之被覆層。
  13. 如申請專利範圍第11項之積層體，其中，該樹脂基板為聚醯亞胺基板。
  14. 一種印刷配線板，係以申請專利範圍第11項之積層體作為材料。
TW100110725A 2010-03-30 2011-03-29 A copper foil for printed wiring board excellent in etching and a laminate for use thereof TWI397359B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010078106A JP5232823B2 (ja) 2010-03-30 2010-03-30 エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体

Publications (2)

Publication Number Publication Date
TW201212753A TW201212753A (en) 2012-03-16
TWI397359B true TWI397359B (zh) 2013-05-21

Family

ID=44712340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110725A TWI397359B (zh) 2010-03-30 2011-03-29 A copper foil for printed wiring board excellent in etching and a laminate for use thereof

Country Status (3)

Country Link
JP (1) JP5232823B2 (zh)
TW (1) TWI397359B (zh)
WO (1) WO2011122645A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503062B (zh) * 2012-05-21 2015-10-01 Jx Nippon Mining & Metals Corp Surface treatment of copper foil and the use of its laminated board, printed wiring board, electronic equipment and manufacturing printed wiring board method
JP6717835B2 (ja) * 2015-08-21 2020-07-08 住友電気工業株式会社 プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144393A (ja) * 1999-09-24 2001-05-25 Lucent Technol Inc プリント回路基板
JP2007136677A (ja) * 2005-11-14 2007-06-07 Toyobo Co Ltd 金属被覆ポリイミドフィルム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327184A (ja) * 1992-05-19 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JP2001111201A (ja) * 1999-10-14 2001-04-20 Matsushita Electric Ind Co Ltd 配線板の製造方法およびそれを用いて製造された配線板
JP3670186B2 (ja) * 2000-01-28 2005-07-13 三井金属鉱業株式会社 プリント配線板用表面処理銅箔の製造方法
JP3510839B2 (ja) * 2000-03-28 2004-03-29 三洋電機株式会社 半導体装置およびその製造方法
JP4592936B2 (ja) * 2000-12-05 2010-12-08 Ｊｘ日鉱日石金属株式会社 電子回路用銅箔及び電子回路の形成方法
TWI251536B (en) * 2003-03-20 2006-03-21 Hitachi Chemical Co Ltd Material for multilayer printed circuit board with built-in capacitor, substrate for multilayer printed circuit board, multilayer printed circuit board and methods for producing those
CN102301838B (zh) * 2009-01-29 2015-12-09 吉坤日矿日石金属株式会社 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144393A (ja) * 1999-09-24 2001-05-25 Lucent Technol Inc プリント回路基板
JP2007136677A (ja) * 2005-11-14 2007-06-07 Toyobo Co Ltd 金属被覆ポリイミドフィルム

Also Published As

Publication number Publication date
JP5232823B2 (ja) 2013-07-10
JP2011211008A (ja) 2011-10-20
WO2011122645A1 (ja) 2011-10-06
TW201212753A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
JP5367613B2 (ja) プリント配線板用銅箔
JP4682271B2 (ja) プリント配線板用銅箔
TWI386136B (zh) Copper foil for printed wiring board
TWI419623B (zh) Printed wiring board with copper foil and the use of its laminated board
JP2011210994A (ja) プリント配線板用銅箔及びそれを用いた積層体
TWI397359B (zh) A copper foil for printed wiring board excellent in etching and a laminate for use thereof
JP5506368B2 (ja) 環境配慮型プリント配線板用銅箔
TWI423742B (zh) Printed wiring board with copper foil and the use of its layered body
JP5702942B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
TWI455659B (zh) Printed wiring board with copper foil and the use of its layered body
JP5406099B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP5524671B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP5506497B2 (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
JP2011009453A (ja) プリント配線板用銅箔
JP2011253856A (ja) プリント配線板用回路基板の形成方法
TWI423743B (zh) A copper foil for a printed wiring board excellent in heat resistance and etching, and a laminate using the copper foil
TWI576024B (zh) Printed wiring board with copper foil and the use of its laminated board
JP2011014653A (ja) プリント配線板用銅箔
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
JP2012169547A (ja) プリント配線板用銅箔及びそれを用いた積層板
JP2011210984A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees