KR20140071463A - 프린트 배선판용 구리박 및 그것을 사용한 적층판 - Google Patents

Abstract

파인 피치화에 적합한, 풋팅이 작은 단면 형상의 회로를 제조할 수 있는 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공한다. 구리박 기재와, 그 구리박 기재 표면의 적어도 일부를 피복하는 피복층을 구비하고, 에칭시에 구리박측으로부터 전자가 흐르는 피복층이 상기 에칭시의 레지스트 패턴을 형성시키는 면에 형성된 프린트 배선판용 구리박.

Description

프린트 배선판용 구리박 및 그것을 사용한 적층판{COPPER FOIL FOR PRINTED CIRCUIT BOARD AND LAMINATED PLATE USING SAME}

본 발명은, 프린트 배선판용 구리박 및 그것을 사용한 적층판에 관한 것으로, 특히 플렉시블 프린트 배선판용 구리박 및 그것을 사용한 적층판에 관한 것이다.

프린트 배선판은 요 반세기에 걸쳐 큰 진전을 이루어, 오늘날에는 거의 모든 전자 기기에 사용되기까지 이르고 있다. 최근의 전자 기기의 소형화, 고성능화 니즈의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.

프린트 배선판은 구리박에 절연 기판을 접착하거나, 혹은 절연 기판 상에 Ni 합금 등을 증착시킨 후에 전기 도금으로 구리층을 형성시켜 구리 피복 적층판으로 한 후, 에칭에 의해 구리박 또는 구리층면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 그 때문에, 프린트 배선판용 구리박 또는 구리층에는 양호한 에칭성이 요구된다.

에칭성을 향상시키는 기술로서, 예를 들어, 특허문헌 1 에는, 구리 피복 적층판의 구성재인 절연 기재와의 부착면에 은 또는 은-팔라듐 합금으로 구성된 은계 피복층을 구비한 은계 피복층이 형성된 구리박에 관련된 발명이 개시되어 있다.

일본 공개특허공보 2005-101398호

그러나, 고밀도 실장 기판에 대해 최근 요구되는 레벨의 정밀한 회로를 형성하기 위해서는, 구리박의 에칭성이 단순하게 양호하다라고 하는 것만으로는 부족하다. 즉, 최근 요구되는 에칭성이란, 회로 사이의 절연부에 표면 처리 유래의 금속이 잔존하지 않는 것, 회로의 풋팅이 작은 것을 말한다. 회로 사이의 절연부에 금속이 잔존하고 있으면, 회로 사이에서 단락이 일어난다. 또, 회로 형성의 에칭에서는, 회로 상면으로부터 아래 (절연 기판측) 를 향하여 점차 넓어지도록 에칭되어, 회로의 단면은 사다리꼴이 된다. 이 사다리꼴의 상저 (上底) 와 하저 (下底) 의 차이 (이하 「풋팅」이라고 부른다) 가 작으면, 회로 사이의 스페이스를 좁게 할 수 있어, 고밀도 배선 기판이 얻어진다. 풋팅이 크면, 회로 사이의 스페이스를 좁게 하면 회로가 단락되므로, 고밀도 실장 기판을 제조할 수 없다.

이에 반해, 특허문헌 1 에 개시된 발명은, 귀금속으로 구성된 피복층을 구리박의 조화면에 형성하고 있기 때문에, 사이드 에치를 억제하는 것이 아니라서, 풋팅이 작은 회로를 양호하게 제조하는 것이 어려울 가능성이 있다.

또, 에칭은 구리 기재의 두께 방향과 평면 방향에서 진행되지만, 이 때, 에칭 시간이 길면 구리 기재의 평면 방향으로 에칭이 진행됨으로써 회로의 단면적이 감소하는 문제가 있다.

그래서, 본 발명은, 파인 피치화에 적합한, 풋팅이 작은 단면 형상의 회로를 제조할 수 있는 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공하는 것을 과제로 한다.

본 발명자는 예의 검토의 결과, 평면 방향의 에칭을 억제하기 위해, 두께 방향 우선의 이방성 에칭을 실시하여, 회로 상부에 상당하는 위치에서 사이드 에치를 억제함으로써 회로 탑폭을 넓게 하고, 이로써 풋팅이 작은 단면 형상의 회로를 제조할 수 있게 된다는 지견을 얻었다. 그리고, 회로 상부에 상당하는 위치에서 사이드 에치를 억제하기 위해서는, 회로 형성 대상의 구리 기재 상에 소정의 피복층을 형성한 것에 대해, 회로 형성을 위한 에칭시에 레지스트의 이측 (裏側) 근방에서 에칭액 중의 산화제가 환원되면 되는 것, 즉 전자가 구리 기재로부터 피복층을 향하여 흐르도록 제어하면 되는 것을 알아냈다.

이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 구리박 기재와, 그 구리박 기재 표면의 적어도 일부를 피복하는 피복층을 구비하고, 에칭시에 구리박측으로부터 전자가 흐르는 피복층이 상기 에칭시의 레지스트 패턴을 형성시키는 면에 형성된 프린트 배선판용 구리박이다.

본 발명에 관련된 프린트 배선판용 구리박의 일 실시형태에 있어서는, 상기 피복층이 Pd, Ir, Pt, Au, Mo, Mn, In, Ag, Sn, Ti, Ta, Nb, Cr, Ru, Rh, W 중 어느 1 종 이상을 함유한다.

본 발명에 관련된 프린트 배선판용 구리박의 다른 일 실시형태에 있어서는, 상기 피복층이 600 ㎍/d㎡ 이하의 Pd, 1100 ㎍/d㎡ 이하의 Ir, 1050 ㎍/d㎡ 이하의 Pt, 1000 ㎍/d㎡ 이하의 Au, 1000 ㎍/d㎡ 이하의 Mo, 1000 ㎍/d㎡ 이하의 Mn, 1000 ㎍/d㎡ 이하의 In, 400 ∼ 10000 ㎍/d㎡ 의 Ag, 1000 ∼ 50000 ㎍/d㎡ 의 Sn, 400 ㎍/d㎡ 이하의 W 중 어느 1 종 이상을 함유한다.

본 발명에 관련된 프린트 배선판용 구리박의 또 다른 일 실시형태에 있어서는, 상기 피복층이 20 ∼ 250 ㎍/d㎡ 의 Pd, 30 ∼ 500 ㎍/d㎡ 의 Ir, 20 ∼ 400 ㎍/d㎡ 의 Pt, 20 ∼ 400 ㎍/d㎡ 의 Au, 10 ∼ 800 ㎍/d㎡ 의 Mo, 10 ∼ 500 ㎍/d㎡ 의 Mn, 10 ∼ 500 ㎍/d㎡ 의 In, 700 ∼ 2000 ㎍/d㎡ 의 Ag, 10000 ∼ 50000 ㎍/d㎡ 의 Sn, 70 ∼ 300 ㎍/d㎡ 의 W 중 어느 1 종 이상을 함유한다.

본 발명은 다른 일 측면에 있어서, 구리층과 수지 기판의 적층체로서, 상기 구리층의 표면의 적어도 일부를 피복하는 본 발명의 피복층을 구비한 적층체이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 구리박과 수지 기판의 적층체이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체를 재료로 한 프린트 배선판이다.

본 발명에 의하면, 파인 피치화에 적합한, 풋팅이 작은 단면 형상의 회로를 제조할 수 있는 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공할 수 있다.

도 1 은, 회로 패턴의 일부의 표면 사진, 당해 부분에 있어서의 회로 패턴의 폭 방향의 횡단면의 모식도, 및 그 모식도를 사용한 에칭 팩터 (EF) 의 계산 방법의 개략이다.
도 2 는, 실시예 42 ∼ 47 의 에칭 팩터 (EF) 의 계산에서 사용하는 요소 c 및 d 의 정의를 나타내는 도면이다.

(구리박 기재)

본 발명에 사용할 수 있는 구리박 기재의 형태에 특별히 제한은 없지만, 전형적으로는 압연 구리박이나 전해 구리박의 형태로 사용할 수 있다. 일반적으로는, 전해 구리박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 구리박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 구리박을 적용하는 경우가 많다.

구리박 기재의 재료로는 프린트 배선판의 도체 패턴으로서 통상적으로 사용되는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 이 함유된 구리, Ag 가 함유된 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용할 수 있다. 또한, 본 명세서에 있어서 용어 「구리박」을 단독으로 사용하였을 때에는 구리 합금박도 포함하는 것으로 한다.

본 발명에 사용할 수 있는 구리박 기재의 두께에 대해서도 특별히 제한은 없고, 프린트 배선판용으로 적합한 두께로 적절히 조절하면 된다. 예를 들어, 5 ∼ 100 ㎛ 정도로 할 수 있다. 단, 파인 패턴 형성을 목적으로 하는 경우에는 30 ㎛ 이하, 바람직하게는 20 ㎛ 이하이고, 전형적으로는 5 ∼ 20 ㎛ 정도이다.

본 발명에 사용하는 구리박 기재는 특별히 한정되지 않지만, 예를 들어, 조화 (粗化) 처리를 하지 않는 것을 사용해도 된다. 종래에는 특수 도금으로 표면에 ㎛ 오더의 요철을 형성하여 표면 조화 처리를 실시하고, 물리적인 앵커 효과에 의해 수지와의 접착성을 갖게 하는 케이스가 일반적이지만, 한편으로 파인 피치나 고주파 전기 특성은 평활한 박이 양호하다고 여겨져, 조화박에서는 불리한 방향으로 작용하는 경우가 있다. 또, 조화 처리를 하지 않는 것이면, 조화 처리 공정이 생략되므로, 경제성·생산성 향상의 효과가 있다.

(1) 피복층의 구성

구리박 기재의 절연 기판과의 접착면의 반대측 (회로 형성 예정면측) 의 표면의 적어도 일부에는 피복층이 형성되어 있다. 구리박 상에 회로를 형성하기 위한 에칭을 실시할 때, 회로 상부에서의 사이드 에칭을 억제하기 위해서는, 회로 상부에 상당하는 위치, 요컨대 레지스트의 이측에서 에칭액 중의 산화제가 환원되면 된다. 이 산화제의 환원에 사용되는 전자의 공급원으로는 구리박 기재가 바람직하다. 즉, 레지스트 이측에서 산화제가 환원되기 위해서는, 전자가 구리박 기재로부터 피복층을 향하여 흐르도록 제어하면 된다. 예를 들어, 에칭액으로서 염화제2구리 수용액 또는 염화제2철 수용액을 사용한 경우, 이하의 반응에 의해 산화제의 Cu^{2 +}, Fe^{3 +} 가 환원되어, 사이드 에치의 진행이 억제되는 것으로 생각된다.

염화제2구리 에칭 : Cu^{2 +} ＋ e^- → Cu⁺

염화제2철 에칭 : Fe^{3 +} ＋ e^- → Fe^{2 +}

이에 반해, 본 발명에 관련된 프린트 배선판용 구리박은, 에칭시에 구리박측으로부터 전자가 흐르는 피복층이 에칭시의 레지스트 패턴을 형성시키는 면에 형성되어 있다. 이 때문에, 당해 구리박의 피복층측에 형성된 회로의 풋팅이 작아진다. 이로써, 구리박의 사이드 에치를 양호하게 억제할 수 있어, 풋팅이 작은 회로를 형성하는 것이 가능해지기 때문에, 고밀도 실장 기판의 형성이 가능해진다.

피복층의 두께는 Pd, Ir, Pt, Au 이면 5 ㎚ 이하, Mo 이면 10 ㎚ 이하, Mn, In 이면 15 ㎚ 이하, Ag 이면 100 ㎚ 이하, Sn 이면 1000 ㎚ 이하가 바람직하고, Pd, Ir, Pt, Au 이면 0.1 ∼ 2 ㎚, Mo, Mn, In 이면 0.1 ∼ 8 ㎚, Ag 이면 7 ∼ 20 ㎚, Sn 이면 100 ∼ 1000 ㎚ 가 보다 바람직하다. 피복층의 두께가 상기 두께 미만에서는 사이드 에치 억제 효과가 충분하지 않고, 상기 두께 초과에서는 초기 에칭성이 열화될 우려가 있다.

(2) 피복층의 동정

피복층의 동정은 XPS, 혹은 AES 등 표면 분석 장치로 표층으로부터 아르곤 스퍼터하고, 깊이 방향의 화학 분석을 실시하여, 각각의 검출 피크의 존재에 의해 동정할 수 있다.

(3) 부착량

상기 서술한 피복층을 구성하는 금속으로는, Pd, Ir, Pt, Au, Mo, Mn, In, Ag, Sn, Ti, Ta, Nb, Cr, Ru, Rh, W 중 어느 1 종 이상이 바람직하다.

구체적으로는, 피복층이 Pd 를 함유하는 경우에는, Pd 의 부착량이 600 ㎍/d㎡ 이하가 바람직하고, 20 ∼ 250 ㎍/d㎡ 가 보다 바람직하다. 피복층이 Ir 을 함유하는 경우에는, Ir 의 부착량이 1100 ㎍/d㎡ 이하가 바람직하고, 30 ∼ 500 ㎍/d㎡ 가 보다 바람직하다. 피복층이 Pt 를 함유하는 경우에는, Pt 의 부착량이 1050 ㎍/d㎡ 이하가 바람직하고, 20 ∼ 400 ㎍/d㎡ 가 보다 바람직하다. 피복층이 Au 를 함유하는 경우에는, Au 의 부착량이 1000 ㎍/d㎡ 이하가 바람직하고, 20 ∼ 400 ㎍/d㎡ 가 보다 바람직하다. 피복층이 Mo 를 함유하는 경우에는, Mo 의 부착량이 1000 ㎍/d㎡ 이하가 바람직하고, 10 ∼ 800 ㎍/d㎡ 가 보다 바람직하다. 피복층이 Mn 을 함유하는 경우에는, Mn 의 부착량이 1000 ㎍/d㎡ 이하가 바람직하고, 10 ∼ 500 ㎍/d㎡ 가 보다 바람직하다. 피복층이 In 을 함유하는 경우에는, In 의 부착량이 1000 ㎍/d㎡ 이하가 바람직하고, 10 ∼ 500 ㎍/d㎡ 가 보다 바람직하다. 피복층이 Ag 를 함유하는 경우에는, Ag 의 부착량이 400 ∼ 10000 ㎍/d㎡ 가 바람직하고, 700 ∼ 2000 ㎍/d㎡ 가 보다 바람직하다. 피복층이 Sn 을 함유하는 경우에는, Sn 의 부착량이 1000 ∼ 50000 ㎍/d㎡ 가 바람직하고, 10000 ∼ 50000 ㎍/d㎡ 가 보다 바람직하다. 피복층이 W 를 함유하는 경우에는, W 의 부착량 400 ㎍/d㎡ 이하가 바람직하고, 70 ∼ 300 ㎍/d㎡ 가 보다 바람직하다.

피복층의 Pd 의 부착량이 600 ㎍/d㎡ 초과, Ir 의 부착량이 1100 ㎍/d㎡ 초과, Pt 의 부착량이 1050 ㎍/d㎡ 초과, Au 의 부착량이 1000 ㎍/d㎡ 초과, Mo 의 부착량이 1000 ㎍/d㎡ 초과, Mn 의 부착량이 1000 ㎍/d㎡ 초과, In 의 부착량이 1000 ㎍/d㎡ 초과, Ag 의 부착량이 10000 ㎍/d㎡ 초과, Sn 의 부착량이 50000 ㎍/d㎡ 초과, W 의 부착량이 400 ㎍/d㎡ 초과이면, 각각 초기 에칭성에 악영향을 미칠 가능성이 있다. 또, Ag 의 부착량이 400 ㎍/d㎡ 미만, Sn 의 부착량이 1000 ㎍/d㎡ 미만이면 사이드 에치 억제의 효과가 충분하지 않을 우려가 있다.

피복층 상의 최표층에는, 방청 효과를 높이기 위해 추가로 방청 처리층을 형성할 수 있다. 또, 피복층과 구리박 사이에 추가로 가열 처리에 의한 산화를 억제하기 위해 내산화성을 갖는 하지층을 형성해도 된다.

(구리박의 제조 방법)

본 발명에 관련된 프린트 배선판용 구리박은, 스퍼터링법에 의해 형성할 수 있다. 즉, 스퍼터링법에 의해 구리박 기재의 표면의 적어도 일부를 피복층에 의해 피복한다. 구체적으로는, 스퍼터링법에 의해 구리박의 에칭면측에 에칭시에 구리박측으로부터 전자가 흐르는 피복층을 형성한다. 피복층은, 스퍼터링법에 한정되지 않고, 예를 들어, 전기 도금, 무전해 도금 등의 습식 도금법으로 형성해도 된다.

피복층의 금속은 단층으로 형성해도 되고, 합금층으로 형성해도 된다. 예를 들어 Mo 이면, 스퍼터링 등의 건식 처리로 형성하는 경우에는 Mo 단층이 얻어진다. 전기 도금 등의 습식 처리로 형성하는 경우에는, Mo 단층을 얻을 수 없으므로, Ni 등의 합금층이어도 된다. 또, 초기 에칭성이 나쁘고 파인 피치 패턴을 형성할 수 없는 금속은, 단층이 아니라 그 자체보다 부식되기 쉬운 금속과의 합금층으로 함으로써 이 문제를 해소할 수 있다. 예를 들어, W 이면 Ni 와의 합금층을 전기 도금으로 형성함으로써, W 단층과 비교하여 초기 에칭성을 향상시킬 수 있다.

또, 본 발명에 관련된 프린트 배선판용 구리박은, 스퍼터링 처리를 실시하기 전에 전처리로서 구리박 표면에 공지된 수단에 의해 산화막의 제거 등을 실시하는 것이 바람직하다.

(프린트 배선판의 제조 방법)

본 발명에 관련된 구리박을 사용하여 프린트 배선판 (PWB) 을 통상적인 방법에 따라 제조할 수 있다. 이하에 프린트 배선판의 제조 방법의 예를 나타낸다.

먼저, 구리박과 절연 기판을 첩합 (貼合) 하여 적층체를 제조한다. 구리박이 적층되는 절연 기판은 프린트 배선판에 적용할 수 있는 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름 등을 사용할 수 있다.

첩합 방법은, 리지드 PWB 용의 경우, 유리포 등의 기재에 수지를 함침시키고, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 구리박을 피복층의 반대측의 면으로부터 프리프레그에 중첩하여 가열 가압시킴으로써 실시할 수 있다.

플렉시블 프린트 배선판 (FPC) 용의 경우, 폴리이미드 필름 또는 폴리에스테르 필름과 구리박을 에폭시계나 아크릴계의 접착제를 사용하여 접착할 수 있다 (3 층 구조). 또, 접착제를 사용하지 않는 방법 (2 층 구조) 으로는, 폴리이미드의 전구체인 폴리이미드 바니시 (폴리아믹산 바니시) 를 구리박에 도포하고, 가열함으로써 이미드화하는 캐스팅법이나, 폴리이미드 필름 상에 열가소성의 폴리이미드를 도포하고, 그 위에 구리박을 중첩하고, 가열 가압하는 라미네이트법을 들 수 있다. 캐스팅법에 있어서는, 폴리이미드 바니시를 도포하기 전에 열가소성 폴리이미드 등의 앵커 코트재를 미리 도포해 두는 것도 유효하다.

본 발명에 관련된 적층체는 각종의 프린트 배선판 (PWB) 에 사용할 수 있고, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용할 수 있고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용할 수 있다. 또, 본 발명에 관련된 적층체는, 구리박을 수지에 첩부 (貼付) 하여 이루어지는 상기 서술한 바와 같은 구리 피복 적층판에 한정되지 않고, 수지 상에 스퍼터링, 도금으로 구리층을 형성한 메탈라이징재여도 된다.

상기 서술한 바와 같이 제조한 적층체의 구리박 상에 형성된 피복층 표면에 레지스트를 도포하고, 마스크에 의해 패턴을 노광하고, 현상함으로써 레지스트 패턴을 형성한다.

계속해서, 레지스트 패턴의 개구부에 노출된 피복층을 시약을 사용하여 제거한다. 당해 시약으로는, 염산, 황산 또는 질산을 주성분으로 하는 것을 사용하는 것이 입수의 용이성 등의 이유로부터 바람직하다.

다음으로, 적층체를 염화제2구리 수용액 또는 염화제2철 수용액으로 구성된 에칭액에 침지한다. 이 때, 회로 상부에 상당하는 위치, 요컨대 레지스트 패턴의 이측에서 에칭액 중의 산화제가 환원되어, 회로 상부에서의 사이드 에칭이 억제된다. 이로써, 구리의 회로 패턴의 에칭이 거의 수직으로 진행된다. 이로써 구리의 불필요 부분이 제거되고, 이어서 에칭 레지스트를 박리·제거하여 회로 패턴을 노출시킬 수 있다.

또, 피복층을 형성하기 전에 미리 구리박 기재 표면에 내열층을 형성해 두어도 된다.

(프린트 배선판의 구리박 표면의 회로 형상)

상기 서술한 바와 같이 피복층측으로부터 에칭되어 형성된 프린트 배선판의 구리박 표면의 회로는, 그 장척상의 2 개의 측면이 절연 기판 상에 수직으로 형성되는 것이 아니라, 통상적으로 구리박의 표면으로부터 아래를 향하여, 즉 수지층을 향하여 점차 넓어지도록 형성된다 (언더컷의 발생). 이로써, 장척상의 2 개의 측면은 각각 절연 기판 표면에 대해 경사각 θ 를 갖고 있다. 현재 요구되고 있는 회로 패턴의 미세화 (파인 피치화) 를 위해서는, 회로의 피치를 가능한 한 좁게 하는 것이 중요하지만, 이 경사각 θ 가 작으면 그 만큼 언더컷이 커져, 회로의 피치가 넓어진다. 또, 경사각 θ 는, 통상적으로 각 회로 및 회로 내에서 완전하게 일정하지는 않다. 이와 같은 경사각 θ 의 편차가 크면, 회로의 품질에 악영향을 미칠 우려가 있다. 따라서, 피복층측으로부터 에칭되어 형성된 프린트 배선판의 구리박 표면의 회로는, 장척상의 2 개의 측면이 각각 절연 기판 표면에 대해 65 ∼ 90 °의 경사각 θ 를 갖고, 또한 동일 회로 내의 tanθ 의 표준 편차가 1.0 이하인 것이 바람직하다. 또, 에칭 팩터로는, 회로의 피치가 50 ㎛ 이하일 때 1.5 이상인 것이 바람직하고, 2.5 이상인 것이 더욱 바람직하다.

실시예

이하, 본 발명의 실시예를 나타내지만, 이들은 본 발명을 보다 잘 이해하기 위해 제공하는 것으로, 본 발명이 한정되는 것을 의도하는 것은 아니다.

(전류의 측정)

레지스트의 이측의 피복층 및 구리박 기재 [두께 17 ㎛ 구리박 (JX 닛코 닛세키 금속 제조의 C1100)] 를 각각 전극으로 간주하고, 이것을 에칭액에 침지하여 전류를 측정하였다.

피복층은 스퍼터링으로 구리박 상에 200 ㎚ 의 두께로 형성하여, 구리박의 이측을 내산 테이프로 덮고, 에칭액에 노출되는 부분의 면적을 23 ㎠ 가 되도록 하였다 (이하, 표면 처리극). 대극 (對極) 의 구리박측도 내산 테이프로 덮고, 노출되는 부분의 면적을 23 ㎠ 가 되도록 하였다 (이하, 구리박극). 전자가 구리박극으로부터 표면 처리극으로 흘렀을 때에 전류가 정이 되도록, 리드선으로 디지털 멀티 미터 (주식회사 ADC, 7351A/E) 와 구리박극, 표면 처리극을 연결하였다. 양극을 침지시킨 전해액의 조건은 다음과 같다. 에칭액의 조성은 일반적인 것을 채용하였다.

조성 : CuCl₂ 2.0 M ＋ HCl 2.3 M

액온 : 50 ℃

회전 속도 : 200 rpm

스퍼터링에 사용한 각종 금속의 단체는 순도가 3 N 인 것을 사용하였다. 부착량은 출력을 변화시켜 조정하였다.

(회로의 형성)

(ⅰ) 파인 피치

두께 17 ㎛ 구리박 (JX 닛코 닛세키 금속 제조의 C1100, Rz ＝ 0.8 ㎛) 의 편면에 대해, 표면에 미리 부착되어 있는 얇은 산화 피막을 역스퍼터링으로 제거하고, 소정의 부착량으로 각종 금속층을 형성하였다. 반대면에는, 동일하게 하여 산화 피막을 제거한 후, Ni 층, 계속해서 Cr 층을 형성시키기고, 이 면에 접착제가 부착된 폴리이미드 필름 (닛칸 공업 제조, CISV1215) 을 압력 7 kgf/㎠, 온도 160 ℃ 에서 40 분간의 가열 프레스로 적층체를 제조하였다.

다음으로, 적층체의 표면 처리 구리박면을 아세톤으로 탈지하고, 묽은황산에 30 초 침지시켜, 표면의 오염 및 산화층을 제거하였다. 다음으로, 스핀 코터를 사용하여 액체 레지스트 (토쿄오카 공업 제조, OFPR-800LB) 를 이 면에 적하하고, 건조시켰다. 건조 후의 레지스트 두께는 1 ㎛ 가 되도록 조정하였다. 그 후, 노광에 의해 10 개의 회로를 인쇄하고, 하기의 조건으로 에칭을 실시하여, 회로를 형성하였다. 에칭 후, 45 ℃ 의 NaOH 수용액 (100 g/ℓ) 에 1 분간 침지시켜, 레지스트를 박리하였다.

에칭액 : CuCl₂ 2.0 M ＋ HCl 2.3 M

레지스트 패턴 : L/S ＝ 33 ㎛/7 ㎛

스프레이압 : 0.20 ㎫

액온 : 50 ℃

마무리 회로 보텀폭 : 18 ㎛

도 1 에, 회로 패턴의 일부의 표면 사진과, 당해 부분에 있어서의 회로 패턴의 폭 방향의 횡단면의 모식도와, 그 모식도를 사용한 에칭 팩터의 계산 방법의 개략을 나타낸다. 도 1 에서 나타내는 a 는 회로 상방으로부터의 SEM 관찰에 의해 측정하여, 에칭 팩터 (EF ＝ b/a) 를 산출하고, 평균값, 편차를 산출하였다.

(ⅱ) 범용 피치

(ⅰ) 에서 회로를 형성할 수 없었던 실시예 42 ∼ 47, 및 비교예 1 에 대해, 레지스트 개구폭을 넓힌 패턴 L/S ＝ 120 ㎛/80 ㎛ 를 인쇄하고, 100 초간 에칭하면, 비교예 1 은 회로를 형성할 수 있었던 반면, 실시예 42 ∼ 47 은 (ⅰ) 보다 에칭은 진행되었지만, 초기 에칭성이 나빠 회로를 형성할 수 없었다. 그래서, 에칭 과정 (50 초간 에칭) 에 있어서의 식 : EF ＝ d/c (도 2 참조) 로 정의되는 에칭 팩터로 에칭성을 평가하였다. 실시예 42 ∼ 47 은 초기 에칭성이 면 내에서 불균일하였으므로, 회로 길이 1000 ㎛ 의 범위에서 10 점을 측정하여, 평균값, 편차를 산출하였다.

(실험 결과)

(1) 전류의 측정

측정 결과를 표 1 에 나타낸다. Al, Zn 은 구리박극측에 전자가 흐른 반면, Ti, Mn, Ta, Nb, Sn, Cr, In, Mo, Ru, Rh, Ag, Pd, Ir, Pt, Au 는 구리박극측으로부터 전자가 흘러 들어갔다.

Ti, Nb 는 침지 후부터 서서히 전자의 흐름이 증가하여, 포화되었다. Ag, Sn 은 초기 전자 유량이 적어, 침지 후부터 10 ∼ 30 초 사이에 급격하게 이 흐름이 저하되었다. Mo, Ru, Rh, Pd, Ir, Pt, Au 는 침지 후 30 초 후에도 전자의 흐름이 계속되고 있었다.

(2) 부착량의 측정

피복층의 부착량 측정은, 50 ㎜ × 50 ㎜ 의 구리층 표면의 피막을 HNO₃ (2 중량％) 과 HCl (5 중량％) 을 혼합한 용액에 구리층의 절반 정도를 용해시키고, 그 용액 중의 금속 농도를 ICP 발광 분광 분석 장치 (SII·나노테크놀로지 주식회사 제조, SFC-3100) 로 정량하여, 단위 면적당의 금속량 (㎍/d㎡) 을 산출하였다. 측정 결과를 표 2 에 나타낸다.

(3) 에칭 팩터

에칭 팩터의 평균값 및 편차를 각각 표 3 에 나타낸다.

(ⅰ) 파인 피치

Al, Zn 은 에칭 도중에 레지스트가 박리되어, 회로를 형성할 수 없었다 (비교예 4, 5). 표 1 의 결과와 맞추어 보면, 이들 층이 산화될 때에 방출되는 전자가 기재측으로 단시간에 흐르기 때문인 것으로 추정된다.

Ti, Ta, Nb, Cr, Ru, Rh 는 이 레지스트 패턴에서는 회로를 형성할 수 없었다 (실시예 42 ∼ 47). 이들 금속은 초기 에칭성이 나쁜 산화물을 형성하기 쉽기 때문인 것으로 추정된다.

Pd, Ir, Pt, Au, Mo, Mn, In 은 비교예 1 과 비교하면 회로의 에칭 팩터는 향상되었다 (실시예 1 ∼ 41). 이것은 기재로부터 이들 층으로 전자가 흘러 들어가, 산화제인 Cu^{2 +} 의 환원이 일어났기 때문에 사이드 에치가 억제되는 것으로 추정된다.

실시예 4 와 5, 9 와 10, 14 와 15, 19 와 20, 24 와 25, 28 과 29, 32 와 33, 35 와 36, 40 과 41 로부터, 부착량이 어느 일정 이상의 양이 되면, 효과의 포화가 확인되었다.

(ⅱ) 범용 피치

(ⅰ) 에서 회로를 형성할 수 없었던 실시예 42 ∼ 47 에 대해, 레지스트 개구 직경을 넓힌 패턴으로 에칭을 시도하였다. 끝까지 회로를 형성할 수 없었지만, 블랭크재와 비교하면 사이드 에치가 억제되어 있는 것이 확인되었다. 초기 에칭성이 나쁜 것은 레지스트 개구부에서 이들 산화물이 존재하고 있기 때문인 것으로 추정된다. 이와 같은 산화물층과 금속층이 혼재하는 경우에도, 구리박 기재측으로부터 이들 층에 전자가 흘러 들어가, 산화제가 환원된 것으로 추정된다.

(W 를 함유하는 피복층 : 스퍼터링)

실시예 48 로서, W 타깃 (순도 3 N) 을 사용하여 스퍼터링으로 200 ㎚ 상당의 두께로 구리박의 편면에 부착시키고, 이것을 사용하여 실시예 1 ∼ 47 과 동일한 순서로 구리박과 W 층 사이에서 흐르는 전류의 방향을 측정하였다. W 타깃(순도 3 N) 을 사용하여 스퍼터링으로 구리박의 S 면에 W 층을 형성하였다. 이것을 사용하여, 실시예 1 ∼ 47 과 동일한 순서로 40 ㎛ 피치, 또는 200 ㎛ 피치의 레지스트 패턴을 형성하고, 에칭으로 회로를 형성하였다.

실험 조건 및 결과를 표 1 ∼ 3 에 나타낸다. 실험 결과에 따르면, Ti, Mn, Ta, Nb, Sn, Cr, In, Mo, Ru, Rh, Ag, Pd, Ir, Pt, Au 와 동일하게 W 에도 구리박극측으로부터 전자가 흘러 들어갔다. 40 ㎛ 피치의 회로를 형성하려고 하였으나, 회로를 형성할 수 없었다. 이것은 W 산화물이 존재하고, 레지스트 개구 직경이 좁아, 한정된 산화제의 공급량으로는 회로를 형성하는 데에 적합한 초기 에칭성이 발현되지 않았기 때문인 것으로 추정되었다. 그래서, 레지스트 개구 직경을 넓히고 (200 ㎛ 피치), 산화제의 공급량을 늘려 에칭하면, 끝까지 회로를 형성할 수 없었지만, 블랭크와 비교하면 사이드 에치가 억제되어 있었다. 실시예 48 은, 산화물과 금속이 혼재하는 경우에도, 구리박측으로부터 W 측으로 전자가 흘러 들어가, 산화제가 환원되고 있는 것을 시사하고 있는 것으로 생각된다.

(NiMo 합금 도금)

실시예 49 로서, Mo 층을 전기 도금으로 형성하기 위해, 이하의 조건으로 Ni 와의 합금층을 형성하였다.

욕 조성 :

황산니켈 6수화물 0.1 M

몰리브덴산나트륨 2수화물 0.2 M

시트르산삼나트륨 2수화물 0.2 M

온도 : 30 ℃

전류 밀도 : 2 A/d㎡

시간 : 12 초

이 합금층을 형성한 표면에, 실시예 1 ∼ 48 과 동일한 순서로 40 ㎛ 피치의 레지스트 패턴을 형성하고, 에칭으로 회로를 형성하였다. 실험 조건 및 결과를 표 2 및 3 에 나타낸다. 실험 결과에 따르면, Mo 부착량은 433 ㎍/d㎡ 였다. 또, 회로의 에칭 팩터는 5.9 로 높았다.

(W 를 함유하는 피복층 : 전기 도금)

실시예 50 ∼ 52 로서, W 층을 전기 도금으로 형성하기 위해, 이하의 조건으로 Ni 와의 합금층을 형성하였다.

욕 조성 :

황산니켈 6수화물 0.1 M

텅스텐산나트륨 2수화물 0.1 M

시트르산삼나트륨 2수화물 0.2 M

온도 : 65 ℃

전류 밀도 : 2 A/d㎡

시간 : 3 초, 12 초, 20 초

W 부착량은 도금 시간이 3 초인 경우 72 ㎍/d㎡, 12 초인 경우 240 ㎍/d㎡, 20 초인 경우 456 ㎍/d㎡ 였다. 도금 시간을 3 초로 한 경우에는 도금 시간이 짧았기 때문에, 육안으로 판단하는 한 전체면에 균일하게는 도금할 수 없었다. W 층을 형성한 표면에, 실시예 1 ∼ 49 와 동일한 순서로 40 ㎛ 피치의 레지스트 패턴을 형성하고, 에칭으로 회로를 형성하였다. 실험 조건 및 결과를 표 2 및 3 에 나타낸다. 실험 결과에 따르면, Ni 와의 합금 때문에 단층보다 초기 에칭성이 향상되었기 때문에, 40 ㎛ 피치의 회로를 형성할 수 있었다.

Claims (7)

1. 구리박 기재와, 그 구리박 기재 표면의 적어도 일부를 피복하는 피복층을 구비하고,
   에칭시에 구리박측으로부터 전자가 흐르는 피복층이 상기 에칭시의 레지스트 패턴을 형성시키는 면에 형성된, 프린트 배선판용 구리박.
2. 제 1 항에 있어서,
   상기 피복층이 Pd, Ir, Pt, Au, Mo, Mn, In, Ag, Sn, Ti, Ta, Nb, Cr, Ru, Rh, W 중 어느 1 종 이상을 함유하는, 프린트 배선판용 구리박.
3. 제 2 항에 있어서,
   상기 피복층이 600 ㎍/d㎡ 이하의 Pd, 1100 ㎍/d㎡ 이하의 Ir, 1050 ㎍/d㎡ 이하의 Pt, 1000 ㎍/d㎡ 이하의 Au, 1000 ㎍/d㎡ 이하의 Mo, 1000 ㎍/d㎡ 이하의 Mn, 1000 ㎍/d㎡ 이하의 In, 400 ∼ 10000 ㎍/d㎡ 의 Ag, 1000 ∼ 50000 ㎍/d㎡ 의 Sn, 400 ㎍/d㎡ 이하의 W 중 어느 1 종 이상을 함유하는, 프린트 배선판용 구리박.
4. 제 3 항에 있어서,
   상기 피복층이 20 ∼ 250 ㎍/d㎡ 의 Pd, 30 ∼ 500 ㎍/d㎡ 의 Ir, 20 ∼ 400 ㎍/d㎡ 의 Pt, 20 ∼ 400 ㎍/d㎡ 의 Au, 10 ∼ 800 ㎍/d㎡ 의 Mo, 10 ∼ 500 ㎍/d㎡ 의 Mn, 10 ∼ 500 ㎍/d㎡ 의 In, 700 ∼ 2000 ㎍/d㎡ 의 Ag, 10000 ∼ 50000 ㎍/d㎡ 의 Sn, 70 ∼ 300 ㎍/d㎡ 의 W 중 어느 1 종 이상을 함유하는, 프린트 배선판용 구리박.
5. 구리층과 수지 기판의 적층체로서, 상기 구리층의 표면의 적어도 일부를 피복하는 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 피복층을 구비한 적층체.
6. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 구리박과 수지 기판의 적층체.
7. 제 5 항 또는 제 6 항에 기재된 적층체를 재료로 한 프린트 배선판.

Images