KR100974373B1 - 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치 - Google Patents

인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치 Download PDF

Info

Publication number
KR100974373B1
KR100974373B1 KR1020080018153A KR20080018153A KR100974373B1 KR 100974373 B1 KR100974373 B1 KR 100974373B1 KR 1020080018153 A KR1020080018153 A KR 1020080018153A KR 20080018153 A KR20080018153 A KR 20080018153A KR 100974373 B1 KR100974373 B1 KR 100974373B1
Authority
KR
South Korea
Prior art keywords
copper foil
copper
plating
molybdenum
layer
Prior art date
Application number
KR1020080018153A
Other languages
English (en)
Other versions
KR20090092919A (ko
Inventor
최승준
김상겸
김정익
김승민
채영욱
이종호
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020080018153A priority Critical patent/KR100974373B1/ko
Priority to JP2009040973A priority patent/JP2009206514A/ja
Priority to CN200910004673A priority patent/CN101521996A/zh
Publication of KR20090092919A publication Critical patent/KR20090092919A/ko
Application granted granted Critical
Publication of KR100974373B1 publication Critical patent/KR100974373B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/12—Electroforming by electrophoresis
    • C25D1/14—Electroforming by electrophoresis of inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C25D7/0671—Selective plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 제박공정을 거친 동박의 표면에 구리 노듈층을 형성하는 단계; 및 상기 구리 노듈층 위에 몰리브덴(Mo) 또는 몰리브덴(Mo) 합금을 도금하여 배리어층을 형성하는 단계;를 포함하는 인쇄회로용 동박의 표면처리 방법을 개시한다.
본 발명에 따르면, 인쇄회로용 동박에 수지 필름을 부착하는 고온 열처리 시 장시간 동안 내열성을 유지할 수 있고, 내산성, 내부식성, 에칭성 등을 개선할 수 있다.
제박공정, 인쇄회로용 동박, 몰리브덴, 전기도금, 실란 커플링 에이전트

Description

인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치{Surface treatment method of copper foil for printed circuit, copper foil and electroplater thereof}
본 발명은 인쇄회로용 동박의 표면처리에 관한 것으로서, 더욱 상세하게는 연성인쇄회로(FPC: Flexible Printed Circuit) 등의 인쇄회로에 사용되는 동박의 표면을 도금처리하여 내열성, 내산성 등을 개선한 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치에 관한 것이다.
전자부품용 인쇄회로에 사용되는 기초소재인 동박은 전기 도금법으로 전해동박을 제조하는 제박공정과 원박에 박리강도(peel strength) 등을 부여하기 위한 후처리 공정을 통하여 제조된다.
통상의 제박공정에 의해 제조된 동박은 전기도금 시 음극판에서 박리된, 상대적으로 조도가 낮아 광택이 나는 면(S면: Shiny Side)과, S면의 타면에 위치하는 상대적으로 조도가 높으며 광택이 나지 않는 면(M면: Matte Side)으로 구분된다.
제박공정에 의해 제조된 전해동박은 후처리 공정에서 구리 노듈(Cu-nodule)과 배리어(barrier)를 형성하는 표면처리를 거침으로써 인쇄회로용에 적합한 물리 적, 화학적 특성이 부여된다.
즉, 후처리 공정에서 동박은 도 1에 도시된 바와 같이 제1 구리 도금조(10), 제2 구리 도금조(11), 니켈 도금조(12), 크롬 도금조(13) 등을 순차적으로 통과함으로써 전기도금에 의해 표면처리된다. 도 1에서 본체 동박(1)은 복수의 가이드 롤(14)에 의해 각 도금조 내부로 유도되고 최종적으로 와인딩 롤(15)에 권취된다. 각 도금조 내부에 배치되는 가이드 롤(14)은 전기도금을 위해 도금액에 인가되는 극성에 대응하는 극성의 전극이 연결된다. 제1 구리 도금조(10)에는 동박의 M면에 구리 노듈의 핵을 생성시키기 위한 도금액이 담기며, 제2 구리 도금조(11)에는 구리 노듈의 핵을 성장시키기 위한 도금액이 담긴다.
후처리 공정에 의해 인쇄회로용 동박은 도 2에 도시된 바와 같이 본체 동박(1)의 M면 위에 구리 노듈층(2)이 형성되고, 구리 노듈층(2) 위에는 니켈(Ni), 크롬(Cr) 등의 도금층인 배리어층(3)이 형성되어 내열, 내염산성, 내산화성 등이 부여된다. 도면에는 미도시되었으나 배리어층(3) 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다.
그러나, 종래의 후처리 공정에 의해서는 접착력, 내열, 내산 특성 등을 증가시키는 데 한계가 있으며, 특히 동박과 폴리머 수지를 접착시키는 고온 열처리 공정에서 내열성이 취약하여 동박과 수지의 들뜸현상이 발생하고 에칭성이 좋지 않은 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 배리어층의 금속원소 성분 개선을 통해 내열성, 내산 특성 등을 향상시킴으로써 수지 필름과의 접착력과 에칭성 등을 높일 수 있는 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치를 제공하는 데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 몰리브덴(Mo) 원소를 포함하는 배리어층을 제공하는 인쇄회로용 동박의 표면처리 방법을 개시한다.
즉, 본 발명에 따른 인쇄회로용 동박의 표면처리 방법은 제박공정을 거친 동박의 표면에 구리 노듈층을 형성하는 제1단계; 및 상기 구리 노듈층 위에 몰리브덴(Mo) 또는 몰리브덴(Mo) 합금을 도금하여 배리어층을 형성하는 제2단계;를 포함한다.
상기 몰리브덴(Mo)의 도금량은 0.5~100mg/m2 인 것이 바람직하다.
상기 제2단계에서는, 상기 배리어층으로서 아연(Zn) 또는 아연(Zn) 합금의 도금층이 더 포함될 수 있다.
상기 아연(Zn)의 도금량은 20mg/m2 이하인 것이 바람직하다.
상기 제2단계에서, 상기 배리어층에는 크롬(Cr) 또는 크롬(Cr) 합금의 도금층이 더 포함될 수 있다.
바람직하게, 상기 제2단계 이후에는 상기 배리어층 위에 실란 커플링 에이전 트(silane coupling agent)를 도금하는 처리를 수행할 수 있다.
본 발명의 다른 측면에 따르면, 본체 동박; 상기 본체 동박의 표면에 형성된 구리 노듈층; 및 상기 구리 노듈층 위에 도금되고, 몰리브덴(Mo)층 또는 몰리브덴(Mo) 합금층을 포함하는 배리어층;을 포함하는 인쇄회로용 동박이 제공된다.
상기 배리어층에 있어서, 상기 몰리브덴(Mo)의 도금량은 0.5~100mg/m2 인 것이 바람직하다.
상기 배리어층에는 아연(Zn)층 또는 아연(Zn) 합금층이 더 포함될 수 있다.
상기 배리어층에 있어서, 상기 아연(Zn)의 도금량은 20mg/m2 이하인 것이 바람직하다.
상기 배리어층에는 크롬(Cr)층 또는 크롬(Cr) 합금층이 더 포함될 수 있다.
상기 배리어층 위에는 실란 커플링 에이전트(silane coupling agent)가 더 형성될 수 있다.
본 발명의 다른 측면에 따르면, 제박공정을 거친 동박의 표면을 처리하기 위한 동박 도금장치에 있어서, 상기 동박의 표면에 구리 노듈의 핵을 생성시킬 수 있는 도금액이 담긴 제1 구리 도금조; 상기 동박의 표면에 대하여 구리 노듈의 핵을 성장시킬 수 있는 도금액이 담긴 제2 구리 도금조; 및 상기 동박의 구리 노듈 위에 몰리브덴(Mo) 또는 몰리브덴(Mo) 합금을 도금하기 위한 도금액이 담긴 몰리브덴 도금조;를 포함하는 것을 특징으로 하는 인쇄회로용 동박 도금장치가 제공된다.
인쇄회로용 동박 도금장치에는 상기 동박의 구리 노듈 위에 아연(Zn) 또는 아연(Zn) 합금을 도금하기 위한 도금액이 담긴 아연 도금조;가 더 포함될 수 있다.
또한, 인쇄회로용 동박 도금장치에는 상기 동박의 구리 노듈 위에 크롬(Cr) 또는 크롬(Cr) 합금을 도금하기 위한 도금액이 담긴 크롬 도금조;가 더 포함될 수 있다.
본 발명에 따르면, 동박의 구리 노듈층 위에 몰리브덴(Mo) 또는 몰리브덴(Mo) 합금을 포함하는 배리어층을 형성함으로써 고온 열처리공정 시 내열성을 높임으로써 동박과 수지 필름 간의 들뜸 현상을 방지할 수 있으며, 내산성, 내부식성, 에칭성 등을 개선할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3에 나타난 바와 같이, 제박처리를 수행하여 동박을 제조한 이후 에(S100), 본 발명에서는 동박의 M면에 구리를 도금하여 다수의 노듈 구조를 형성하는 노듈 처리(S110)와, 구리 노듈 구조 위에 몰리브덴(Mo) 성분을 포함하는 도금층을 형성하여 물리적, 화학적 특성을 강화하는 배리어층 도금 처리(S120)를 포함하는 표면처리 공정을 실시한다.
이와 관련하여, 도 4에는 본 발명의 바람직한 실시예에 따른 표면처리 방법을 수행하기 위한 인쇄회로용 동박 도금장치의 개략적인 구성이 도시되어 있다.
도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박 도금장치는 동박 위에 구리 노듈 구조를 형성하기 위한 제1 구리 도금조(100) 및 제2 구리 도금조(101)와, 구리 노듈 구조 위에 배리어층을 형성하기 위한 몰리브덴 도금조(102)를 포함한다.
제1 구리 도금조(100)에는 동박의 M면에 구리 노듈의 핵을 생성시키기 위한 도금액이 담기며, 제2 구리 도금조(101)에는 구리 노듈의 핵을 성장시키기 위한 도금액이 담긴다.
몰리브덴 도금조(102)에는 내열성을 비롯하여 내산성 및 내부식성이 뛰어난 몰리브덴(Mo)나 몰리브덴(Mo) 합금 성분을 포함하는 도금액이 담긴다. 도금액 내에서 몰리브덴(Mo)은 이온상태로 존재했다가 전해에 의한 석출시 금속 또는 합금형태로 구리 노듈 위에 전착된다.
몰리브덴(Mo) 성분에 의해 제공되는 상기 물리적, 화학적 특성을 보다 강화하기 위해 인쇄회로용 동박 도금장치에는 아연(Zn) 또는 아연(Zn) 합금 성분을 포함하는 도금액이 담기는 아연 도금조(103)와, 크롬(Cr) 또는 크롬(Cr) 합금 성분을 포함하는 도금액이 담기는 크롬 도금조(104)가 더 구비된다.
몰리브덴 도금조(102)에 수용되는 도금액 중의 몰리브덴(Mo) 함량은 20g/l 으로 설계될 수 있다. 한편, 몰리브덴(Mo)-니켈(Ni) 합금이 사용되는 경우, 도금액 중의 몰리브덴(Mo) 함량은 15g/l, 니켈(Ni) 함량은 30g/l 으로 설계될 수 있다. 여기서, 도금액의 pH는 12, 온도는 25℃를 유지하는 것이 바람직하다.
제박공정에 의해 제조된 본체 동박(200)은 제1 구리 도금조(100), 제2 구리 도금조(101), 몰리브덴 도금조(102), 아연 도금조(103) 및 크롬 도금조(104)를 차례대로 연속적으로 통과함으로써 전기도금에 의해 표면처리된다. 여기서, 본체 동박(200)은 복수의 가이드 롤(105)에 의해 각 도금조 내부로 유도되고 최종적으로 와인딩 롤(106)에 권취된다. 각 도금조 내부에 배치되는 가이드 롤(105)은 전기도금을 위해 해당 도금액에 인가되는 극성에 대응하는 극성의 전극이 연결되어 통전이 이루어진다.
도 5에는 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박 도금장치에 의해 제작된 인쇄회로용 동박의 구성이 도시되어 있다.
도 5에 도시된 바와 같이 인쇄회로용 동박은 본체 동박(200)과, 본체 동박(200)의 M면 위에 형성되는 구리 노듈층(201)과, 구리 노듈층(201) 위에 형성되고 몰리브덴(Mo)를 비롯하여 아연(Zn), 크롬(Cr) 등의 성분을 포함하는 배리어층(202)을 포함한다.
구리 노듈층(201) 위에 도금되는 몰리브덴(Mo) 성분은 내열성을 향상시킴으로써 FR(Flame Retardant)-4 등의 수지 필름에 대한 접착강도를 높여주고, 내산성, 내부식성 등을 높여주는 작용을 한다. 배리어층(202)에 있어서, 몰리브덴(Mo)의 도금량은 0.5~100mg/m2 인 것이 효과적이다. 몰리브덴(Mo) 성분의 도금량이 0.5~100mg/m2의 하한을 벗어나는 경우에는 내열성이 매우 좋지 않고, 상한을 벗어나는 경우에는 에칭성이 불량하여 잔사가 발생하는 문제가 있다.
몰리브덴(Mo) 합금이 도금되는 경우, 몰리브덴(Mo) 이외의 원소(예컨대, 니켈(Ni) 등의 전이금속)의 도금량은 몰리브덴(Mo) 도금량의 0.1배에서 2배인 것이 바람직하다.
아연(Zn)과 크롬(Cr) 성분은 배리어층(202)의 내열, 내산성 등을 보다 강화시켜주는 작용을 한다. 여기서, 특히 아연(Zn)의 도금량은 20mg/m2 이하인 것이 효과적이다.
배리어층(202) 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)(미도시)가 추가로 피막된다. 여기서, 실란(silane)으로는 에폭시계 또는 아민계가 채택되는 것이 바람직하다.
도 6에는 본 발명의 일 실시예에 따른 인쇄회로용 동박의 박리강도 특성을 종래기술(비교예)과 비교한 결과가 나타나 있다. 도 6에서 본 발명의 실시예 1은 12㎛와 18㎛ 두께의 본체 동박에 대하여 10mg/m2 씩의 몰리브덴(Mo)과 아연(Zn)을 도금하여 배리어층(202)을 형성하고, 수지 필름으로서 FR(Flame Retardant)-4 수지를 접착한 후 180℃에서 48시간 동안 열처리하여 동박의 박리강도를 측정한 결과이다. 또한, 본 발명의 실시예 2는 12㎛와 18㎛ 두께의 본체 동박에 대하여 5mg/m2의 니켈(Ni)과, 10mg/m2씩의 몰리브덴(Mo)과 아연(Zn)을 도금하여 배리어층(202)을 형성하고, 수지 필름으로서 FR(Flame Retardant)-4 수지를 접착한 후 180℃에서 48시 간 동안 열처리하여 동박의 박리강도를 측정한 결과이다. 한편, 비교예는 12㎛와 18㎛ 두께의 본체 동박에 대하여 니켈(Ni)을 주성분으로 하여 배리어층을 형성한 경우이며, 수지 필름으로서 FR(Flame Retardant)-4 수지를 접착한 후 180℃에서 48시간 동안 열처리하여 동박의 박리강도를 측정한 결과이다.
도 6의 테이블을 참조하면, 본 발명의 적용 시 종래기술에 비해 열처리 후의 박리강도가 개선되었음을 확인할 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래기술에 따른 후처리 공정에 사용되는 인쇄회로용 동박 도금장치의 구성도이다.
도 2는 도 1의 인쇄회로용 동박 도금장치에 의해 표면처리된 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 표면처리 방법이 수행되는 과정을 도시한 흐름도이다.
도 4는 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박 도금장치의 구성도이다.
도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박 도금장치에 의해 표면처리된 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 인쇄회로용 동박의 박리강도 특성을 종래기술과 비교한 테이블이다.
<도면의 주요 참조부호에 대한 설명>
100: 제1 구리 도금조 101: 제2 구리 도금조
102: 몰리브덴 도금조 103: 아연 도금조
104: 크롬 도금조 105: 가이드 롤
106: 와인딩 롤 200: 본체 동박
201: 구리 노듈층 202: 배리어층

Claims (17)

  1. 제박공정을 거친 동박의 표면에 구리노듈층을 형성하는 제1단계; 및
    상기 구리노듈층 위에 몰리브덴(Mo) 또는 몰리브덴(Mo) 합금을 도금하여 배리어층을 형성하는 제2단계;를 포함하고,
    상기 제2단계에서 몰리브덴(Mo) 성분의 도금량이 0.5~100mg/m2 인 것을 특징으로 하는 인쇄회로용 동박의 표면처리 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2단계에서, 아연(Zn) 또는 아연(Zn) 합금을 더 도금하는 것을 특징으로 하는 인쇄회로용 동박의 표면처리 방법.
  4. 제3항에 있어서,
    상기 아연(Zn)의 도금량이 20mg/m2 이하인 것을 특징으로 하는 인쇄회로용 동박의 표면처리 방법.
  5. 제1항에 있어서,
    상기 제2단계에서, 크롬(Cr) 또는 크롬(Cr) 합금을 더 도금하는 것을 특징으로 하는 인쇄회로용 동박의 표면처리 방법.
  6. 제1항에 있어서,
    상기 제2단계 이후에 상기 배리어층 위에 실란 커플링 에이전트(silane coupling agent)를 도포하는 것을 특징으로 하는 인쇄회로용 동박의 표면처리 방법.
  7. 제1항에 있어서,
    상기 제2단계에서 사용되는 도금액에는 이온상태로 존재하는 몰리브덴(Mo)이 함유되는 것을 특징으로 하는 인쇄회로용 동박의 표면처리 방법.
  8. 본체 동박;
    상기 본체 동박의 표면에 형성된 구리노듈층; 및
    상기 구리노듈층 위에 도금되고, 몰리브덴(Mo)층 또는 몰리브덴(Mo) 합금층을 포함하는 배리어층;을 포함하고,
    상기 배리어층을 이루는 몰리브덴(Mo) 성분의 도금량이 0.5~100mg/m2 인 것을 특징으로 하는 인쇄회로용 동박.
  9. 삭제
  10. 제8항에 있어서,
    상기 배리어층에는 아연(Zn)층 또는 아연(Zn) 합금층이 더 포함된 것을 특징으로 하는 인쇄회로용 동박.
  11. 제10항에 있어서,
    상기 아연(Zn)의 도금량이 20mg/m2 이하인 것을 특징으로 하는 인쇄회로용 동박.
  12. 제8항에 있어서,
    상기 배리어층에는 크롬(Cr)층 또는 크롬(Cr) 합금층이 더 포함된 것을 특징으로 하는 인쇄회로용 동박.
  13. 제8항에 있어서,
    상기 배리어층 위에 실란 커플링 에이전트(silane coupling agent)가 더 형성된 것을 특징으로 하는 인쇄회로용 동박.
  14. 제8항에 있어서,
    상기 본체 동박에는 폴리이미드(PI) 필름이 부착된 것을 특징으로 하는 인쇄회로용 동박.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020080018153A 2008-02-28 2008-02-28 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치 KR100974373B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080018153A KR100974373B1 (ko) 2008-02-28 2008-02-28 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치
JP2009040973A JP2009206514A (ja) 2008-02-28 2009-02-24 プリント回路用銅箔及びその表面処理方法、並びにメッキ装置
CN200910004673A CN101521996A (zh) 2008-02-28 2009-03-02 印刷电路的铜箔及其表面处理方法和制造铜箔的电镀设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018153A KR100974373B1 (ko) 2008-02-28 2008-02-28 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치

Publications (2)

Publication Number Publication Date
KR20090092919A KR20090092919A (ko) 2009-09-02
KR100974373B1 true KR100974373B1 (ko) 2010-08-05

Family

ID=41082295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018153A KR100974373B1 (ko) 2008-02-28 2008-02-28 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치

Country Status (3)

Country Link
JP (1) JP2009206514A (ko)
KR (1) KR100974373B1 (ko)
CN (1) CN101521996A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104072A (ko) * 2012-09-12 2015-09-14 주식회사 두산 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2722417B1 (en) * 2011-06-14 2018-06-27 Dai Nippon Printing Co., Ltd. Conductive base for forming wiring pattern of collector sheet for solar cells, and method for producing collector sheet for solar cells
JP6111017B2 (ja) * 2012-02-03 2017-04-05 Ｊｘ金属株式会社 プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品
KR102370441B1 (ko) * 2014-11-21 2022-03-03 에스케이넥실리스 주식회사 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
KR102377293B1 (ko) * 2014-11-21 2022-03-21 에스케이넥실리스 주식회사 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
KR102377288B1 (ko) * 2014-11-21 2022-03-21 에스케이넥실리스 주식회사 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
KR102370449B1 (ko) * 2014-11-21 2022-03-03 에스케이넥실리스 주식회사 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
JP6533089B2 (ja) * 2015-04-21 2019-06-19 京セラ株式会社 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084753A (ko) * 2001-05-03 2002-11-11 닛폰 덴카이 가부시키가이샤 조화처리동박 및 그 제조방법
KR20050022442A (ko) * 2003-08-30 2005-03-08 엘지전선 주식회사 표면 처리 동박 및 그 제조 방법
KR20050088409A (ko) * 2002-12-05 2005-09-06 올린 코포레이션 구리 라미네이트의 박리 강도 강화
JP2006028635A (ja) * 2004-07-16 2006-02-02 Iljin Copper Foil Co Ltd 微細回路基板用表面処理銅箔の製造方法及びその銅箔

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07832B2 (ja) * 1987-01-23 1995-01-11 日本電解株式会社 プリント回路用銅箔およびその製造方法
JPS63186888A (ja) * 1987-01-30 1988-08-02 Meiko Denshi Kogyo Kk 銅箔の製造方法
JP2631061B2 (ja) * 1992-06-25 1997-07-16 日本電解株式会社 プリント回路用銅箔及びその製造方法
JP2003201597A (ja) * 2002-01-09 2003-07-18 Nippon Denkai Kk 銅箔とその製造方法及び該銅箔を用いた電磁波シールド体
JP4833556B2 (ja) * 2004-02-06 2011-12-07 古河電気工業株式会社 表面処理銅箔
JP2005340633A (ja) * 2004-05-28 2005-12-08 Hitachi Cable Ltd プリント配線板用銅箔及びその製造方法
JP2005340634A (ja) * 2004-05-28 2005-12-08 Hitachi Cable Ltd プリント配線板用銅箔及びその製造方法
JP2005353918A (ja) * 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔及びその製造方法
JP4626390B2 (ja) * 2005-05-16 2011-02-09 日立電線株式会社 環境保護を配慮したプリント配線板用銅箔

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084753A (ko) * 2001-05-03 2002-11-11 닛폰 덴카이 가부시키가이샤 조화처리동박 및 그 제조방법
KR20050088409A (ko) * 2002-12-05 2005-09-06 올린 코포레이션 구리 라미네이트의 박리 강도 강화
KR20050022442A (ko) * 2003-08-30 2005-03-08 엘지전선 주식회사 표면 처리 동박 및 그 제조 방법
JP2006028635A (ja) * 2004-07-16 2006-02-02 Iljin Copper Foil Co Ltd 微細回路基板用表面処理銅箔の製造方法及びその銅箔

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104072A (ko) * 2012-09-12 2015-09-14 주식회사 두산 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판
KR101983875B1 (ko) * 2012-09-12 2019-06-04 주식회사 두산 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판

Also Published As

Publication number Publication date
CN101521996A (zh) 2009-09-02
JP2009206514A (ja) 2009-09-10
KR20090092919A (ko) 2009-09-02

Similar Documents

Publication Publication Date Title
KR100974373B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치
JP5512273B2 (ja) 印刷回路用銅箔及び銅張積層板
US8530749B2 (en) Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same
KR100983682B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그에 따라 제조된 동박및 그 도금장치
TWI513388B (zh) A very thin copper foil with a carrier, and a laminated plate or printed circuit board with copper foil
TWI603655B (zh) Surface-treated copper foil, copper foil with carrier, laminated board, printed wiring board, electronic equipment, and manufacturing method of printed wiring board
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
JP2005076091A (ja) キャリア付き極薄銅箔の製造方法、及びその製造方法で製造されたキャリア付き極薄銅箔
JP2007186797A (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP5505828B2 (ja) 複合金属箔及びその製造方法
CN105209252A (zh) 附载体铜箔、使用其的覆铜积层板、印刷配线板、电子机器及印刷配线板的制造方法
JP2005048269A (ja) 表面処理銅箔およびそれを使用した基板
KR101992507B1 (ko) 전해 구리 합금박 및 캐리어박 부착 전해 구리 합금박
JP4978456B2 (ja) 印刷回路用銅箔
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
JP2001181886A (ja) 電解銅箔
JP3661763B2 (ja) プリント配線板用表面処理銅箔の製造方法
EP0758840B1 (en) Copper foil and high-density multi-layered printed circuit board using the copper foil for inner layer circuit
JP3670185B2 (ja) プリント配線板用表面処理銅箔の製造方法
KR101126831B1 (ko) 전해 동박 및 그 제조 방법
JP2006028635A (ja) 微細回路基板用表面処理銅箔の製造方法及びその銅箔
US20140308538A1 (en) Surface treated aluminum foil for electronic circuits
KR102504286B1 (ko) 표면 처리 동박 및 그 제조방법
JPH0987888A (ja) 印刷回路用銅箔の処理方法
JPH08335775A (ja) 印刷回路用銅箔の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180607

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 10