KR102370441B1 - 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법 - Google Patents

밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법 Download PDF

Info

Publication number
KR102370441B1
KR102370441B1 KR1020140163132A KR20140163132A KR102370441B1 KR 102370441 B1 KR102370441 B1 KR 102370441B1 KR 1020140163132 A KR1020140163132 A KR 1020140163132A KR 20140163132 A KR20140163132 A KR 20140163132A KR 102370441 B1 KR102370441 B1 KR 102370441B1
Authority
KR
South Korea
Prior art keywords
layer
ito
forming
tie coat
metal laminate
Prior art date
Application number
KR1020140163132A
Other languages
English (en)
Other versions
KR20160060929A (ko
Inventor
신충환
김경각
정호영
방성환
Original Assignee
에스케이넥실리스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이넥실리스 주식회사 filed Critical 에스케이넥실리스 주식회사
Priority to KR1020140163132A priority Critical patent/KR102370441B1/ko
Publication of KR20160060929A publication Critical patent/KR20160060929A/ko
Application granted granted Critical
Publication of KR102370441B1 publication Critical patent/KR102370441B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables

Landscapes

  • Laminated Bodies (AREA)

Abstract

본 발명은 밀착성과 에칭성이 좋은 ITO 금속 적층판 및 전극 형성 방법을 개시한다. 본 발명의 일 측면에 따른 ITO 금속 적층판은, 베이스 기재; 상기 베이스 기재의 적어도 일면에 형성되는 ITO층; 상기 ITO층 상부에 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 합금으로 형성되는 타이코트층; 및 상기 타이코트층 상부에 형성되는 전도층;을 포함한다.

Description

밀착성과 에칭성이 좋은 ITO 금속 적층판 및 전극 형성 방법{ITO METAL LAMINATE HAVING EXCELLENT ADHESION AND ETCHING PERFORMANCE AND METHOD FOR FORMING ELECTRODE}
본 발명은 ITO 금속 적층판 및 전극 형성 방법에 관한 것으로서, 더욱 상세하게는 에칭 공정만으로 ITO층 상에 전극 패턴을 ITO층의 표면 손상없이 형성할 수 있는 밀착성과 에칭성이 좋은 ITO 금속 적층판 및 전극 형성 방법에 관한 것이다.
ITO(Indium Tin Oxide) 필름은 터치패널이나 플렉서블 디스플레이 기판으로 널리 사용된다. 이때, 상기 필름은 라인(Line) 형태로 가공되어 그대로 전극으로 사용할 수 있다. 그런데 ITO 필름을 라인 형태로 가공하여 그대로 전극으로 사용하는 경우, 전기전도도가 낮아 높은 구동전압 또는 빠른 응답속도를 필요로 하는 제품에 사용하고자 할 경우에는 제약이 있다.
또한, 상기 ITO 필름에 은(Ag) 페이스트 또는 전극 라인을 PVD 공법, CVD 공법 또는 전해/무전해 도금법으로 적층하여 전극 라인을 형성하여 전극으로 사용할 수 있다.
도 1은 종래 기술에 따른 ITO 금속 적층판의 구성을 도시한 도면이다.
도 1을 참조하면, 종래기술에 따른 ITO 금속 적층판은 고분자 투명필름(10) 위에 ITO 코팅층(20)이 형성되고, 상기 ITO 코팅층에 은(Ag) 페이스트의 전극(30)이 형성된다.
도 1에 도시된 바와 같이, 은(Ag) 페이스트를 이용하여 전극 라인을 형성하는 경우 패턴 폭이 100㎛ 이하로 제작하기 힘들어 터치 패널 또는 디스플레이 기판상의 데드 스페이스(Dead space)가 넓어지는 문제가 있다. 또한 전기 전도도가 낮아 구동 전압 또는 빠른 응답속도에 대응이 힘들었다. 상기와 같은 문제점을 해결하고자 ITO 코팅층을 에칭한 후 전극 라인상에 여러 가지 방법으로 금속층을 형성하여 사용하였다.
예컨대, 한국등록특허 제1150398호는 ITO 코팅층 상부에 니켈(Ni)-크롬(Cr) 합금을 사용한 금속층을 형성하고, 상기 금속층을 에칭한 후 전극 패턴을 형성하였다. 하지만, 상기 니켈(Ni)-크롬(Cr) 합금은 염화철계의 에칭액에서는 에칭이 가능하나, 염화동과 황산 과수에서는 에칭이 거의 되지 않는 문제점이 있다. 또한, 상기 염화철계 애칭액을 통한 에칭시 ITO층의 표면을 손상시킨다는 문제점이 있다.
한국등록특허 제1150398호(2012.06.01 공고)
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, ITO층의 표면 손상없이 에칭 공정만으로 전극 패턴을 형성할 수 있는 밀착성과 에칭성이 좋은 ITO 금속 적층판 및 전극 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시 예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 ITO 금속 적층판은, 베이스 기재; 상기 베이스 기재의 적어도 일면에 형성되는 ITO층; 상기 ITO층 상부에 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 합금으로 형성되는 타이코트층; 및 상기 타이코트층 상부에 형성되는 전도층;을 포함한다.
상기 타이코트층은 10.0wt% 내지 70.0wt%의 몰리브덴(Mo), 2.5wt% 내지 20.0wt%의 코발트(Co) 및 잔부가 니켈(Ni)을 함유하는 합금으로 형성할 수 있다.
상기 타이코트층의 부식전류밀도는 0.6mA/cm2 이상일 수 있다.
상기 전도층의 상부에는 버퍼층;을 더 포함할 수 있다.
상기 버퍼층은 모넬(Monel), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 은(Ag), 코발트(Co), 니오븀(Nb), 철(Fe) 중 적어도 하나의 물질을 사용해 형성할 수 있다.
상기 베이스 기재는 고분자 투명 필름일 수 있다.
상기 전도층은 구리 또는 구리 합금으로 형성할 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 측면에 따른 전극 형성 방법은, 베이스 기재의 적어도 일면에 ITO층을 형성하는 단계; 상기 ITO층의 상부에 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 합금으로 형성되는 타이코트층을 형성하는 단계; 상기 타이코트층의 상부에 전도층을 형성하는 단계; 및 에칭액을 이용하여 상기 ITO층의 상부에 전극 패턴을 형성하는 단계;를 포함할 수 있다.
상기 타이코트층은 10.0wt% 내지 70.0wt%의 몰리브덴(Mo), 2.5wt% 내지 20.0wt%의 코발트(Co) 및 잔부가 니켈(Ni)을 함유하는 합금으로 형성할 수 있다.
상기 타이코트층의 부식전류밀도는 0.6mA/cm2 이상일 수 있다.
상기 전도층을 형성하는 단계 이후, 버퍼층을 형성하는 단계;를 더 포함할 수 있다.
상기 버퍼층은 모넬(Monel), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 은(Ag), 코발트(Co), 니오븀(Nb), 철(Fe) 중 적어도 하나의 물질을 사용해 형성할 수 있다.
상기 베이스 기재는 고분자 투명 필름일 수 있다.
상기 전도층은 구리 또는 구리 합금으로 형성할 수 있다.
상기 에칭액은 염화동 수용액, 염화철 수용액, 황산과수 수용액 중 어느 하나일 수 있다.
본 발명의 일면에 따르면, 베이스 기재 상에 형성되는 타이코트층을 이루는 합금이 니켈(Ni)-몰리브덴(Mo)-코발트(Co)을 포함하도록하며, 상기 합금에 포함되는 금속의 함량비를 조절함에 따라 에칭성 및 밀착성을 향상시킬 수 있는 효과가 있다.
또한, 에칭 공정만으로 ITO층 상에 전극 패턴을 형성할 수 있어, 패턴 폭의 미세화가 가능하도록 할 수 있으며, 염화철 외의 에칭액을 사용할 수 있어 상기 ITO 층의 표면을 손상시키지 않을 수 있다.
그리고, 에칭 공정만으로 전극 패턴을 형성하므로 상기 전극 형성을 위한 공정비용을 절감할 수 있다.
ITO 금속 적층판의 최외각에 버퍼층을 더 형성하여 표면손상, 물리, 화학적 충격 및 산화를 방지할 수 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시 예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래 기술에 따른 ITO 금속 적층판의 구성을 도시한 도면,
도 2는 본 발명의 일 실시 예에 따른 ITO 금속 적층판의 구성을 도시한 도면,
도 3은 본 발명의 다른 실시 예에 따른 ITO 금속 적층판의 구성을 도시한 도면,
도 4는 본 발명의 일 실시 예에 따른 전극 형성 방법을 도시한 도면,
도 5는 본 발명의 일 실시 예에 따른 타이코트층의 금속 함량비에 따른 ITO 금속 적층판의 에칭성, 밀착성, 투과율에 대한 실험 결과를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는 본 발명의 일 실시 예에 따른 ITO 금속 적층판의 구성을 도시한 도면이다.
본 발명에 따른 ITO 금속 적층판은 터치패널, 플렉서블 디스플레이용 기판, 플렉서블 태양 전지용 기판 등에 적용될 수 있다.
도 2를 참조하면, 본 실시 예에 따른 ITO 금속 적층판은 베이스 기재(110), ITO층(130), 타이코트층(150) 및 전도층(170)을 포함한다.
베이스 기재(110)는 폴리에틸렌 테레프타레이트(PolyEthylene Terephthalate: PET) 필름이나, 폴리카보네이트(polycarbonate : PC) 필름 등과 같은 고분자 투명필름일 수 있다.
상기 베이스 기재(110)는 스크래치 방지, 표면 반사 방지, 뉴턴링 방지, 지문에 의한 오염 방지 등의 기능을 갖기 위해 적어도 일면에 아크릴계 수지를 포함할 수 있다. 상기 아크릴계 수지의 상부에 산화된 규소(Si), 니오븀(Nb), 티타늄(Ti) 등의 물질로 층을 형성하여 가스의 차단 및 ITO층(130)의 전극 패턴 형성 시 패턴된 부위와 그렇지 않은 부위의 경계가 시각적으로 잘 보이지 않게 하여 보다 시각적으로 우수한 성능을 가질 수 있도록 할 수 있다.
ITO층(130)은 상기 베이스 기재(110)의 상부에 형성할 수 있으며, 투명하면서도 전기적인 특성 즉, 전도성을 갖는다. 상기 ITO층(130)은 투명하면서도 전도성이 있는 무기물질로 형성할 수 있으며, 이때 상기 무기물질은 산화인듐에 적정한 양의 산화주석을 첨가하여 형성할 수 있다.
상기 ITO층(130)은 타이코트층(150)을 증착시키기 전에 전처리 공정을 거치게 된다. 즉, 상기 ITO층(130)은 표면의 오염 물질을 제거하고 표면을 개질하기 위해 플라즈마 처리된다.
플라즈마 표면처리는 아르곤이나 산소, 질소 등의 가스를 혼합 또는 단독으로 사용하는 플라즈마 처리공정에 의해 수행될 수 있다. 이때, 상기 플라즈마 표면처리에 사용되는 소스는 DC, MF, RF의 평판 또는 원통형 전극을 이용할 수 있다.
타이코트층(150)은 상기 ITO층(130)의 상부에 형성할 수 있으며, ITO층(130)과 전도층(170) 간의 접착력을 높이기 위해 형성되는 층일 수 있다. 이때, 상기 타이코트층(150)은 상부에 형성되는 전도층(170)과 ITO층(130)과의 접착력을 높이기 위해 진공 성막법 예컨대, 스퍼터링 방법을 이용하여 ITO층(130)의 상부에 형성할 수 있다. 이때, 진공 성막법은 상기 스퍼터링 방법 이외에 물리적기상증착법(Thermal Evaporator), 이빔증착법(E-beam), 화학적기상증착법(chemical vapor deposition : CVD), 원자층 증착법(Atomic Layer Deposition: ALD) 등을 포함할 수 있다.
전도층(170)은 상기 타이코트층(150)의 상부에 형성될 수 있으며, 구리 또는 구리 합금에 의해 형성될 수 있다. 이때, 상기 전도층(170)은 600옹스트롬 내지 3000옹스트롬의 두께로 형성될 수 있으며, 상기 전도층(170)은 상기 타이코트층(150)과 마찬가지로 진공 성막법 예컨대, 스퍼터링 방법을 이용하여 타이코트층(150)의 상부에 형성할 수 있다. 이때, 진공 성막법은 상기 스퍼터링 방법 이외에 물리적기상증착법(Thermal Evaporator), 이빔증착법(E-beam), 화학적기상증착법(chemical vapor deposition :CVD), 원자층 증착법(Atomic Layer Deposition: ALD) 등을 포함할 수 있다.
상기 타이코트층(150) 및 상기 전도층(170)은 에칭액 예컨대, 염화동 수용액, 염화철 수용액, 황산과수 수용액 중 어느 하나에 의해 에칭이 가능하며, 상기 에칭만을 통해 ITO층(130)의 표면 손상 없이 상기 ITO층(130)에 전극 패턴을 형성할 수 있다.
이때, 상기 타이코트층(150)은 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 합금일 수 있다.
바람직하게, 상기 합금은 몰리브덴(Mo)의 함량이 10.0wt% 내지 70.0wt%, 코발트(Co)의 함량이 2.5wt% 내지 20.0wt%이고, 잔부가 니켈(Ni)일 수 있다.
자세하게, 상기 몰리브덴(Mo)은 그 함량이 10.0wt% 미만시 에칭성과 투과율에 문제가 있으며, 70.0wt%를 초과시 타켓 가공성에 문제가 발생할 수 있다. 또한, 상기 코발트(Co)은 그 함량이 2.5wt% 미만시 밀착성과 투과율에 문제가 있으며, 20.0wt%를 초과할 경우 에칭성과 밀착성에 문제가 발생한다.
상술한 바에 있어서, 에칭성에 문제가 있다는 것은 부식전류 밀도값이 0.6mA/cm2 미만이 되어, 에칭시 잔사가 남음으로 광학특성의 저하가 발생할 수 있다는 것이다. 따라서, 타이코트층(150)의 부식전류 밀도값은 0.6mA/cm2 이상인 것이 바람직하다.
또한, 밀착성에 문제가 있다는 것은 박리강도가 약해져 외부 변화에 따라 ITO층(130)과 전도층(170) 간에 박리문제가 발생한다는 것으로, 타이코트층(150)은 밀착성 실험인 크로스-컷 박리 실험시 샘플 필름이 90%이상 박리되지 않는 것이 바람직하다.
그리고, 투과율에 문제가 있다는 것은 투명도가 약해져 시인성이 저하된다는 것으로, 상기 시인성 저하를 방지하기 위해 광학 측정시 투과율은 88% 이상인 것이 바람직하다.
마지막으로, 타겟 가공성에 문제가 있다는 것은 취성이 강해져 가공성이 낮아진다는 것을 의미한다. 즉, 가공성이 떨어질 경우 스퍼터링 시에 타겟이 깨지는 현상이 발생할 수 있으므로 타이코트층(150)을 형성하는 합금에 포함된 금속 즉, 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 함량비를 본 발명과 같이 조절하는 것이 필요하다.
상기 타이코트층(150)을 형성하는 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 함량비의 변화에 따른 에칭성, 밀착성 및 투과율은 후술할 실험예의 결과를 통해 후술하기로 한다.
상술한 실시 예에 따른 ITO 금속 적층판은 롤투롤 공정을 이용해 연속적으로 생산 가능하므로, 부품의 제조원가를 줄일 수 있는 장점이 있다.
도 3은 본 발명의 다른 실시 예에 따른 ITO 금속 적층판의 구성을 도시한 도면이다.
도 3을 설명함에 있어서, 도 2와 동일한 참조부호의 구성요소의 설명은 생략하기로 한다.
버퍼층(310)은 전도층(170)의 상부에 형성되어 상기 전도층(170)의 부식을 방지하는 역할을 할 수 있다. 또한, 상기 버퍼층(310)은 ITO 금속 적층판이 오염/온도, 습도 변화/접촉에 의한 표면손상 등 물리, 화학적 충격을 완충시켜주는 역할을 할 수 있다.
상기 버퍼층(310)은 모넬(Monel), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 은(Ag), 코발트(Co), 니오븀(Nb), 철(Fe) 중 적어도 하나의 물질을 사용해 형성할 수 있다. 이때, 상기 버퍼층(310)은 50옹스트롬 내지 300옹스트롬의 두께로 형성할 수 있다.
이때, 상기 버퍼층(310)을 포함하는 ITO 금속 적층판은 60℃/90% 조건(온도가 60℃이고, 습도가 90%)에서 240시간 동안 공기 중에 노출시켰을 경우 표면의 변화가 없는 반면, 상기 버퍼층(310)을 포함하지 않아 전도층(170)이 표면으로 드러난 ITO 금속 적층판은 상기와 같은 동일한 조건하에서 표면의 산화가 진행되어 색상변화가 발생한다.
도 4는 본 발명의 일 실시 예에 따른 전극 형성 방법을 도시한 도면이다.
도 4를 참조하면, 우선 폴리에틸렌 테레프타레이트(PolyEthylene Terephthalate : PET) 필름이나, 폴리카보네이트(polycarbonate : PC) 필름 등과 같은 고분자 투명필름인 베이스 기재(110)의 적어도 일면에 ITO층(130)을 형성한다(S410). 이때, 상기 베이스 기재(110)는 스크래치 방지, 표면 반사 방지, 뉴턴링 방지, 지문에 의한 오염 방지 등의 기능을 갖기 위해 적어도 일면에 아크릴계 수지를 포함할 수 있다. 또한, 상기 ITO층(130)은 투명하면서도 전기적인 특성 즉, 전도성을 갖는다. 상기 ITO층(130)은 투명하면서도 전도성이 있는 무기물질로 형성할 수 있으며, 이때 상기 무기물질은 산화인듐에 적절한 양의 산화주석을 첨가하여 형성할 수 있다.
상기 ITO층(130)은 타이코트층(150)을 증착시키기 전에 전처리 공정을 거치게 된다. 즉, 상기 ITO층(130)은 표면의 오염 물질을 제거하고 표면을 개질하기 위해 플라즈마 처리된다.
플라즈마 표면처리는 아르곤이나 산소, 질소 등의 가스를 혼합 또는 단독으로 사용하는 플라즈마 처리공정에 의해 수행될 수 있다. 이때, 상기 플라즈마 표면처리에 사용되는 소스는 DC, MF, RF의 평판 또는 원통형 전극을 이용할 수 있다.
이후, 상기 ITO층(130)의 상부에는 몰리브덴(Mo)의 함량이 10.0wt% 내지 70.0wt%, 코발트(Co)의 함량이 2.5wt% 내지 20.0wt%이고, 잔부가 니켈(Ni)인 합금으로 타이코트층(150)을 형성한다(S430).
상기 타이코트층(150)은 ITO층(130)과 상부 금속층 즉, 전도층(170) 간의 접착력을 높이기 위해 형성되는 층으로써, 진공 성막법 예컨대, 스퍼터링 방법을 이용하여 ITO층(130)의 상부에 형성할 수 있다. 이때, 진공 성막법은 상기 스퍼터링 방법 이외에 물리적기상증착법(Thermal Evaporator), 이빔증착법(E-beam), 화학적기상증착법(chemical vapor deposition :CVD), 원자층 증착법(Atomic Layer Deposition: ALD) 등을 포함할 수 있다.
상기 타이코트층(150) 형성 이후, 그 상부에는 전도층(170)을 형성할 수 있다(S450).
상기 전도층(170)은 구리 또는 구리 합금에 의해 형성될 수 있으며, 600옹스트롬 내지 3000옹스트롬의 두께로 형성될 수 있다. 이때, 상기 전도층(170)은 상기 타이코트층(150)과 마찬가지로 진공 성막법 예컨대, 스퍼터링 방법을 이용하여 타이코트층(150)의 상부에 형성할 수 있다. 이때, 진공 성막법은 상기 스퍼터링 방법 이외에 물리적기상증착법(Thermal Evaporator), 이빔증착법(E-beam), 화학적기상증착법(chemical vapor deposition :CVD), 원자층 증착법(Atomic Layer Deposition: ALD) 등을 포함할 수 있다.
또한, 상기 전도층(170)의 상부에는 버퍼층(310)을 더 포함할 수 있다.
상기 버퍼층(310)은 상기 전도층(170)의 부식을 방지하는 역할을 할 수 있으며, ITO 금속 적층판이 오염/온도, 습도 변화/접촉에 의한 표면손상 등 물리, 화학적 충격을 완충시켜주는 역할을 할 수 있다. 이때, 상기 버퍼층(310)은 모넬(Monel), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 은(Ag), 코발트(Co), 니오븀(Nb), 철(Fe) 중 적어도 하나의 물질을 사용해 형성할 수 있다. 상기 버퍼층(310)은 50옹스트롬 내지 300옹스트롬의 두께로 형성할 수 있다.
이때, 상기 버퍼층(310)을 포함하는 ITO 금속 적층판은 60℃/90% 조건에서 240시간 동안 공기 중에 노출시켰을 경우 표면의 변화가 없는 반면, 상기 버퍼층(310)을 포함하지 않아 전도층(170)이 표면으로 드러난 ITO 금속 적층판은 상기와 같은 동일한 조건하에서 표면의 산화가 진행되어 색상변화가 발생한다.
이후, 에칭을 통해 ITO층(130)의 상부에 전극 패턴을 형성한다(S470). 상기 에칭에 사용되는 에칭액은 예컨대, 염화동 수용액, 염화철 수용액, 황산과수 수용액 중 어느 하나일 수 있다.
본 실시 예에 따르면, ITO 금속 적층판은 에칭만을 통해 ITO층(130)에 전극 패턴을 형성할 수 있다. 또한, ITO층(130)의 표면을 손상시키지 않고 전극 패턴을 형성할 수 있으며, 공정비용을 절감할 수 있다.
이하, 본 발명을 하기 실험예를 들어 더욱 상세하게 설명하기로 한다.
ITO 금속 적층판 및 에칭액 준비
1. ITO 금속 적층판
고분자 투명 필름, ITO층(130), 타이코트층(150) 및 전도층(170)을 포함하는 ITO 금속 적층판을 10cm x 1cm 크기로 샘플을 준비한 후, 10cm x 1mm의 전극 패턴을 형성하기 위해 내산 테이프 또는 리소그라피 공정을 이용하여 상기 샘플에 에칭 레지스트를 형성한다.
2. 에칭액
염산이 2.5~3.1몰/L, 구리가 110~160g/L이며 온도가 45~49℃인 염화동 수용액(CuCl2), 비중이 약 1.38이고 온도가 45℃인 염화철 수용액(FeCl3), 황산이 30~80g/L이고, 과수가 14~20g/L이며 온도가 33~37℃인 황산과수 수용액을 준비한다.
테스트
1. 샘플의 에칭 및 타이코트층(150)의 금속 잔사 유무 확인(에칭성 테스트)
상기 준비된 샘플을 에칭액에 40초 동안 담구어 ITO층(130)의 상부에 형성된 금속층 예컨대, 타이코트층(150), 전도층(170)을 제거한 후 상온의 흐르는 증류수에 3~5회 세척을 실시한다. 세척된 샘플상의 잔유물을 완전히 제거하기 위해 증류수에 에칭된 면이 아래쪽을 향하도록 한 후, 초음파 세척기를 이용하여 10분 동안 2회 이상 세척하여 잔유물을 완전히 제거한 후, 압축 질소를 이용해 수분을 모두 제거한다. 이때, 압축 질소를 이용해 수분을 제거하는 이유는 자연 건조할 경우 얼룩 혹은 부유물이 샘플에 잔류할 수 있기 때문이다. 정해진 패턴에 따라 타이코트층(150) 및 전도층(170)이 제거된 ITO 금속 적층판 샘플에 대하여 타이코트층(150) 잔사 유무를 육안 및 반사현미경을 통하여 관찰하고, 금속의 잔사 유무를 확인한다.
2. 부식전류밀도 테스트(에칭성 테스트)
베이스 기재(110), ITO층(130), 타이코트층(150) 및 전도층(170)이 차례로 적층된 ITO 금속 적층판을 30mm x 30mm 크기로 샘플링한 후 전기화학 테스트 용액에 딥핑(Dipping)하여 Potentio-Stat을 사용, 부식전류밀도값을 측정하여 에칭 경향성을 확인한다.(테스트 용액 조건 : Base 5mL + DI Water 1.5L / Base 용액: FeCl3·6H2O : 76.2g + DI Water 152.4g 비중 1.3)
3. 박리강도 측정(밀착성 테스트)
ASTM D 3002, 샘플의 10mm x 10mm 영역을 크로스 컷하여 테스트한다.
- cutter : 컷팅 에지 앵글이 15~30도를 만족하는 면도날, 메스, 칼, 컷팅 디바이스를 사용한다. 커팅 날의 수는 한정이 없다.
- tape : 폭 25mm의 반투명(semi-transparent)하며, 압력에 민감한 테이프를 사용한다. 예컨대, 상기 테이프는 3M 600일 수 있다.
4. 광학특성 측정(투과도 테스트)
코니카 미놀타 분광 측색계 CM-5를 사용해 ITO 금속 적층판 샘플의 30mm x 30mm 영역을 측정한다.
결과
상기 테스트에 대한 결과는 도 5에 도시된 바와 같다.
도 5는 본 발명의 일 실시 예에 따른 타이코트층(150)의 금속 함량비에 따른 ITO 금속 적층판의 에칭성, 밀착성, 투과율에 대한 실험 결과를 나타낸 도면이다.
도 5에 도시된 바와 같이, 비교예 1과 비교예 2(종래 기술의 예)를 보면 타이코트층(150)의 금속은 니켈(Ni)과 크롬(Cr)의 합금만으로 이루어져 있어, 에칭성과 광학특성 즉, 투과율에 문제가 있음을 알 수 있다. 즉, 부식전류 밀도값이 0.6mA/cm2 이하로 에칭시 타이코트층(150)에 잔사가 남게되어 에칭성에 문제가 있음을 확인할 수 있으며, 광학특성은 88% 미만으로 투과율에 문제가 있음을 알 수 있다. 또한, 비교예 3을 보면 타이코트층(150)의 금속이 니켈(Ni)과 몰리브덴(Mo)의 합금만으로 이루어져 있는 경우, 부식전류 밀도값이 0.6mA/cm2 이상으로 에칭시 타이코트층(150)에 잔사가 남지 않아 에칭성은 뛰어나지만, 밀착성이 90% 이하로 ITO층(130)과 전도층(170) 간의 밀착력이 약하고, 광학특성이 88% 미만으로 투과율에 문제가 있음을 알 수 있다.
반면, 실시예 1 내지 실시예 8(본 발명의 실시예)을 보면, 타이코트층(150)을 형성하고 있는 합금에 포함된 금속의 함량비가 일정 조건을 만족하는 경우에 에칭성과 밀착성 및 광학특성 즉, 투과율이 우수함을 알 수 있다.
본 실시 예에 따르면, 타이코트층(150)은 10.0wt% 내지 70.0wt%의 몰리브덴(Mo), 2.5wt% 내지 20.0wt%의 코발트(Co) 및 잔부가 니켈(Ni)을 함유하는 조건을 만족할 경우 에칭성과 밀착성 및 광학특성 즉, 투과율이 우수하다.
실시예 1, 2, 3, 8에 나타난 실험 결과와 비교예 3, 4, 5, 6을 보면, 타이코트층(150)의 몰리브덴(Mo)의 함량이 10.0wt% 내지 70.0wt%이고, 코발트(Co)의 함량이 2.5wt% 내지 20.0wt%의 조건을 만족할 경우 에칭성과 밀착성 및 광학특성이 우수함을 알 수 있다.
자세하게, 실시예 1을 기준으로 비교예 4를 보면 몰리브덴(Mo)의 함량비가 10.0wt% 미만일 경우 부식전류 밀도값이 0.6mA/cm2 미만으로 에칭시 잔사가 남고 광학특성 또한 88% 미만임을 알 수 있다.
또한, 실시예 8을 기준으로 비교예 5를 보면 몰리브덴(Mo)의 함량비가 70.0wt%를 초과할 경우 타겟 가공성이 저하되어 문제가 발생함을 알 수 있다.
실시예 3을 기준으로 비교예 3을 보면 코발트(Co)의 함량비가 2.5wt% 미만일 경우 밀착성 테스트에서 90%이상 샘플이 남아 있지 않고 박리되는 샘플이 많으며, 광학 특성 또한 88% 미만임을 알 수 있다.
그리고, 실시예 2를 기준으로 비교예 6을 보면 코발트(Co)의 함량비가 20.0wt%를 초과일 경우 부식전류 밀도값이 0.6mA/cm2 미만으로 에칭시 잔사가 남고, 밀착성 테스트에서 90%이상 샘플이 남아 있지 않고 박리되는 샘플이 많으며, 광학특성 또한 88% 미만임을 알 수 있다.
즉, 타이코트층(150)의 금속 함량비가 상술한 바와 같은 조건을 만족할 경우, 부식전류 밀도는 0.6mA/cm2 이상을 유지하여 에칭시 잔사가 남지 않음으로 광학특성이 우수하며, 밀착성 테스트시 샘플의 90% 이상이 박리되지 않아 밀착성이 우수하며, 광학특성 측정시 투과율이 88% 이상이므로 투과율이 우수함을 알 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
110 : 베이스 기재
130 : ITO층
150 : 타이코트층
170 : 전도층
310 : 버퍼층

Claims (15)

  1. 베이스 기재;
    상기 베이스 기재의 적어도 일면에 형성되는 아크릴계 수지층;
    상기 아크릴계 수지층 상부에 규소(Si), 니오븀(Nb) 및 티타늄(Ti) 중 선택된 적어도 하나의 산화물로 형성되는 산화물층;
    상기 산화물층 상부에 형성되는 ITO층;
    상기 ITO층 상부에 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 합금으로 형성되는 타이코트층; 및
    상기 타이코트층 상부에 형성되는 전도층;을 포함하는 것을 특징으로 하는 ITO 금속 적층판.
  2. 제 1 항에 있어서,
    상기 타이코트층은 10.0wt% 내지 70.0wt%의 몰리브덴(Mo), 2.5wt% 내지 20.0wt%의 코발트(Co) 및 잔부가 니켈(Ni)을 함유하는 합금으로 형성되는 것을 특징으로 하는 ITO 금속 적층판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 타이코트층의 부식전류밀도는 0.6mA/cm2 이상인 것을 특징으로 하는 ITO 금속 적층판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 전도층의 상부에는 버퍼층;을 더 포함하는 것을 특징으로 하는 ITO 금속 적층판.
  5. 제 4 항에 있어서,
    상기 버퍼층은 모넬(Monel), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 은(Ag), 코발트(Co), 니오븀(Nb), 철(Fe) 중 적어도 하나의 물질을 사용해 형성하는 것을 특징으로 하는 ITO 금속 적층판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 베이스 기재는 고분자 투명 필름인 것을 특징으로 하는 ITO 금속 적층판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 전도층은 구리 또는 구리 합금으로 형성되는 것을 특징으로 하는 ITO 금속 적층판.
  8. 베이스 기재의 적어도 일면에 아크릴계 수지층을 형성하는 단계;
    상기 아크릴계 수지층 상부에 규소(Si), 니오븀(Nb) 및 티타늄(Ti) 중 선택된 적어도 하나의 산화물로 형성되는 산화물층을 형성하는 단계;
    상기 산화물층 상부에 ITO층을 형성하는 단계;
    상기 ITO층의 상부에 니켈(Ni)-몰리브덴(Mo)-코발트(Co)의 합금으로 형성되는 타이코트층을 형성하는 단계;
    상기 타이코트층의 상부에 전도층을 형성하는 단계; 및
    에칭액을 이용하여 상기 ITO층의 상부에 전극 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 전극 형성 방법.
  9. 제 8 항에 있어서,
    상기 타이코트층은 10.0wt% 내지 70.0wt%의 몰리브덴(Mo), 2.5wt% 내지 20.0wt%의 코발트(Co) 및 잔부가 니켈(Ni)을 함유하는 합금으로 형성되는 것을 특징으로 하는 전극 형성 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 타이코트층의 부식전류밀도는 0.6mA/cm2 이상인 것을 특징으로 하는 전극 형성 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 전도층을 형성하는 단계 이후, 버퍼층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 전극 형성 방법.
  12. 제 11 항에 있어서,
    상기 버퍼층은 모넬(Monel), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 은(Ag), 코발트(Co), 니오븀(Nb), 철(Fe) 중 적어도 하나의 물질을 사용해 형성하는 것을 특징으로 하는 전극 형성 방법.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 베이스 기재는 고분자 투명 필름인 것을 특징으로 하는 전극 형성 방법.
  14. 제 8 항 또는 제 9 항에 있어서,
    상기 전도층은 구리 또는 구리 합금으로 형성되는 것을 특징으로 하는 전극 형성 방법.
  15. 제 8 항 또는 제 9 항에 있어서,
    상기 에칭액은 염화동 수용액, 염화철 수용액, 황산과수 수용액 중 어느 하나인 것을 특징으로 하는 전극 형성 방법.
KR1020140163132A 2014-11-21 2014-11-21 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법 KR102370441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140163132A KR102370441B1 (ko) 2014-11-21 2014-11-21 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140163132A KR102370441B1 (ko) 2014-11-21 2014-11-21 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20160060929A KR20160060929A (ko) 2016-05-31
KR102370441B1 true KR102370441B1 (ko) 2022-03-03

Family

ID=56098929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140163132A KR102370441B1 (ko) 2014-11-21 2014-11-21 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR102370441B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046230A1 (ja) * 2012-09-21 2014-03-27 三菱瓦斯化学株式会社 合成樹脂積層体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090084517A (ko) * 2008-02-01 2009-08-05 엘에스엠트론 주식회사 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR100974373B1 (ko) * 2008-02-28 2010-08-05 엘에스엠트론 주식회사 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치
KR100983682B1 (ko) * 2008-03-31 2010-09-24 엘에스엠트론 주식회사 인쇄회로용 동박의 표면처리 방법과 그에 따라 제조된 동박및 그 도금장치
KR101150398B1 (ko) * 2009-09-02 2012-06-01 엘에스엠트론 주식회사 금속적층구조가 개선된 ｉｔｏ 금속 적층판 및 그 전극 형성방법
KR101421702B1 (ko) * 2012-09-27 2014-07-22 엘에스엠트론 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR101421703B1 (ko) * 2012-09-27 2014-07-22 엘에스엠트론 주식회사 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046230A1 (ja) * 2012-09-21 2014-03-27 三菱瓦斯化学株式会社 合成樹脂積層体

Also Published As

Publication number Publication date
KR20160060929A (ko) 2016-05-31

Similar Documents

Publication Publication Date Title
CN105210158B (zh) 导电膜和具有导电膜的电子设备
TW201212048A (en) Transparent electrically conductive substrate
JP5918614B2 (ja) 導電性基板、タッチパネル、および導電性基板の製造方法
KR101777549B1 (ko) 투명 도전 배선 및 투명 도전 배선의 제조 방법
KR101150398B1 (ko) 금속적층구조가 개선된 ｉｔｏ 금속 적층판 및 그 전극 형성방법
JP6930698B2 (ja) 金属パターンフィルムおよびその製造方法
KR102370441B1 (ko) 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
KR102370449B1 (ko) 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
KR102377293B1 (ko) 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
KR102377288B1 (ko) 밀착성과 에칭성이 좋은 ito 금속 적층판 및 전극 형성 방법
JP4180102B2 (ja) 反射膜用Ａｌ−Ｎｉ−Ｂ合金材料
CN105103098A (zh) 触控面板、其制备方法以及用于触控面板的银-钯-钕合金
JP3520285B1 (ja) アルミニウム安定化積層体
JP6500746B2 (ja) 導電性基板の製造方法
WO2017022596A1 (ja) 導電性基板、導電性基板の製造方法
JP2015114690A (ja) 静電センサ
WO2017022573A1 (ja) 導電性基板
KR20180103927A (ko) 흑화 도금액 및 도전성 기판 제조방법
JP6103375B2 (ja) 電子部品を作製するために用いられる積層体および積層体製造方法、フィルムセンサおよびフィルムセンサを備えるタッチパネル装置、並びに、濃度勾配型の金属層を成膜する成膜方法
JP7071915B2 (ja) 導電性基板
TW201637840A (zh) 積層膜
CN108495749B (zh) 导电性基板
JP2012150944A (ja) 透明導電膜
JPWO2018193940A1 (ja) 導電性基板
KR101121002B1 (ko) 투명 도전막

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant