KR20100137811A - 피막을 갖는 인쇄회로기판 및 그 제조방법 - Google Patents

피막을 갖는 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100137811A
KR20100137811A KR1020090056033A KR20090056033A KR20100137811A KR 20100137811 A KR20100137811 A KR 20100137811A KR 1020090056033 A KR1020090056033 A KR 1020090056033A KR 20090056033 A KR20090056033 A KR 20090056033A KR 20100137811 A KR20100137811 A KR 20100137811A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
plating
layer
via hole
Prior art date
Application number
KR1020090056033A
Other languages
English (en)
Other versions
KR101055559B1 (ko
Inventor
박원형
이성준
정다희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090056033A priority Critical patent/KR101055559B1/ko
Publication of KR20100137811A publication Critical patent/KR20100137811A/ko
Application granted granted Critical
Publication of KR101055559B1 publication Critical patent/KR101055559B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명에 따른 피막을 갖는 인쇄회로기판 및 그 제조방법은 층간의 도통을 위해서 비아홀을 도금할 때 부도체인 절연층에만 선택적으로 도금가능하므로 도금금속의 불필요한 낭비를 방지할 수 있고, 설계된 대로 도금 두께를 구현할 수 있으며, 에칭시 편차를 감소시킬 수 있는 효과가 있다.
인쇄회로기판, 피막, 비아홀, 선택적 도금, 코팅제

Description

피막을 갖는 인쇄회로기판 및 그 제조방법 {PRINTED CIRCUIT BOARD COMPRISING A COATING LAYER AND METHOD OF MANUFACTURING THE SAME}
본 발명은 피막을 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자부품의 고밀도, 고속화, 소형화 추세에 따라, 시스템의 집적화(system in packaging)까지 대응 가능한 새로운 고집적 기판(packaging substrate)에 대한 연구가 활발히 진행되고 있다.
비아홀은 양면 인쇄회로기판 또는 다층 인쇄회로기판 층간의 배선을 연결하기 위한 것인데, 이를 위하여 비아홀 내벽에 대한 도금이 필요하다. 비아홀 내벽에 대한 도금은 일반적으로 무전해 도금, 전해 도금의 순서에 따라 실시된다.
여기에서, 무전해 도금은 수지, 세라믹, 유리 등과 같은 절연층의 표면에 도전성을 부여하기 위한 유일한 도금방법이다. 무전해 도금은 전류인가 없이 수행되는 도금이므로 전기를 띤 이온에 의한 반응은 기대할 수 없어 석출반응을 촉진시키는 촉매가 필요하다. 촉매로는 주로 Pd-Sn(팔라디움-주석) 화합물을 이용하고,
Figure 112009038024459-PAT00001
이온이 금속이온과 결합하여 도금을 촉진시키는 역할을 한다.
도 1은 종래의 촉매를 이용한 도금방법에 의해 제조된 인쇄회로기판의 단면도이다.
종래의 공지기술에 따라 비아홀(6) 내벽을 도금할 때 촉매, Pd-Sn(팔라디움-주석) 화합물(7)은 도 1에 도시된 바와 같이 베이스기판(1)의 절연층(3) 뿐만 아니라 도금이 필요하지 않은 금속층(2) 상부에까지 도금층(5)을 형성시키는 문제점이 있다.
따라서, 금속층(2)에 도금되는 양 만큼의 도금금속이 낭비된다. 일반적인 도금방식인 동도금의 경우 구리가 필요 이상으로 낭비된다. 또한, 도금층(5)이 일정한 두께로 형성되지 않아, 인쇄회로기판에 회로를 형성하거나 에칭(etching)시에 편차를 유발하는 문제점이 있다.
그리고, 인쇄회로기판의 원자재로 주로 사용되는 동박적층판(CCL)의 경우 표면인 동박 위에도 불필요한 도금층이 형성되어 미세회로 구현에 어려움이 발생하는 문제점이 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 인쇄회로기판의 비아홀 내벽을 도금할 때 절연층에만 선택적으로 도금하여 도금금속의 낭비를 방지할 수 있을 뿐 아니라 도금 두께 편차 및 에칭시 편차 발생을 방지할 수 있는 피막을 갖는 인쇄회로기판 및 그 제조방법을 제안한다.
본 발명에 따른 피막을 갖는 인쇄회로기판의 제조방법은, 금속층 및 절연층을 포함하는 베이스기판의 준비단계; 상기 베이스기판에 비아홀을 형성시키는 가공단계; 상기 금속층에는 결합되지 않고 상기 절연층에 선택적으로 결합되며 도금의 석출반응을 촉진시키는 코팅제를 이용하여, 상기 비아홀 내벽에 피막을 형성시키는 코팅단계; 및 상기 피막의 상부에 도금층을 형성시키는 도금단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 코팅제는 상기 금속층에는 결합되지 않고 상기 절연층에 선택적으로 결합되는 반응기와, 도금의 석출반응을 촉진시키는 작용기를 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 도금단계는 비전해 도금방법으로 수행되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 베이스기판은 양면 인쇄회로 기판 또는 다층 인쇄회로기판인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 비아홀은 상기 베이스기판의 일부 또는 전체를 관통하는 것에 있다.
본 발명에 따른 피막을 갖는 인쇄회로기판은 절연층과 금속층을 포함하는 베이스기판; 상기 베이스기판에 형성된 비아홀; 도금의 석출반응을 촉진시키고, 상기 비아홀 내벽의 상기 절연층에 선택적으로 결합된 코팅제로 이루어진 피막; 및 상기 피막의 상부에 형성된 도금층;을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 코팅제는 상기 금속층에는 결합되지 않고 상기 절연층에 선택적으로 결합되는 반응기와, 도금의 석출반응을 촉진시키는 작용기를 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 도금층은 비전해 도금층인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 베이스기판은 양면 인쇄회로기판 또는 다층 인쇄회로기판인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 비아홀은 상기 베이스기판의 일부 또는 전체를 관통하는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 피막을 갖는 인쇄회로기판 및 그 제조방법은 층간의 도통을 위해서 비아홀을 도금할 때 부도체인 절연층에만 선택적으로 도금가능하므로 도금금속의 불필요한 낭비를 방지할 수 있고, 설계된 대로 도금 두께를 구현할 수 있으며, 에칭시 편차를 감소시킬 수 있는 효과가 있다.
또한, 인쇄회로기판의 원자재로 동박적층판(CCL)을 사용하는 경우 금속층인 동박 표면에는 도금되지 않으므로 미세회로를 바로 구현할 수 있는 효과가 있다.
따라서, 인쇄회로기판 제조의 핵심과제 중 하나인 원가절감 및 제품가치를 동시에 추구하는 가치공학(Value Engineering)의 취지에 부합하는 장점이 있다.
이하, 본 발명에 따른 피막을 갖는 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다.
도 2는 본 발명의 바람직한 실시예에 따른 피막을 갖는 인쇄회로기판 제조방법의 공정도이다.
도 2에 도시된 바와 같이, 피막을 갖는 인쇄회로기판의 제조방법은 베이스기판(10)의 준비단계(도 2a), 비아홀(90) 가공단계(도 2b), 비아홀(90) 내벽에 코팅제로 피막(50)을 형성시키는 코팅단계(도 2c) 및 피막(50)의 상부에 도금층(70)을 형성시키는 도금단계(도 2d)를 포함하여 구성된다.
우선, 도 2a에 도시된 바와 같이 금속층(20) 및 절연층(30)을 포함하는 베이스기판(10)이 준비한다. 이때, 준비되는 베이스기판(10)은 일반적으로 구리를 입힌 얇은 적층판인 동박적층판(CCL)이고, 재단공정과 면취가공이 완료된 것이다.
도 2b에 도시된 바와 같이, 베이스기판(10)에 비아홀(90)을 형성시키는 가공단계를 수행한다. 비아홀(90)은 양면 인쇄회로기판 또는 다층 인쇄회로기판 층간을 도통시키는 역할을 하는 것으로, 베이스기판(10)에 기계적 드릴이나 레이저 드릴을 사용하여 비아홀(90)을 형성시키는 것이 바람직하다.
가공된 비아홀(90) 내벽은 금속층(20)과 절연층(30)으로 구성되는데 절연층(30)은 에폭시, 프리플레그, 폴리이미드 등으로 이루어진 부도체이므로 인쇄회로기판 층간을 도통시키기 위해서는 도금단계를 거쳐야한다. 그런데, 전술한 바와 같 이 Pd-Sn(팔라디움-주석) 화합물을 촉매로 사용하는 경우 절연층(30) 뿐 아니라 금속층(20)에도 피막이 형성되기 때문에 도금을 수행하면 도금이 불필요한 금속층(20)에서까지 석출반응이 촉진되는 문제점이 있다.
이러한 문제점을 해결하기 위해서 금속층(20)에는 결합되지 않고 절연층(30)에 선택적으로 결합되는 코팅제를 이용하여, 도 2c에 도시된 바와 같이 비아홀(90) 내벽 중 절연층(30)의 표면에만 피막(50)을 형성시킨다. 또한, 코팅제는 종래의 촉매와 같이 도금의 석출반응을 촉진시키는 특성이 있다.
바람직하게는, 코팅제는 반응기와 작용기를 포함하는데, 반응기와 작용기는 전술한 코팅제의 특성을 결정한다. 즉, 반응기는 금속층(20)에는 결합되지 않고 절연층(30)에 선택적으로 결합하는 특성을 갖고, 작용기는 도금의 석출반응을 촉진시키는 특성을 갖는다.
또한, 여기서 코팅제로 자기조립단분자막(Self assembled monolayers,이하 SAMs)을 이용하는 것이 바람직하다. SAMs는 주어진 기질의 표면에 자발적으로 입혀진 규칙적으로 잘 정렬된 유기 분자막으로 반응기, 알칸 사슬, 작용기로 구성되어있다. 반응기는 주어진 기질과 화학적으로 결합하고, 알칸 사슬은 규칙적인 분자 막 형성을 가능하게 하며, 작용기는 분자 막의 기능을 좌우한다. SAMs는 광범위한 분야에서 이용되고 있는데, 본 발명의 바람직한 일 실시예에서 이용되는 SAMs의 경우 반응기는 절연층(30)과 선택적으로 화학적 결합을 하는 특성을 갖고, 작용기는 도금의 석출반응을 촉진시키는 특성을 갖는다.
따라서, 코팅제로 SAMs를 이용하면 SAMs의 반응기에 의해서 비아홀(90) 내벽 중 절연층(30)의 표면에만 SAMs의 피막(50)이 형성되고, 후술할 도금단계가 수행되면 SAMs의 작용기에 의해서 도금의 석출반응이 촉진되어 도금층(70)이 형성된다.
코팅제를 이용하여 피막(50)을 형성시키는 코팅단계가 종료하면, 도 2d에 도시한 바와 같이, 피막(50)의 상부에 도금층(70)을 형성시키는 도금단계를 수행한다.
이때, 비아홀(90) 내벽에는 부도체인 절연층(30)이 존재한다. 따라서, 전기를 띤 이온에 의한 반응이 필요한 전해도금보다는 비전해도금 방법을 수행하여 도금층(70)을 형성시키는 것이 보다 바람직하다. 또한, 비전해도금 방법을 수행하여 비전해 도금층(70)이 형성되면 추가적으로 전해도금을 실시하여 비아를 완성시키는 것도 가능하다.
한편, 도 3은 본 발명의 바람직한 실시예에 따른 피막을 갖는 다층 인쇄회로기판의 단면도이다.
도 2를 통해서 양면 인쇄회로기판(Double side PCB)을 기준으로 본 발명을 설명했지만, 본 발명은 도 3에 도시된 다층 인쇄회로기판(Multi layer Board PCB)과 같이 비아홀(90)에 의한 층간 도통이 필요한 모든 인쇄회로기판에 적용될 수 있음을 밝혀둔다.
또한, 도 2를 통해서 베이스기판(10) 전체를 관통하는 비아홀(90)을 기준으 로 설명했지만, 본 발명은 인쇄회로기판의 내층 사이만을 관통하는 베리드 비아홀(Buried Via Hole)과 인쇄회로기판의 내층과 외층 사이를 관통하는 블라인드 비아홀(Blind Via Hole)에도 적용될 수 있음을 당업자가 쉽게 이해할 수 있는 것이다. 따라서, 본 발명은 베이스기판(10)의 일부 또는 전체를 관통하는 모든 형태의 비아홀(90)에 적용될 수 있다.
한편, 도 2d 또는 도 3을 참조하면 피막(50)을 갖는 인쇄회로기판의 구성을 알 수 있다.
본 발명의 바람직한 실시예에 의한 인쇄회로기판은 절연층(30)과 금속층(20)을 포함하는 베이스기판(10), 베이스기판(10)에 형성된 비아홀(90), 도금의 석출반응을 촉진시키고 비아홀(90) 내벽의 절연층(30)에 선택적으로 결합된 코팅제로 이루어진 피막(50) 및 피막(50)의 상부에 형성된 도금층(70)을 포함한다.
전술한 바와 같이, 코팅제는 비아홀(90) 내벽의 금속층(20)에는 결합되지 않고 절연층(30)에 선택적으로 결합되는 반응기와, 도금의 석출반응을 촉진시키는 작용기를 포함한다. 이때, 코팅제는 SAMs물질인 것이 바람직하다.
또한, 비아홀(90) 내벽에는 절연층(30)이 존재하므로, 도금층(70)은 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속으로 이루어진 비전해 도금층이 될 수 있다. 또한, 비전해 도금층 상부에 전해도금층이 적층된 구성으로 비아를 완성할 수 있다.
그리고, 도 3에 도시된 바와 같이, 베이스기판(10)은 양면 인쇄회로기판 또 는 다층 인쇄회로기판이 될 수 있으며, 비아홀(90)은 베이스기판(10)의 일부만을 관통하는 형태 또는 전체를 관통하는 형태가 될 수 있다.
도 2a 내지 도 2d에 도시된 피막을 갖는 인쇄회로기판의 제조방법은 본 실시예에 따른 피막을 갖는 인쇄회로기판을 제조하기 위한 예시에 불과하며, 인쇄회로기판은 반드시 전술한 제조방법에 의해 제조된 인쇄회로기판에 한정되는 것은 아니다. 즉, 다른 제조방법에 의해 제조된 경우라도 동일한 구성요소를 포함하고 있으면 본 발명의 권리범위에 포함된다.
본 발명은 첨부된 도면 및 실시예에 따라 구체적으로 설명되었으나, 첨부된 도면 및 전술한 실시예는 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 따라서, 전술한 실시예는 제한적인 것이 아닌 예시적인 것으로 여겨져야 하며, 본 발명의 범위는 첨부된 특허청구범위에 기재된 발명에 따라 해석되어져야 하고, 그 범위는 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물을 더 포함할 수 있다.
도 1은 종래의 촉매를 이용한 도금방법에 의해 제조된 인쇄회로기판의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 피막을 갖는 인쇄회로기판 제조방법의 단계별 공정도이다.
도 3은 본 발명의 바람직한 실시예에 따른 피막을 갖는 다층 인쇄회로기판의 단면도이다.
< 도면의 주요 부호에 대한 설명>
10: 베이스기판 20: 금속층
30: 절연층 50: 피막
70: 도금층 90: 비아홀

Claims (10)

  1. 금속층 및 절연층을 포함하는 베이스기판의 준비단계;
    상기 베이스기판에 비아홀을 형성시키는 가공단계;
    상기 금속층에는 결합되지 않고 상기 절연층에 선택적으로 결합되며 도금의 석출반응을 촉진시키는 코팅제를 이용하여, 상기 비아홀 내벽에 피막을 형성시키는 코팅단계; 및
    상기 피막의 상부에 도금층을 형성시키는 도금단계;
    를 포함하는 것을 특징으로 하는 피막을 갖는 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서, 상기 코팅제는 상기 금속층에는 결합되지 않고 상기 절연층에 선택적으로 결합되는 반응기와, 도금의 석출반응을 촉진시키는 작용기를 포함하는 것을 특징으로 하는 피막을 갖는 인쇄회로기판의 제조방법.
  3. 제 1항에 있어서, 상기 도금단계는 비전해 도금방법으로 수행되는 것을 특징으로 하는 피막을 갖는 인쇄회로기판의 제조방법.
  4. 제 1항에 있어서, 상기 베이스기판은 양면 인쇄회로기판 또는 다층 인쇄회로기판인 것을 특징으로 하는 피막을 갖는 인쇄회로기판의 제조방법.
  5. 제 1항에 있어서, 상기 비아홀은 상기 베이스기판의 일부 또는 전체를 관통하는 것을 특징으로 하는 피막을 갖는 인쇄회로기판의 제조방법.
  6. 절연층과 금속층을 포함하는 베이스기판;
    상기 베이스기판에 형성된 비아홀;
    도금의 석출반응을 촉진시키고, 상기 비아홀 내벽의 상기 절연층에 선택적으로 결합된 코팅제로 이루어진 피막; 및
    상기 피막의 상부에 형성된 도금층;
    을 포함하는 것을 특징으로 하는 피막을 갖는 인쇄회로기판.
  7. 제 6항에 있어서, 상기 코팅제는 상기 금속층에는 결합되지 않고 상기 절연층에 선택적으로 결합되는 반응기와, 도금의 석출반응을 촉진시키는 작용기를 포함하는 것을 특징으로 하는 피막을 갖는 인쇄회로기판.
  8. 제 6항에 있어서, 상기 도금층은 비전해 도금층인 것을 특징으로 하는 피막을 갖는 인쇄회로기판.
  9. 제 6항에 있어서, 상기 베이스기판은 양면 인쇄회로기판 또는 다층 인쇄회로기판인 것을 특징으로 하는 피막을 갖는 인쇄회로기판.
  10. 제 6항에 있어서, 상기 비아홀은 상기 베이스기판의 일부 또는 전체를 관통하는 것을 특징으로 하는 피막을 갖는 인쇄회로기판.
KR1020090056033A 2009-06-23 2009-06-23 피막을 갖는 인쇄회로기판 및 그 제조방법 KR101055559B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090056033A KR101055559B1 (ko) 2009-06-23 2009-06-23 피막을 갖는 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056033A KR101055559B1 (ko) 2009-06-23 2009-06-23 피막을 갖는 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100137811A true KR20100137811A (ko) 2010-12-31
KR101055559B1 KR101055559B1 (ko) 2011-08-08

Family

ID=43511351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056033A KR101055559B1 (ko) 2009-06-23 2009-06-23 피막을 갖는 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101055559B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160192490A1 (en) * 2014-12-29 2016-06-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230105048A (ko) 2022-01-03 2023-07-11 왕기문 영어 학습 콘텐츠를 위한 gui 제공장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252464A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 多層配線構造体及びその製造方法並びに電子回路装置と電子部品
KR100477378B1 (ko) * 2003-03-21 2005-03-18 주식회사 에스아이 플렉스 다층 연성 인쇄회로기판의 제조방법
KR100935871B1 (ko) * 2007-11-22 2010-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160192490A1 (en) * 2014-12-29 2016-06-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9554466B2 (en) * 2014-12-29 2017-01-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
KR101055559B1 (ko) 2011-08-08

Similar Documents

Publication Publication Date Title
US11277925B2 (en) Wiring board and method for manufacturing the same
US8215011B2 (en) Method of manufacturing a printed circuit board
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
CN101272661B (zh) 多层印刷布线板及其制造方法
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
WO2008004382A1 (fr) Procédé de fabrication d&#39;une plaque de circuit imprimé à couches multiples
KR20170118780A (ko) 인쇄 배선판 및 그 제조 방법
US20140166355A1 (en) Method of manufacturing printed circuit board
US20130256010A1 (en) Method of manufacturing multilayer printed circuit board and multilayer printed circuit board manufactured via the same
JP2005236205A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR101055559B1 (ko) 피막을 갖는 인쇄회로기판 및 그 제조방법
KR20100002664A (ko) 금속적층판 및 그 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JP2009010266A (ja) プリント配線板の製造方法及びプリント配線板
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
US11439026B2 (en) Printed circuit board
JP2013074270A (ja) リジッドフレキシブルプリント配線板の製造方法
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
CN102196673A (zh) 线路结构的制作方法
JP2004087551A (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
JP4522282B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP2007242740A (ja) メタルコアプリント配線板及びその製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
US20120090172A1 (en) Method of manufacturing printed circuit boad

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee