JP2002252464A - 多層配線構造体及びその製造方法並びに電子回路装置と電子部品 - Google Patents

多層配線構造体及びその製造方法並びに電子回路装置と電子部品

Info

Publication number
JP2002252464A
JP2002252464A JP2001049720A JP2001049720A JP2002252464A JP 2002252464 A JP2002252464 A JP 2002252464A JP 2001049720 A JP2001049720 A JP 2001049720A JP 2001049720 A JP2001049720 A JP 2001049720A JP 2002252464 A JP2002252464 A JP 2002252464A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring structure
via hole
copper
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001049720A
Other languages
English (en)
Inventor
Takehiko Hasebe
健彦 長谷部
Hidetaka Shigi
英孝 志儀
Yoshihide Yamaguchi
欣秀 山口
Naoya Kitamura
直也 北村
Kunio Arai
邦夫 荒井
Terutake Kato
輝武 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Via Mechanics Ltd
Original Assignee
Hitachi Ltd
Hitachi Via Mechanics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Via Mechanics Ltd filed Critical Hitachi Ltd
Priority to JP2001049720A priority Critical patent/JP2002252464A/ja
Publication of JP2002252464A publication Critical patent/JP2002252464A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 多層配線板の製造工程を短縮させ、環境負荷
が大きいとされる薬品の使用量を低減し、さらに充分な
接続強度を有する層間接続方法を用いた多層配線構造体
及びその製造方法並びに電子回路装置と電子部品を提供
する。 【解決手段】 金属箔2、4と絶縁層3が交互に積層さ
れ、層間を非貫通ビアホール7により電気的に接続する
多層配線構造体であって、非貫通ビアホール7は、内壁
部に飛散金属粒子9を有する。金属箔2、4及び飛散金
属粒子9は、同一金属であり、銅からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線構造体及
びその製造方法並びに電子回路装置と電子部品であり、
多層配線構造体の製造工程を短縮することによって製造
コストを低減させ、環境負荷の大きいとされる薬品を工
程から除去し、さらにはビアホールの小径化に伴う配線
の高密度化に適応した多層配線構造体に関する。
【0002】
【従来の技術】近年電子機器の小型化に伴い、多層配線
板の高密度化・軽量化が求められている。こうした要求
に応えるべく、スルーホールやビアホールの微小径化が
図られ、インタースティシャルビアホールやブラインド
ビアホールとして微細化され、従来のビアホールの形成
方法であるドリルだけでなく高出力レーザによる加工が
ビアホールの形成や絶縁層の除去に多用されるようにな
った。一方、ビアホールを介した層間の電気的接続は、
以下のように施される方法が一般的である。すなわち第
一の方法として、特開2000−31641号公報の記
述にあるように、薄付けめっきを施し電気めっきにより
銅箔厚を増加させる方法である。第二の方法として、特
開昭59−155994号公報の記述にあるように、薄
付けめっきを施し無電解めっきにより銅箔厚を増加させ
る方法である。第三の方法として、特開2000−17
4404号公報にあるように、印刷技術により導電性樹
脂を絶縁層のビアホール内に充填する方法である。
【0003】第一の従来技術は、薄付けめっきにより還
元析出された銅の自己触媒性が弱く銅の析出速度が次第
に低下するため、めっき処理条件の変動に対して面内で
均一なめっき厚を得ることができる。しかし、『プリン
ト配線板のめっき技術』(豊永実著 槙書店)の記述に
あるように、その前処理として、表面の水塗れ性向上の
ための脱脂、軽度の銅の酸化皮膜除去を目的としたクリ
ーニング及び触媒の吸着を促進するための表面調整を行
うコンディショニングの2つの働きを持つクリーナーコ
ンディショナー、水洗性を高める湯洗、酸による中和、
銅箔表面の酸化皮膜除去及び粗化を目的としたマイクロ
エッチ、次工程のキャタリストへの水洗水持ち込みを防
ぐプリディップ、無電解銅めっきの触媒として作用する
キャタリスト、そしてキャタリストを金属パラジウムに
変えるとともに過剰な錫塩を取り除くアクセラレータの
各処理液に投入する必要がある。加えてアクセラレータ
などは厳密な液管理を要する。また、還元剤として用い
るホルマリンは人体ならびに環境に有害である可能性も
あり、国によっては規制あるいは測定が義務づけられて
いる。
【0004】第二の従来技術に関しても、上記第一の従
来技術と同様の問題を有している。すなわち、めっき前
処理に要するコストが高く、また、人体や環境に有害で
ある可能性もあるホルマリンを扱う。さらに、無電解め
っきによる厚付け処理は、めっき成長速度が遅く、ま
た、厳密な液管理を要する。
【0005】第一・第二の従来技術に共通する課題とし
て、ビアホールの小径化すなわちアスペクト比(ビアホ
ール深さ/ビアホール径)が大きくなるに従い、ビアホ
ール内部におけるめっき液循環性は液の表面張力のため
悪化する。加えて、ブラインドビアホールが多用化され
ると、めっきの均一な成長は益々困難となる。さらに、
めっき処理は、前述した触媒付与、薄付けめっき、厚付
けめっきから構成され、非常に長い工程となっており、
触媒付与工程−薄付けめっき工程、及び薄付けめっき−
厚付けめっき工程の各工程間に基板の乾燥処理を施すこ
とが一般に行われている。そのため、水塗れ性の向上を
図る目的から、ビアホール形成工程−触媒付与工程及び
上記各工程間に表面活性剤などに浸漬する必要があっ
た。
【0006】第三の従来技術は、第一及び第二の従来技
術のようなビアホール形成後のクリーンホール処理が不
要なため、工程長が短く、かつ印刷技術・材料ともに安
価である。しかし、めっき等の金属接合と比較すると、
導電性樹脂は接合面での接続強度が弱く電気抵抗も劣っ
ていた。
【0007】
【発明が解決しようとする課題】本発明は、従来技術の
問題を解決するものであり、多層配線板の製造工程を短
縮させ、環境負荷が大きいとされる薬品の使用量を低減
し、さらに充分な接続強度を有する層間接続方法を用い
た多層配線板及びその製造方法並びに電子回路装置と電
子部品を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、金属箔と絶縁
層が交互に積層され、層間を非貫通ビアホールにより電
気的に接続する多層配線構造体であって、前記非貫通ビ
アホールは、内壁部に飛散金属粒子を有する導電層を形
成してなる多層配線構造体である。
【0009】また、本発明は、上記金属箔と飛散金属粒
子とは、同一金属である多層配線構造体である。
【0010】そして、本発明は、上記金属箔及び飛散金
属粒子は、銅である多層配線構造体である。
【0011】更に、本発明は、上記金属箔及び飛散金属
粒子は、クロムである多層配線構造体である。
【0012】また、本発明は、銅箔と絶縁層とが交互に
積層され、層間を非貫通ビアホールにより電気的に接続
する多層配線構造体の製造方法において、以下(a)、
(b)、(c)の工程を含み、かつ(a)、(b)、
(c)の順に処理する多層配線構造体の製造方法であ
る。(a)レーザを照射して非貫通ビアホールを形成す
るとともに絶縁層を除去する絶縁層除去工程。(b)レ
ーザをビアホール内の内層銅箔に照射してビアホール内
壁表面に銅粒子を飛散させ付着させる飛散付着工程。
(c)めっき液に多層配線構造体を浸漬し、ビアホール
内壁表面の飛散銅粒子上にめっきを析出させ、表面銅箔
と内層銅箔とを電気的に接続する電気接続工程。
【0013】そして、本発明は、上記(a)の絶縁層除
去工程と(b)の飛散付着工程において、採用するレー
ザの種類又は処理条件が相違する多層配線構造体の製造
方法である。
【0014】更に、本発明は、上記めっき液は、無電解
めっき液である多層配線構造体の製造方法である。
【0015】また、本発明は、紫外線レーザ照射によ
り、非貫通ビアホールを形成し、そして、銅を飛散させ
る多層配線板の製造方法である。
【0016】そして、本発明は、多層配線板と、その上
に搭載される電子部品と、を備える電子回路装置におい
て、前記多層配線板は、上記に記載の多層配線構造体で
ある電子回路装置である。
【0017】更に、本発明は、上記に記載の多層配線構
造体からなる電子部品である。
【0018】本発明は、金属箔と絶縁層が交互に積層さ
れ、層間を非貫通ビアホールにより電気的に接続する多
層配線構造体であって、非貫通ビアホールは、内壁表面
に飛散金属、例えば銅又はクロムの粒子を有している。
本発明の多層配線構造体として、多層配線板とその上に
搭載された電子部品とを備える電子回路装置、あるい
は、電子部品も含まれる。そして、(a)レーザを照射
して非貫通ビアホールを形成するとともに絶縁層を除去
する絶縁層除去工程、(b)レーザをビアホール内の内
層銅箔に照射してビアホール内壁表面に銅粒子を飛散さ
せ付着させる飛散付着工程、(c)めっき液に多層配線
構造体を浸漬し、ビアホール内壁表面の飛散銅粒子上に
めっきを析出させ、表面層と内層銅箔とを電気的に接続
する電気接続工程を(a)(b)(c)の順に処理する
ことにより得られる。その根拠について、説明する。
【0019】銅をはじめとする非鉄金属は紫外光領域で
高い吸収率を有する。この特性を活かして、紫外光レー
ザを使用すると、銅箔等をレーザ吸収率向上のための表
面処理なしで直接加工できる。レーザを照射することに
より、溶融またはプラズマ化した内層銅箔の一部は、ビ
アホール内壁面に飛散し付着し、まもなく冷却され凝固
して飛散銅粒子となる。この飛散銅粒子をビアホール壁
面に付着させた状態で電気めっき処理を行うことによ
り、陰極と電気的に接続された飛散銅粒子上にめっきが
成長する。このとき、陰極と接続されていない飛散銅粒
子においても、分極により帯電するため、めっきは成長
する。すなわち、レーザ加工により、ビアホール形成だ
けでなく、内壁面へめっき触媒付与と同様の効果をもた
らすことが可能となる。従って、触媒付与工程が不要と
なるばかりでなく、めっき処理前の液塗れ性向上処理の
回数はレーザ加工−めっき工程間の1回のみとなり、工
程負荷が大きく軽減される。高密度化に伴い、ビアホー
ルのアスペクト比が大きくなるほど、塗れ性向上処理回
数の少なくてすむ方が歩留りの点で有利である。
【0020】同様に、厚付け無電解めっきは、自己触媒
性を有するため、銅粒子の上にめっきを成長させること
ができる。従って、レーザ照射によりビアホール内壁面
に内層銅箔を飛散させた後無電解めっき液に投入するこ
とで、飛散銅粒子上に均一な銅めっき膜を形成すること
ができる。
【0021】本発明に係る多層配線構造体及びその製造
方法並びに電子回路装置と電子部品における絶縁層とな
る絶縁樹脂材料は、特に限定されるものではない。一般
的に多層配線板に使用されている樹脂を主成分とするも
のでよく、樹脂を不織布・織布等に含浸させたものでも
よく、有機・無機の充填材を樹脂に充填したものでもよ
く、またこれらが複合されたものでもよい。
【0022】本発明に係る多層配線構造体及びその製造
方法並びに電子回路装置と電子部品における金属箔は、
特に銅箔に限定されるものではない。一般的に多層配線
板に使用されるステンレス、ニクロム、タングステン、
アルミニウム、クロムなどの箔でもよい。好ましいのは
銅又はクロムの箔である。
【0023】本発明に係る多層配線構造体及びその製造
方法並びに電子回路装置と電子部品において、表面銅箔
もしくは内層銅箔におけるレーザの吸収率を高める効果
を有する処理を実施してもよい。吸収率の向上により、
レーザエネルギが効果的に吸収されるため、銅箔等への
加工効率が向上する。
【0024】本発明に係る多層配線構造体及びその製造
方法並びに電子回路装置と電子部品におけるビアホール
の形成方法は、ドリルやプラズマを用いることも可能で
あるが、望ましくはレーザによる加工である。レーザの
種類として、高エネルギな炭酸ガスレーザ、紫外線レー
ザ、Xeレーザ、エキシマレーザ、YAGレーザ、YL
Fレーザ、Arレーザなどが例示される。好ましくは、
紫外線レーザである。紫外線レーザは、非鉄金属に対す
る吸収がよく、また、非常に小さい径に集光しやすい。
所望のビアホール径、アスペクト比等仕様に応じ適宜上
記公知慣用のビアホール形成方法を選択し、必要に応じ
併用してもよい。また、絶縁樹脂や内層銅箔などの被加
工対象物の違いにより、レーザの種類、出力、径、焦点
などを選択してもよい。このような技術を用いることに
より、所望のビアホールを素早く、低コストかつ精確に
あけることができる。
【0025】本発明に係る多層配線構造体の製造方法に
おける配線パターンの形成法であるめっきは、その金属
種を銅に限定するものではない。錫、はんだ、ニッケ
ル、金などのめっきでもよい。
【0026】本発明に係る多層配線構造体の製造方法に
おける配線パターンの形成法は、その実施方法を特に限
定されるものではない。アディティブ、セミアディティ
ブ、パートリーアディティブ、サブトラクティブなど一
般的に行われている方法のいずれでもよい。
【0027】
【発明の実施の形態】発明の実施の形態を説明する。以
下、本発明の多層配線構造体及びその製造方法並びに電
子回路装置と電子部品の実施例について、図1〜図3を
用いて説明する。図1は、実施例1の多層配線構造体の
説明図である。図2は、実施例1における多層配線構造
体のビアホール配線形成方法の説明図である。図3は、
実施例3における多層配線構造体のビアホール配線形成
方法の説明図である。なお、本発明は以下の記述内容に
拘束されるものではない。また、下記実施例は内層に回
路を有する多層配線構造体について説明するが、両面に
銅箔を有する銅張積層板の製造にも適用しうる。
【0028】実施例1を説明する。本実施例の多層配線
構造体(ソルダレジスト12付着時)は、図1(a)、
(b)に示すように、金属箔2、4と絶縁層5が交互に
積層され、層間を非貫通ビアホール7により電気的に接
続されており、そして、非貫通ビアホール7は、内壁部
に飛散金属粒子9を有する。なお、図1(b)は、図1
(a)のビアホール7付近の拡大説明図である。
【0029】本実施例の多層配線構造体の製造方法につ
いて、図2を用いて説明する。内層基材1の両面に厚さ
約18μmの銅箔2を有する銅張積層板3を用意する
(図2a参照)。次に、銅張積層板3の両面に樹脂付き銅
箔、例えば80μm厚程度の絶縁樹脂層(エポキシ系)
を付着させた約18μm厚の銅箔4を積層接着して(図
2b参照)、多層積層板とした(図2c参照)。なお、図
2(c)〜(f)は、ビアホール7形成部分付近の拡大
説明図である。次に、多層積層板の表面銅箔4に焦点を
合わせたUV−YAGレーザ6を所定位置に照射して絶
縁樹脂層5及び銅箔4を溶解・気化・分解し、内層とな
った銅箔2に到達する非貫通ビアホール7を形成する
(図2d参照)。次に、ビアホール径を拡大させないよう
に、UV−YAGよりも小径かつ高出力とし銅箔2に焦
点をあわせたUV−YAGレーザ8を追加照射し、ビア
ホール7の底に位置する内層銅箔2の一部をビアホール
内壁部に飛散させる。飛散された銅粒子は、ビアホール
壁面に付着し冷却され、飛散銅粒子9となる(図2e参
照)。多層配線構造体を表面活性剤に浸漬してビアホー
ル7の液塗れ性を向上させた後、過マンガン酸カリウム
法による樹脂残渣除去処理を行う。次いで電気銅めっき
液に投入することで内壁部の飛散銅9を核としてめっき
10を析出させ、ビアホール7を介して表面銅箔4及び
内層銅箔2間を導通せしめ、飛散銅粒子を有する内壁部
とする(図2f参照)。表面銅箔4の配線及びランド部と
なる部分にエッチングレジスト11をラミネートし、パ
ターンを焼き付け、現像し、不要の銅箔を塩化第二鉄に
より除去する(図2g参照)。エッチングレジストを剥離
した後、所望部にソルダレジスト12を作製する(図2
h参照)。このようにして製造された多層配線構造体
は、めっき触媒付与工程を必要とせず、かつ、液の塗れ
性向上処理を最少回数である1回とすることができた。
また、電気めっきにより電気伝導性の優れためっきを短
時間に成長させることができ、低コストで高密度配線を
実現できた。さらには、ビアホール内壁部において良好
な電気接続がなされていた。
【0030】実施例2について説明する。本実施例はめ
っき工程を無電解めっきによって多層配線構造体を製造
する。実施例2の製造工程は、実施例1とほぼ同様であ
り、相違点を詳しく説明すると、実施例1では電気銅メ
ッキ液を使用してめっきを析出させたが、実施例2では
飛散銅粒子を付着した非貫通ビアホール壁面に対し過マ
ンガン酸カリウム法による溶融樹脂除去処理を行った
後、無電解めっき液に投入することでめっきを析出さ
せ、表面銅箔及び内層銅箔間を導通せしめ、飛散銅粒子
を有する内壁部とする。そして、以降の処理は、実施例
1と同様である。このようにして製造された実施例2の
多層配線構造体は、めっき触媒付与工程を必要とせず、
かつ液の塗れ性向上処理を最少回数である1回とするこ
とができた。また無電解めっきにより、ビアホール内壁
部に均一な厚さ分布を有するめっきを形成することがで
きた。
【0031】実施例3について、図3を用いて説明す
る。本実施例は炭酸ガスレーザによってビアホール加工
を行うものである。すなわち、実施例1と同様の方法に
より、基材1の両面に銅箔2を有する銅張積層板3を作
製する(図3a参照)。銅張積層板3の両面に樹脂付き銅
箔4を積層接着した(図3b参照)後、少なくともビアホ
ールを形成する箇所の銅箔4をフォトリソグラフィによ
り除去して除去部13を形成する(図3c参照)。次いで
炭酸ガスレーザ6により内層銅箔2まで到達する非貫通
ビアホール7を形成した(図3d参照)後、非貫通ビアホ
ール7より小径としたUV−YAGレーザ8を追加照射
して内層銅箔の一部を壁面に飛散・付着させる(図3e
参照)。表面活性剤に浸漬し、ビアホール壁面に対し過
マンガン酸カリウム法による溶融樹脂除去処理を行った
後、電気銅めっき10を析出させることでビアホールを
介して表面銅箔4及び内層銅箔2間を導通せしめ、飛散
銅粒子9を有する内壁部とする(図3f参照)。表面銅箔
の配線及びランド部となる部分にエッチングレジスト1
1をラミネートし、パターンを焼き付け、現像し、不要
の銅箔を塩化第二鉄により除去する(図3g参照)。エッ
チングレジストを剥離した後、所望部にソルダレジスト
12を塗布する(図3h参照)。このようにして製造され
た実施例3の多層配線構造体は、めっき触媒付与工程を
必要とせず、かつ、液の塗れ性向上処理を最少回数の一
回とすることができ、低コストにて高密度配線板の製造
を実現できた。さらには、ビアホール内壁部において良
好な電気接続がなされていた。
【0032】実施例4を用いて説明する。本実施例はド
リルによってビアホール加工を行うものである。本実施
例は、実施例1と同様であり、相違する点は、実施例1
ではUV−YAGレーザ照射してビアホールを形成した
が、実施例4ではドリルにより内層銅箔まで到達する非
貫通ビアホールを形成する。以降の工程は、実施例1と
同様である。このようにして製造された多層配線構造体
は、めっき触媒付与工程を必要とせず、かつ、液の塗れ
性向上処理回数を削減できたことにより、低コストで高
密度配線を実現できた。さらにはビアホール内壁部にお
いて良好な電気接続がなされていた。
【0033】実施例5を説明する。本実施例は、炭酸ガ
スレーザによるビアホール加工にあたりハーフエッチ処
理により表面銅箔を薄化・粗化する。ハーフエッチ処理
により、レーザ吸収率を高めることができる。すなわ
ち、実施例1と同様に、基材の両面に銅箔を有する銅張
積層板を作製し、銅張積層板の両面に樹脂付き銅箔を積
層接着した後、ハーフエッチ処理により銅箔厚を薄くす
るとともに粗面とする。このとき用いるハーフエッチ処
理は、密着促進性ハーフエッチ液や、塩化第二鉄溶液、
塩化第二銅溶液、アルカリエッチング液など一般的に用
いられているエッチング液、または黒化処理などの化学
的処理でもよく、また、ブラシ研磨やサンドブラストな
どの機械的処理でもよい。このようにしてレーザ吸収性
を高めた銅箔に対し、炭酸ガスレーザにより内層銅箔ま
で到達するビアホールを形成し、以後、実施例1と同様
に処理する。このようにして製造された多層配線構造体
は、めっき触媒付与工程を必要とせず、かつ、液の塗れ
性向上処理回数を削減できたことにより、低コストで高
密度配線を実現できた。さらには、ビアホール内壁部に
おいて良好な電気接続がなされていた。
【0034】実施例6を説明する。本実施例は炭酸ガス
レーザによるビアホール加工にあたりレーザ吸収性を向
上させる層を形成するものである。すなわち、実施例1
と同様に、基材の両面に銅箔を有する銅張積層板を作製
し、銅張積層板の両面に樹脂付き銅箔を積層接着した
後、炭酸ガスレーザの吸収率を向上させる層を形成す
る。このとき用いる層として三菱ガス化学(株)製レーザ
シートLSE30が挙げられる。実施例6では、実施例
1(図1参照)と比較して、表面銅箔にレーザ吸収性を
向上させる層を設けている点で相違している。次いで炭
酸ガスレーザにより内層銅箔まで到達する非貫通ビアホ
ールを形成した後、UV−YAGレーザを追加照射して
内層銅箔の一部を壁面に飛散・付着させる。以降、実施
例1と同様に処理を行う。このようにして製造された多
層配線構造体は、めっき触媒付与工程を必要とせず、か
つ、液の塗れ性向上処理回数を削減できたことにより、
低コストで高密度配線を実現できた。さらにはビアホー
ル内壁部において良好な電気接続がなされていた。
【0035】実施例7を説明する。本実施例は炭酸ガス
レーザによってビアホール加工を行うものである。すな
わち、実施例1と同様に、基材の両面に銅箔を有する銅
張積層板を作製する。該銅張積層板の両面に厚さ5μm
の銅箔を有するキャリアフォイル付き樹脂付き銅箔を積
層接着する。キャリアフォイル付き銅箔付き樹脂として
三井金属製MR600を例示できるが、これはキャリア
フィルム付きの状態で積層接着した後キャリアフィルム
を剥離することで5μm厚の銅箔を得るものであり、所
望膜厚の銅箔の形成が容易である。次いで、炭酸ガスレ
ーザにより内層銅箔まで到達する非貫通ビアホールを形
成した後、非貫通ビアホールより小径としたUV−YA
Gレーザを追加照射して内層銅箔の一部を壁面に飛散・
付着させる。以降、実施例1と同様に処理を行う。この
ようにして製造された多層配線構造体は、めっき触媒付
与工程を必要とせず、かつ、液の塗れ性向上処理回数を
削減できたことにより、低コストで高密度配線を実現で
きた。さらにはビアホール内壁部において良好な電気接
続がなされていた。
【0036】本発明では、内層銅箔に対しレーザを照射
することにより、内層銅箔をビアホール壁面に飛散・付
着させ、飛散銅粒子を核としてめっきを成長させる。こ
れにより、従来の多層配線板製造工程に必須であった薄
付けめっき工程を行わずとも電気めっきもしくは厚付け
無電解めっき処理を可能とした。すなわち、繁雑な触媒
処理を不要とし、製造コストの低減が可能となった。ま
た、ホルマリンを含む無電解めっき工程を削減できると
ともに、ビアホール内の塗れ性向上処理回数を最小に留
めることができ、高アスペクト比が要求されるブライン
ドホールに対するめっき処理を容易とし、高い電気接続
信頼性を有することが可能となった。
【0037】
【発明の効果】本発明によれば、多層配線板の製造工程
を短縮させ、環境負荷が大きいとされる薬品の使用量を
低減し、さらに充分な接続強度を有する層間接続方法を
用いた多層配線板及び電子回路装置と電子部品を得るこ
とができる。
【図面の簡単な説明】
【図1】実施例1の多層配線構造体の説明図。
【図2】実施例1における多層配線構造体のビアホール
配線形成方法の説明図。
【図3】実施例3における多層配線構造体のビアホール
配線形成方法の説明図。
【符号の説明】
1 内層基材 2 内層銅箔 3 銅張積層板 4 表面銅箔 5 樹脂 6 ビアホール形成UV−YAGレーザ 7 ビアホール 8 飛散銅形成UV−YAGレーザ 9 飛散銅粒子 10 電気銅めっき 11 エッチングレジスト 12 ソルダレジスト 13 除去部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // B23K 101:42 B23K 101:42 (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山口 欣秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 北村 直也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 荒井 邦夫 神奈川県海老名市上今泉2100 日立ビアメ カニクス株式会社内 (72)発明者 加藤 輝武 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Fターム(参考) 4E068 AF01 DA11 5E346 AA02 AA32 AA43 CC08 CC31 CC32 CC55 CC57 CC58 DD02 DD12 DD32 DD44 DD48 EE01 EE07 FF04 FF07 FF13 FF14 GG15 GG16 GG17 GG18 GG22 GG23 GG28 HH32

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 金属箔と絶縁層が交互に積層され、層間
    を非貫通ビアホールにより電気的に接続する多層配線構
    造体であって、 前記非貫通ビアホールは、内壁部に飛散金属粒子を有す
    る導電層を形成してなることを特徴とする多層配線構造
    体。
  2. 【請求項2】 請求項1記載の多層配線構造体におい
    て、 上記金属箔と飛散金属粒子とは、同一金属であることを
    特徴とする多層配線構造体。
  3. 【請求項3】 請求項2記載の多層配線構造体におい
    て、 上記金属箔及び飛散金属粒子は、銅であることを特徴と
    する多層配線構造体。
  4. 【請求項4】 請求項2記載の多層配線構造体におい
    て、 上記金属箔及び飛散金属粒子は、クロムであることを特
    徴とする多層配線構造体。
  5. 【請求項5】 銅箔と絶縁層とが交互に積層され、層間
    を非貫通ビアホールにより電気的に接続する多層配線構
    造体の製造方法において、 以下(a)、(b)、(c)の工程を含み、かつ
    (a)、(b)、(c)の順に処理することを特徴とす
    る多層配線構造体の製造方法。 (a)レーザを照射して非貫通ビアホールを形成すると
    ともに絶縁層を除去する絶縁層除去工程。 (b)レーザをビアホール内の内層銅箔に照射してビア
    ホール内壁表面に銅粒子を飛散させ付着させる飛散付着
    工程。 (c)めっき液に多層配線構造体を浸漬し、ビアホール
    内壁表面の飛散銅粒子上にめっきを析出させ、表面銅箔
    と内層銅箔とを電気的に接続する電気接続工程。
  6. 【請求項6】 請求項5記載の多層配線構造体の製造方
    法において、 上記(a)の絶縁層除去工程と(b)の飛散付着工程に
    おいて、採用するレーザの種類又は処理条件が相違する
    ことを特徴とする多層配線構造体の製造方法。
  7. 【請求項7】 請求項5又は6に記載の多層配線構造体
    の製造方法において、 上記めっき液は、無電解めっき液であることを特徴とす
    る多層配線構造体の製造方法。
  8. 【請求項8】 請求項5〜7のいずれか1項に記載の多
    層配線構造体の製造方法において、 紫外線レーザ照射により、非貫通ビアホールを形成し、
    そして、銅を飛散させることを特徴とする多層配線板の
    製造方法。
  9. 【請求項9】 多層配線板と、その上に搭載される電子
    部品と、を備える電子回路装置において、 前記多層配線板は、請求項1〜4のいずれか1項に記載
    の多層配線構造体であることを特徴とする電子回路装
    置。
  10. 【請求項10】 請求項1〜4のいずれか1項に記載の
    多層配線構造体からなる電子部品。
JP2001049720A 2001-02-26 2001-02-26 多層配線構造体及びその製造方法並びに電子回路装置と電子部品 Withdrawn JP2002252464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001049720A JP2002252464A (ja) 2001-02-26 2001-02-26 多層配線構造体及びその製造方法並びに電子回路装置と電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001049720A JP2002252464A (ja) 2001-02-26 2001-02-26 多層配線構造体及びその製造方法並びに電子回路装置と電子部品

Publications (1)

Publication Number Publication Date
JP2002252464A true JP2002252464A (ja) 2002-09-06

Family

ID=18910782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001049720A Withdrawn JP2002252464A (ja) 2001-02-26 2001-02-26 多層配線構造体及びその製造方法並びに電子回路装置と電子部品

Country Status (1)

Country Link
JP (1) JP2002252464A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법
JP2011009263A (ja) * 2009-06-23 2011-01-13 Sumitomo Electric Ind Ltd プリント配線板用基板の穴加工方法、その穴加工方法を用いたプリント配線板用基板
KR101055559B1 (ko) * 2009-06-23 2011-08-08 삼성전기주식회사 피막을 갖는 인쇄회로기판 및 그 제조방법
JP2012074482A (ja) * 2010-09-28 2012-04-12 Sekisui Chem Co Ltd スルーホール電極の形成方法及び電子部品
JP2013153126A (ja) * 2012-09-04 2013-08-08 Panasonic Corp Ledパッケージ及びled発光素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법
JP2011009263A (ja) * 2009-06-23 2011-01-13 Sumitomo Electric Ind Ltd プリント配線板用基板の穴加工方法、その穴加工方法を用いたプリント配線板用基板
KR101055559B1 (ko) * 2009-06-23 2011-08-08 삼성전기주식회사 피막을 갖는 인쇄회로기판 및 그 제조방법
JP2012074482A (ja) * 2010-09-28 2012-04-12 Sekisui Chem Co Ltd スルーホール電極の形成方法及び電子部品
JP2013153126A (ja) * 2012-09-04 2013-08-08 Panasonic Corp Ledパッケージ及びled発光素子

Similar Documents

Publication Publication Date Title
JP6314085B2 (ja) プリント配線板の製造方法及びレーザー加工用銅箔
US6571467B2 (en) Method for producing a doublesided wiring board
EP0475567B1 (en) Method for fabricating printed circuits
KR101516851B1 (ko) 프린트 배선판 및 그 제조 방법
US20050178669A1 (en) Method of electroplating aluminum
JP2007109706A (ja) 多層プリント配線板の製造方法
JP2002252464A (ja) 多層配線構造体及びその製造方法並びに電子回路装置と電子部品
JP2778569B2 (ja) 多層印刷配線板およびその製造方法
JP4137279B2 (ja) プリント配線板及びその製造方法
JP4240243B2 (ja) ビルドアップ多層配線板の製造方法
JP2000036659A (ja) ビルドアップ多層配線板の製造方法
JP2003096593A (ja) 粗化処理方法及び電解銅メッキ装置
US6003225A (en) Fabrication of aluminum-backed printed wiring boards with plated holes therein
JP5495002B2 (ja) プリント配線板、およびその製造方法
JP2000261149A (ja) 多層プリント配線板およびその製造方法
JP2004319994A (ja) プリント配線板の製造方法
KR102356407B1 (ko) 레이저 가공용 구리 박, 캐리어 박 구비 레이저 가공용 구리 박, 구리클래드 적층체 및 프린트 배선판의 제조 방법
JP2002280743A (ja) 多層配線基板およびその製造方法
JPH06260757A (ja) プリント回路板の製造方法
JP2001177248A (ja) 配線基板及びその製造方法並びに電子機器
JP2000036662A (ja) ビルドアップ多層配線板の製造方法
JPS61120492A (ja) めつきされたスルーホールプリント回路基板及びその生産方法
JP2015177018A (ja) 配線板の製造方法
JP2001189536A (ja) 配線基板
JPH06260758A (ja) プリント回路板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513