JPS61120492A - めつきされたスルーホールプリント回路基板及びその生産方法 - Google Patents

めつきされたスルーホールプリント回路基板及びその生産方法

Info

Publication number
JPS61120492A
JPS61120492A JP60249921A JP24992185A JPS61120492A JP S61120492 A JPS61120492 A JP S61120492A JP 60249921 A JP60249921 A JP 60249921A JP 24992185 A JP24992185 A JP 24992185A JP S61120492 A JPS61120492 A JP S61120492A
Authority
JP
Japan
Prior art keywords
lead
tin
printed circuit
thickness
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60249921A
Other languages
English (en)
Other versions
JPH0697714B2 (ja
Inventor
ゲルノツト　ストルーベ
マンフレツド　ヨルダン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DR INGENIIL MATSUKUSUSHIYURETSUTAA FAB fur GARUBANOTEHINIIKU
INGENIIL MATSUKUSUSHIYURETSUTA
Original Assignee
DR INGENIIL MATSUKUSUSHIYURETSUTAA FAB fur GARUBANOTEHINIIKU
INGENIIL MATSUKUSUSHIYURETSUTA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DR INGENIIL MATSUKUSUSHIYURETSUTAA FAB fur GARUBANOTEHINIIKU, INGENIIL MATSUKUSUSHIYURETSUTA filed Critical DR INGENIIL MATSUKUSUSHIYURETSUTAA FAB fur GARUBANOTEHINIIKU
Publication of JPS61120492A publication Critical patent/JPS61120492A/ja
Publication of JPH0697714B2 publication Critical patent/JPH0697714B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、金属レジスト技術によるプリント回路基板の
生産に関する。
錫−鉛被膜を最上層として示すめっきされたスルーホー
ルプリント回路基板は、次の生産原理による金属レジス
ト技術によって生産される。
１、　両側鋼クラッド積層体の穿孔。
２　穿設ホールの内にかっ銅被膜の上への鋼の化学的付
着。
工　化学的付着された銅の電解強化。
（銅被膜がその後の工程にとって充分く厚くないならば
） 毛　シルクスクリーン印刷法またはフォトレジスト技ｗ
Ｋよるガルバノ（ｇ１１マａｎｏ）ｌ／リストの製造。
Ｓ　銅の電解析出によるガルノ（ルジストの被覆されて
いない部位での導電パター７の形成。
＆　ステップ（５）の導電パターン上への錫−鉛の電解
析出。
２　ガルバルジストの剥離。
＆　鋼のエツチング。
９、ｆ４−鉛被膜の再溶融。
このプロセスのステップは、第１図に図式的に示されて
いる。
このプロセスのステップＳは化学的付着された銅被膜の
膜厚が２−５ミクロン未満であるときのみ必要とされる
。
錫−鉛の電着は様々な課題を果たす。第１に、錫−鉛は
エツチング溶液（ステップ８）の影響に対する電着され
た銅の導電パターンの保護に役立つ、錫−鉛合金（５Ｇ
ないし４０チ鉛及び７０ないし６〇−錫Σが約１８５な
いし１９５℃で溶融するので、積層体は再溶融によって
影響を受けない。再溶融プロセスに二って錫−鉛は、導
電パター／の端部を覆い、これによってエツチングプロ
セスの後曝露される鋼の腐食を防止する。その上錫−鉛
は良好（半田付けすることができる被膜である。
不具合にも再溶融プロセスは、導電／くターンの端部は
錫−鉛によって良好に覆われるが、ホール内の厚さは不
均一であり、とりわけホールの隅部では錫−鉛の厚さが
厚くて１ミクロンであるという欠点を有する。
第２図は孔内の錫−鉛の分布を示す。
ホールの端部での錫−鉛層は基板の表面上のと等しい厚
さを有するが、その厚さは再溶触後の厚さく通常８−１
２　ｐｍ　の錫−鉛）とは無関係である。
端部での極薄の錫−鉛被膜は、プリント回路基板が数日
以内に半田付けされるならば、良好な半田付適性に対し
十分なものである。しかし。
長期の保管期間また唸このように長い保管期間に亘る高
温の後では半田付適性が弱まる。半田が適当にはホール
に充填されない。さらに銅／半田境界面の典型例である
凸面が冷却終了後形成され、もはや濡れ性がなくなる。
第Ｓ＠は良好および不良の半田もり上がりを示す。
銅表面の濡れ性の欠如は合金Ｃｕｔｉｎの形成による。
プリント回路基板を保管するｓｉまた辻焼付けるとき錫
が錫−鉛被膜から銅表面内へ拡散する。再溶融ステップ
の後では極薄の被膜のみがホールの端部に存在するので
、この領域における錫の有効量が相対的に少ない、長期
の保管期間または相当する焼付は期間の間に非ぬれ性の
相ＣｕＳＳｎが錫豊富でぬれ性の相Ｃｕ＠８ｎ修の代わ
りに形成される。
驚くべきことに、本発明者は、ぬれ性不足が鉛の中間薄
層にようで避けられることを見い出した。この手順は次
のとおりである。
ｔ　両側銅クラツド積層体の穿孔。
２　穿設ホールの内にかつ銅被膜の上への銅の化学的付
着。
五　化学的付着された銅の電解強化。
（銅被膜がその後の工程にとりて充分に厚くないならは
） 本　シルクスクリーン印刷法または７オトレジスト技術
によるガルバノ（ｇａｇマｓｎｏ　）　　レジストの製
造。
Ｓ　銅の電解析出によるガルバルジストの被覆されてい
ない部位での導電パターンの形成。
本　ステップ（５）の導電パター７上への鉛の電解析出
。
Ｚ　ステップ（６）の導電パターン上への錫−鉛の電解
析出。
＆ｉルバルジストの剥離。
２　鋼のエツチング。
１［Ｌ　　錫−鉛被膜の再溶融。
鉛および錫−鉛被膜の厚さは、半田付の結果に影響を与
えることなく広範囲に亘って変えることができるａ　１
ないし５ミクロンの鉛と８ないし１２ミクロンの錫−鉛
との積層が優れた結果を与える。これよりも厚い層は必
要でない。
再溶融プロセスの間鉛被膜は、表面上で錫−鉛層”によ
って部分的に合金化され、これによって銅表面に近い域
にて鉛豊富の相を作り出す。
この鉛豊富域は室温での連続保管または促進老化試験（
１５０℃にて焼もどし）の間錫の拡散を軽減する。
本発明の様々なステップの適用の結果として、リフロー
イング後の端部における錫−鉛被膜が鉛の中間層の無い
プロセスの場合よプ厚い１七なることが明らかになった
。
次の二つの実施例は鉛の中間層の篤くべき効果を示す。
実施例１ プリント回路基板を鋼被着のエポギ７樹脂板（ＦＲ４−
材料）より次の通りに製造する。
ｔ　穿孔。
瓜　ネガティブマスクの製造 アルカリ可溶性フォトレジストフォイルの被覆、露光、
現像 ｉ　鋼の電解析出、２５ミクロン鋼 ＆　鉛の電解析出、５ミクロン鉛 Ｚ　錫−鉛の電解析出、９ミクロン錫−鉛（５Ｑ　＊ｐ
ｂ／ｙ　Ｏ’ｆｉ８ｍ　）ａ　ネガティブマスクの剥離
、水酸化カリクム水溶液、８０’ＱＫて　　。
ρ　エツチング、ＮＨ４ＯＨ／　ＮＨ４Ｃ／　／　ＮＩ
Ｃ１０１の水溶液 １１ＩＬ　　水溶性油浴中で錫−鉛被膜の再溶融、Ｔ＝
２１０−２１５℃、ｔ＝ＩＱｓｅｃ。
１ｔ　　焼付け、１５５℃；１６時間 １２−　半田付は ウニイブ半田付のための通常の配置 ステップ１０の後スルーホールの断面を切りて作った。
その写真は第４図に示される。端部の周りにおよそ７ミ
クロンの厚さを有する錫−鉛被膜が見られる。半田付け
されたプリント回路基板は半田によるホールの良好な充
填を示した。
実施例２ プリント回路基板は実施例１のようにだがステップ６ｔ
−除去して作られる。
図はステップ（ｌＩ後の断面を示す。端部の周りにて錫
−鉛の厚さは１ミクロンを越えている。半田付けの後、
８０チのホールだけが半田による良好な充填を示した。
【図面の簡単な説明】
第１１は金属レジスト技術におけるスルーホ−ルプリン
ト回路基板の生産工程を示す図、第２図は再溶融後のス
ルーホールプリント回路基板のホール付近を示す断百図
、 第５図はスルーホールにおける半田の不良の及び良好な
充填を示す図、 第４図は実施例１のプリント回路基板の端部表面の金ａ
ｓ、ｉｌ！職を示す顕微鏡写真、第５図は実施例２のプ
リント回路基板の端部表面の金属岨志を示す顕微鏡写真
である。 特許出願人　デーアール、−アイエヌゲー、マツクスシ
＆　ｖツタ−ゲーエムベーハー　クントラニーオー、　
カーデー ほか１名 ト１５．Ｊ Ｆｌ［３，４ ２Ｃ’［）　−イ′シ：・］、　　・ １ｍｍ　’＝　４，７勝 ５００・ゞｆ′、（）等シ゛Ｃ−迷・〜１）ｌＨ＋Ｔ＋
’＝　　Ｉ　Ｑ　ＪＩＩＴＩＦＩＧ、　５ １ｍｒｎ　貴Ｌ　７）Ｊｍ １ｍｍＨ１９μｍ

Claims (5)

    【特許請求の範囲】
  1. （１）金属レジスト技術においてめっきされたプリント
    回路基板を生産する方法において、錫−鉛を金属レジス
    トとして使用し、再溶融して表面上に残すこと、および
    錫−鉛の付着の前に鉛の中間層を電解析出により作るこ
    とを特徴とするめっきされたスルーホールプリント回路
    基板の生産方法。
  2. （２）鉛層は０．１ないし１０ミクロンの厚さを有しか
    つ錫−鉛層は０．１ないし５０ミクロンの厚さを有する
    ことを特徴とする特許請求の範囲第１項記載の方法。
  3. （３）鉛層は１ないし５ミクロンの厚さを有しかつ錫−
    鉛層は８ないし１２ミクロンの厚さを有することを特徴
    とする特許請求の範囲第１項記載の方法。
  4. （４）両側を銅でもって導電パターンの形に被覆されか
    つその上に０．１ないし５０ミクロンの膜厚を有する錫
    −鉛被膜が付着された積層体よりなり、中間の鉛層を銅
    の導電パターンと錫−鉛被膜との間に備えてなることを
    特徴とするめっきされたスルーホールプリント配線基板
    。
  5. （５）鉛の中間層は０．１ないし１０μｍの厚さをなす
    ことを特徴とする特許請求の範囲第３項記載のめっきさ
    れたスルーホールプリント配線基板。
JP60249921A 1984-11-07 1985-11-07 めつきされたスルーホールプリント回路基板及びその生産方法 Expired - Fee Related JPH0697714B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19843440668 DE3440668A1 (de) 1984-11-07 1984-11-07 Verfahren zur erhaltung der loetbarkeit von bleizinn-ueberzuegen
DE3440668.9 1984-11-07

Publications (2)

Publication Number Publication Date
JPS61120492A true JPS61120492A (ja) 1986-06-07
JPH0697714B2 JPH0697714B2 (ja) 1994-11-30

Family

ID=6249716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60249921A Expired - Fee Related JPH0697714B2 (ja) 1984-11-07 1985-11-07 めつきされたスルーホールプリント回路基板及びその生産方法

Country Status (5)

Country Link
US (1) US4650548A (ja)
EP (1) EP0180804B1 (ja)
JP (1) JPH0697714B2 (ja)
AT (1) ATE34783T1 (ja)
DE (2) DE3440668A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
GB9626754D0 (en) * 1996-12-23 1997-02-12 Northern Telecom Ltd A pseudo duplex scheme
TW396462B (en) * 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53374A (en) * 1976-06-25 1978-01-05 Ito Kazuichi Stepless speed change gear
JPS5435364A (en) * 1977-08-03 1979-03-15 Mack Robert L Method of making print circuit board
JPS56118209A (en) * 1980-02-20 1981-09-17 Hitachi Ltd Conductor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1073197B (ja) * 1955-06-28 1960-01-14
GB1204052A (en) * 1968-04-23 1970-09-03 Engelhard Ind Ltd Improvements in or relating to soft-solder coated wire, strip or tape
US3785939A (en) * 1970-10-22 1974-01-15 Conversion Chem Corp Tin/lead plating bath and method
US3673680A (en) * 1970-12-14 1972-07-04 California Computer Products Method of circuit board with solder coated pattern
US3926749A (en) * 1971-12-20 1975-12-16 M & T Chemicals Inc Tin-lead alloy plating
US3859182A (en) * 1973-01-04 1975-01-07 Allied Chem Coating printed circuit boards with tin or tin-lead alloy and tin-lead fluoborate plating baths
GB1567235A (en) * 1978-05-15 1980-05-14 Pmd Chemicals Ltd Electrodeposition of tin or tin/lead alloys
DE2852753C3 (de) * 1978-12-06 1985-06-20 Württembergische Metallwarenfabrik, 7340 Geislingen Verfahren zum Befestigen von Bauelementen mit flächigen Anschlußkontakten auf einer Leiterplatte und Schablone zur Durchführung des Verfahrens
AU1517383A (en) * 1982-03-15 1983-10-24 Gsp Metals & Chemicals Corp. Chelating metals
US4525246A (en) * 1982-06-24 1985-06-25 Hadco Corporation Making solderable printed circuit boards
US4440608A (en) * 1982-08-16 1984-04-03 Mcgean-Rohco, Inc. Process and bath for the electrodeposition of tin-lead alloys
AT378008B (de) * 1982-09-07 1985-06-10 Neumayer Karl Gmbh Verfahren zur herstellung von mit einer zinnlegierung ueberzogenen draehten
JPS5967387A (ja) * 1982-10-08 1984-04-17 Hiyougoken すず、鉛及びすず―鉛合金メッキ浴
GB2134136B (en) * 1983-01-19 1986-03-26 Shell Int Research An electronic conduit and a method of manufacturing it

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53374A (en) * 1976-06-25 1978-01-05 Ito Kazuichi Stepless speed change gear
JPS5435364A (en) * 1977-08-03 1979-03-15 Mack Robert L Method of making print circuit board
JPS56118209A (en) * 1980-02-20 1981-09-17 Hitachi Ltd Conductor

Also Published As

Publication number Publication date
EP0180804A1 (de) 1986-05-14
EP0180804B1 (de) 1988-06-01
DE3440668A1 (de) 1986-05-07
DE3440668C2 (ja) 1989-05-18
ATE34783T1 (de) 1988-06-15
DE3563075D1 (en) 1988-07-07
JPH0697714B2 (ja) 1994-11-30
US4650548A (en) 1987-03-17

Similar Documents

Publication Publication Date Title
US4016050A (en) Conduction system for thin film and hybrid integrated circuits
US5235139A (en) Method for fabricating printed circuits
DE2856954C2 (ja)
US4572925A (en) Printed circuit boards with solderable plating finishes and method of making the same
US4946563A (en) Process for manufacturing a selective plated board for surface mount components
US20060070769A1 (en) Printed circuit board and method of fabricating same
JPS61120492A (ja) めつきされたスルーホールプリント回路基板及びその生産方法
CA1258717A (en) Method for manufacture of printed circuit boards
US4268349A (en) Process for the production of printed circuits with solder rejecting sub-zones
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2002252464A (ja) 多層配線構造体及びその製造方法並びに電子回路装置と電子部品
JP2665293B2 (ja) 配線回路基板
JP3130707B2 (ja) プリント基板およびその製造方法
JP2655129B2 (ja) プリント配線板の製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JPH0656861B2 (ja) 基板間接続子の製造法
JPH01253294A (ja) プリント配線基板及びその製造方法
JPH0653640A (ja) プリント配線板及びその製造方法
JPH04363093A (ja) プリント基板の製造方法
JPH09167883A (ja) 表面実装用プリント配線板およびその製造方法
JPH05251848A (ja) プリント配線板の製造方法
JPH0669649A (ja) プリント配線板の製造方法
JPH11220246A (ja) プリント配線板及びその製造方法
JPS6340395A (ja) スル−ホ−ル印刷配線板の製造方法
JPH05129778A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees