JP2655129B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JP2655129B2
JP2655129B2 JP9016195A JP9016195A JP2655129B2 JP 2655129 B2 JP2655129 B2 JP 2655129B2 JP 9016195 A JP9016195 A JP 9016195A JP 9016195 A JP9016195 A JP 9016195A JP 2655129 B2 JP2655129 B2 JP 2655129B2
Authority
JP
Japan
Prior art keywords
solder
printed wiring
wiring board
thickness
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9016195A
Other languages
English (en)
Other versions
JPH08264926A (ja
Inventor
孝一 廣澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9016195A priority Critical patent/JP2655129B2/ja
Publication of JPH08264926A publication Critical patent/JPH08264926A/ja
Application granted granted Critical
Publication of JP2655129B2 publication Critical patent/JP2655129B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線板の製造
方法に関し、特に表面実装に適したはんだをパッド上に
有するプリント配線板の製造方法に関するものである。
【0002】
【従来の技術】従来のプリント配線板の製造は、プリン
ト配線板上に表面実装部品を実装するためには、はんだ
を予備供給してリフローを行うことが一般的であり、は
んだの予備供給には大別すれば、2種類の方法がある。
一つの方法は、あらかじめプリント配線板(以下PWB
と省略する)の所望のパッド上に電解あるいは無電解め
っきによりはんだを析出させ、これをフュージングと呼
ばれる溶融処理(高温のオイル等に浸漬してはんだめっ
きを一度溶融させて錫と鉛の合金化を完全にする)を行
ってはんだ層を形成する方法である。
【0003】また、もう一つの方法は、クリームはんだ
と呼ばれるはんだ粉とフラックス(活性フラックスまた
はポストフラックスとも呼ばれる)を練り込んだペース
トをスクリーン印刷等の方法にて印刷し、これを用いて
リフローはんだ付けを行う方法である。前者の方法によ
れば、はんだの量はパッド等のめっき面積と厚さにより
コントロールするものであり、後者の方法によれば同じ
く印刷厚さと印刷面積でコントロールするものである。
【0004】ここで、一般的に行われているはんだペー
ストを印刷する工法についての従来技術(例えば、特開
昭60−148190)について説明する。はんだペー
ストを印刷する方法の場合には、はんだの比較的少なく
て良い部品のパッドにたいして適しているメタルマスク
の厚さと、比較的大量のはんだを供給する部品のパッド
に対して適しているメタルマスクの厚さは当然異なる。
はんだ量のコントロールは、上述のようにパッドの面積
でも可能であるが、これとて部品側の“足”の大きさが
決まっておりパッドの面積単独では十分にコントロール
できない。
【0005】このような不揃いなはんだ量をコントロー
ルするために、従来技術(例えば、特開昭60−148
190)には、印刷を2回にわけて実施する方法が述べ
られている。それによれば、まず比較的薄いメタルマス
ク(スクリーン)を用いて、まず少量の塗布が必要な部
分に印刷・塗布を行う。次いで、メタルマスクを交換
し、厚めのメタルマスクに上記塗布が行われた部分を逃
げるように凹加工がなされたものを使用して比較的大量
なはんだペースト塗布を行う。このときには、上記凹部
で前に印刷されたペーストをつぶしたり、ずらしたりし
ないため、部品およびパッドの大きさに適した量のはん
だペーストが印刷できる。
【0006】尚、さらに数回繰り返すことにより、数種
の量に可変することができることはもちろんである。た
だし、その場合でも現実的には少量から多量の順で印刷
することになる。この方法の場合、現在の技術水準では
少ないものでは5μm〜10μmの厚さ、多いものでは
数十μm程度のはんだ供給が可能である(共晶高活性
(ハロゲン含有)タイプのはんだペーストによる)。
【0007】また、めっきによりはんだを析出させる工
法には、次の2種がある。電解めっきによりはんだを析
出させる方法では、理論上は無限大まで析出可能である
が、現実的には30μm程度が実用上の限界となってい
る。これは、はんだめっきはパッド上のみでなくサイド
から析出もするので、となりのパッドとの距離が少なく
なるという問題点や析出直後のはんだは柔らかいため、
ハンドリングでキズつきやすく、欠落を生じることなど
があるためである。
【0008】無電解めっきによりはんだを析出させる方
法では、上記の電解めっきによる方法と比較して、リー
ド線等の特別な処置が不要であるという有利な点を有す
る反面、次のような問題点がある。 (イ) 現在の技術水準では、厚さ10μm程度が限界
である。 (ロ) 化学的な析出のため、はんだの組成がPbリッ
チになりやすい。 (ハ) はんだめっき後のフュージングをすぐに行わな
いと錫が酸化してはんだとして溶融しない。
【0009】
【発明が解決しようとする課題】以上説明したように、
従来のはんだ層形成および塗布方法においては、いずれ
の方法も下記のような欠点を有しており、多種の部品が
混在しているPWB等に適した工法が無いという問題点
があった。 (イ) はんだをペーストで印刷・塗布して供給する工
法においては、はんだ量のコントロールのために多種の
メタルマスクを組み合わせて使用する必要があるため、
時間もかかりコストも増大する。 (ロ) はんだを電解めっきで供給する場合は、パッド
とパッドの間隔が小さくなると厚みを増加させられない
(ブリッジとなる)。 (ハ) はんだを無電解めっきにより供給する場合は、
まず厚みが確保できないことに加え、組成のコントロー
ルが難しいことおよびフュージングまでの時間が制限さ
れる。
【0010】
【課題を解決するための手段】本発明は、プリント配線
板の所望の位置にはんだ供給が必要な部分のみを露出さ
せてプリフラックス付着させる工程と、前記プリント配
線板にめっきにより金属を析出させる工程と、前記プリ
ント配線板を加熱する工程と前記プリント配線板を洗浄
する工程を含むことを特徴とするプリント配線板の製造
方法である。
【0011】また、本発明は、めっきにより析出させる
金属が、共晶はんだであることを特徴とする上記のプリ
ント配線板の製造方法である。また、本発明は、プリフ
ラックスが、テルペン系の樹脂およびその誘電体である
ことを特徴とする上記のプリント配線板の製造方法であ
る。また、本発明は、プリフラックスが、アルキベンゾ
イミダゾール誘電体であることを特徴とする上記のプリ
ント配線板の製造方法である。
【0012】
【作用】本発明においては、あらかじめはんだ供給が必
要な部分のみを露出させた形状にするために、はんだ処
理でもともと必要であるプリフラックスを用いることに
より、はんだの供給位置と量を選択的にできるというも
のであり、また、不可避的に避けられない加熱処理時
に、そのプリフラックスが悪影響を及ぼすことがないだ
けでなく、はんだの均一な形成に役立ち、さらにわざわ
ざ剥離の工程を必要としないという作用がある。
【0013】また、本発明においては、プリント配線板
の所望の位置にはんだ供給が必要な部分のみを露出させ
てプリフラックス付着させるもので、プリント配線板に
めっきによる金属の析出は、はんだ供給が必要な部分に
のみ金属が析出されるものである。また、本発明におい
ては、めっきは、電解めっきまたは無電解めっきのいず
れでもよい。
【0014】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 [実施例1]図1(a)〜(e)は、本発明第1の実施
例を示した部分工程断面図で、(a)はパッドを形成し
てソルダーレジストを塗布した後を示す図、(b)はプ
リフラックスを塗布した状態を示す図、(c)ははんだ
めっきを施した状態を示す図、(d)はフュージングに
よりレベリングした状態を示す図、及び(e)は洗浄後
の図である。
【0015】まず、図1(a)に示すように、プリント
配線板の基材(2)上に公知の方法で銅のパッド(1)
を形成し、次いで部品実装使用しないパッド、ランドな
どの回路類(8)はソルダーレジスト(3)でカバーす
る。また、後述のはんだ供給をしないパッドで、かつソ
ルダーレジストを塗布したくないパッド(例えば銅を露
出させたままにしておきたいパッドなど)は、そのまま
ソルダーレジストを塗布しないでおく。もちろんパッド
(1)として銅以外の金属パッドでも使える。
【0016】次いで、このプリント配線板にプリフラッ
クス(4)を塗布する。プリフラックス(4)として
は、次のような条件を満たすものが使用可能である。 (イ)水に溶けないものであること。 (ロ)活性物質が多量に含まれていないこと。(もし多
量に含まれていても、はんだ供給そのものは可能である
が、はんだめっき液を汚染するという意味で好ましくな
い。) (ハ)適当な粘性である程度の厚みを形成できること。
【0017】上記(イ)〜(ハ)のような条件を一応満
たすものとしては、アビエチン酸が主成分の松レジンフ
ラックス、モノテルペンを中心としたテルペン系フラッ
クスなどが挙げられる。本実施例では、テルペン系の樹
脂の一つであるマタタビラクトン(マタタビからの抽出
物質と同等なものを化学的に合成したもの)を主成分と
したプリフラックスを、スクリーン塗布により平面銅上
に10〜15μmの厚さをだすように塗布した。もちろ
んパッドの形状により厚い部分、薄い部分があるが、1
0μm以上の厚みを確保できれば後の工程は一応可能で
ある。
【0018】図1(b)に示すように、パッド(1)上
のはんだを供給したい部分にはプリフラックス(4)を
塗布しない。プリフラックスは、10μm程度の幅にパ
ッド(1)へかぶるのがよく、数μm〜30μm程度ま
で効果としてあるが、パッドの幅に対して大きくなると
印刷が困難になる。また、全くなければ広がりに影響す
る。またソルダーレジストで覆われた部分についても印
刷しない。印刷ズレはパッドからはみでないレベルは問
題ないが、大きくずれると面積減となり、出来上がりの
半田厚さに影響する。こうして、はんだを供給する部分
のみが露出するようにする。
【0019】次いで、図1(c)に示すように、この基
板に電解めっきによりはんだめっきを行う。はんだめっ
き液としては、電解、無電解のいずれも可能だが、めっ
きの厚さの自由度から、本実施例では、表1に示す電解
はんだめっき液を用いた。表1は、はんだめっき液の組
成と条件を示したもので、このような電解はんだめっき
液を用いて、パッド全体になめらかに形成した時に、3
0μmになるように電流密度と時間を設定した。
【0020】電気はんだめっきでは、電流が流れて、か
つめっき液中に露出している部分のみにめっきされるた
め、はんだとしては若干もり上がった状況に形成され
る。ここでは、パッドが一部フラックスで覆われている
ので、はんだ(5)はレベリングしたときのことを考慮
して後述のグラフに示すように厚く形成する。はんだペ
ーストの塗布量と出来上がりのはんだ厚さは、ペースト
の種類によるが、あらかじめはんだペースト塗布厚と出
来上がりの半田厚さをグラフにしておき決定するとよ
い。なお、ここでは半田ペーストを例に厚さのコントロ
ールを述べているが、はんだペーストと同様にめっき等
でも厚さのコントロールで行うものである。
【0021】本実施例では、図4に示すグラフを用いて
決定した。図4は、本発明の実施例を説明するはんだペ
ースト塗布厚と出来上がりの半田厚さの関係を示す図
で、塗布面積150μm×1.2mmのときについて、
横軸に塗布厚さ、縦軸に半田厚さの関係をを示してい
る。図3には、本発明第1の実施例を説明した平面及び
部分断面図を示す。はんだペーストの塗布量と出来上が
りのはんだ厚さは、あらかじめ図4に示すグラフにして
おくが、このとき重要になるのは、パッドへの塗布面積
である。図3(a)のように中央部(11)に塗布され
た半田が広がって図3(b)に示すフィレット形部(1
2)になる。このときの厚さが所望の厚さになるように
あらかじめ設定するのである。
【0022】このとき電流を加えない状況で液中に露出
していると、はんだが置換により部分的に析出するの
で、前述のように不要な部分はカバーしておく必要があ
る。次いで、めっきの完了した基板をフュージングす
る。フュージングの仕方としては、本実施例では、ピー
ク温度230℃(10〜20秒)のエアーリフローを用
いた。もちろんホットオイル、レーザー加熱等でも可能
である。このとき、図1(d)に示すように、プリフラ
ックス(4)は溶融して、はんだのぬれ広がりを助ける
だけでなく、はんだの流動性を一定以下におさえる働き
もあり、近接パッドのブリッジ防止に役立つ。フュージ
ング処理により、はんだ(5)はパッド(1)に安定な
形状にレベリングされ、レベリングされたはんだ(6)
が形成される。
【0023】次いで、図1(e)に示すように、この基
板を洗浄し、プリフラックス(4)を除去する。最終的
には、パッドの長い方の幅150μmの場合に32.6
μm(中央部)の厚さではんだを供給することができ
た。
【表1】
【0024】[実施例2]本発明の第2の実施例につい
て、図2を参照して説明する。図2は、第2の実施例を
示した部分工程断面図である。図2(a)に示すよう
に、上記実施例1と同様にプリント配線板の基材(2)
上にパッド(1)及び回路類(8)、ソルダーレジスト
(3)を形成する。次いで、露出してはんだを供給する
パッドをプリフラックスで保護するために、アルカリベ
ンゾイミダゾールを主成分とするプリフラックス(4)
を塗布する。
【0025】この塗布方法としては、通常イミダゾール
を含む水溶液中にプリント配線板を必要な部分を浸漬す
めことにより形成する。本実施例2では、タムラ製作所
のWFP−106溶液にてアルキルベンゾイミダゾール
の厚さが15μm程度になるように形成した。アルキル
ベンゾイミダゾールは、銅表面にキレートを作って形成
するため、銅表面以外には形成されない(他の金属にも
形成されるが本例では銅のみである)。
【0026】次いで、図2(b)に示すように、プリン
ト配線板を軽く研磨することにより、ソルダーレジスト
でカバーされていないパッド(1)上のプリフラックス
を除去し、除去された部分を(10)を形成する。この
タイプのプリフラックスは厚さも薄く、強度も低いこと
から容易に除去できる。次いで、図2(c)に示すよう
に、上記実施例1で説明した表1に示す、はんだめっき
液で、はんだめっきを行う。上記実施例1と同様に、は
んだをレベリングした時に所望な厚みになるような量の
はんだをめっきしてはんだ(5)を形成する。
【0027】次いで、図2(d)に示すように、上記実
施例1と同じくエアーリフローにてピーク温度230
℃、10秒のリフローにてビュージングを行って、レベ
リングしたはんだ(6)を形成する。最後に、図2
(e)に示すように、温水で洗浄してプリフラックスを
除去する。
【0028】本実施例2の特徴としては、次のことが挙
げられる。 (イ) プリフラックスを精度良く印刷するのはかなり
の技術を要するが、この第2の実施例で述べた「一度析
出させてから研磨で落とす」方法には特段の技術、技能
は有しない。 (ロ) ただし、特に限定して1本のパッドのみという
ような研磨はできないため、その時は手作業で研磨除去
する必要がある。 (ハ) イミダゾール誘導体は酸に弱いものが多いの
で、使用するイミダゾールを選択する時は、比較的粘性
の高い長鎖の側鎖及び分子量の大きなものを選ばなけれ
ばならない。まためっき液が汚染に強い場合は、厚く等
するという方法もある。
【0029】
【発明の効果】以上説明したように本発明によれば、は
んだ供給を選択的かつ十分な厚さと量を確保して行うた
めに、フュージング時に他の銅部分を保護し、かつフュ
ージング時にはんだの拡散と流動を助けるプリフラック
スによりマスクを行うことにより、はんだを一般的工法
では実現しにくいレベルまで厚く均一につけることがで
きるという効果を有する。
【図面の簡単な説明】
【図1】 本発明第1の実施例を示した部分工程断面図
【図2】 本発明第2の実施例を示した部分工程断面図
【図3】 本発明第1の実施例を説明した平面及び部分
断面図
【図4】 本発明の実施例を説明するはんだペースト塗
布厚と出来上がりの半田厚さを示す図
【符号の説明】
1 パッド 2 基材 3 ソルダーレジスト 4 プリフラックス 5 はんだ 6 レベリングしたはんだ 7 溶け出したフラックス 8 回路類 9 アルキベンゾイミダゾールを主成分とするプリフラ
ックス 10 除去された部分 11 中央部 12 フィレット形部

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 プリント配線板の所望の位置にはんだ供
    給が必要な部分のみを露出させてプリフラックス付着さ
    せる工程と、前記プリント配線板にめっきにより金属を
    析出させる工程と、前記プリント配線板を加熱する工程
    と前記プリント配線板を洗浄する工程を含むことを特徴
    とするプリント配線板の製造方法。
  2. 【請求項2】 めっきにより析出させる金属が、共晶は
    んだであることを特徴とする請求項1に記載のプリント
    配線板の製造方法。
  3. 【請求項3】 プリフラックスが、テルペン系の樹脂お
    よびその誘電体であることを特徴とする請求項1または
    2に記載のプリント配線板の製造方法。
  4. 【請求項4】 プリフラックスが、アルキベンゾイミダ
    ゾール誘電体であることを特徴とする請求項1または2
    に記載のプリント配線板の製造方法。
JP9016195A 1995-03-23 1995-03-23 プリント配線板の製造方法 Expired - Lifetime JP2655129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9016195A JP2655129B2 (ja) 1995-03-23 1995-03-23 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9016195A JP2655129B2 (ja) 1995-03-23 1995-03-23 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH08264926A JPH08264926A (ja) 1996-10-11
JP2655129B2 true JP2655129B2 (ja) 1997-09-17

Family

ID=13990775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9016195A Expired - Lifetime JP2655129B2 (ja) 1995-03-23 1995-03-23 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2655129B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004088041A (ja) * 2002-07-01 2004-03-18 Toray Eng Co Ltd 実装方法および実装装置

Also Published As

Publication number Publication date
JPH08264926A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
CA2135794C (en) Tin-bismuth solder connection having improved high temperature properties, and process for forming same
EP0475567B1 (en) Method for fabricating printed circuits
JP2002334895A (ja) バンプ形成方法
JP2655129B2 (ja) プリント配線板の製造方法
JP2671851B2 (ja) プリント配線板の製造方法
EP0784914A1 (en) Method of manufacturing a printed circuit board
JPH0334391A (ja) プリント配線基板の半田コーティング方法
JP3246623B2 (ja) はんだ付け装置及びはんだ付け方法
JPH09321425A (ja) チップ状電子部品の実装方法
JPS61120492A (ja) めつきされたスルーホールプリント回路基板及びその生産方法
JPH0410694A (ja) プリント配線基板の半田コーティング方法
JPH09214115A (ja) ファインピッチ部品のはんだコート方法
JP3334728B2 (ja) 電子部品の電極端子および電極端子の表面処理方法
JPH06302952A (ja) スルーホール回路基板の製造法
JP2665293B2 (ja) 配線回路基板
JPH09167883A (ja) 表面実装用プリント配線板およびその製造方法
JPH06177514A (ja) プリント配線板の製造方法
JP3062704B2 (ja) はんだコート方法
JPH0629648A (ja) プリント配線板およびその製造方法
JP3848109B2 (ja) 基板実装方法
JPH06342968A (ja) プリント配線板、その製造方法及びその実装方法
JPH04279088A (ja) 回路パターンの被覆方法
JP2004320064A (ja) 半導体装置の製造方法
JPH06181380A (ja) 表面実装用基板およびその製造方法
JPH09283920A (ja) 部品実装基板及びその製造方法