JP3246623B2 - はんだ付け装置及びはんだ付け方法 - Google Patents
はんだ付け装置及びはんだ付け方法Info
- Publication number
- JP3246623B2 JP3246623B2 JP10618493A JP10618493A JP3246623B2 JP 3246623 B2 JP3246623 B2 JP 3246623B2 JP 10618493 A JP10618493 A JP 10618493A JP 10618493 A JP10618493 A JP 10618493A JP 3246623 B2 JP3246623 B2 JP 3246623B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating
- soldering
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図１７及び図１８） 発明が解決しようとする課題 課題を解決するための手段（図１及び図７〜図１３） 作用（図１及び図７〜図１３） 実施例 （１）はんだ付け装置（図１〜図６） （２）はんだ付け方法（図７〜図１３） （３）他の実施例（図１４〜図１６） 発明の効果
【０００２】
【産業上の利用分野】本発明ははんだ付け装置及びはん
だ付け方法に関し、特に基板上に形成されたランド部上
に予備はんだを形成するはんだ付け装置及びはんだ付け
方法に適用して好適なものである。
だ付け方法に関し、特に基板上に形成されたランド部上
に予備はんだを形成するはんだ付け装置及びはんだ付け
方法に適用して好適なものである。
【０００３】
【従来の技術】従来、基板上のランド部上に予備はんだ
（はんだプリコート）を形成する方法として、溶解はん
だメツキ法、電解はんだメツキ法、無電解はんだメツキ
法及びスーパーソルダ法等がある。
（はんだプリコート）を形成する方法として、溶解はん
だメツキ法、電解はんだメツキ法、無電解はんだメツキ
法及びスーパーソルダ法等がある。
【０００４】無電解はんだメツキ法は、図１７に示すよ
うに、基材１上に形成された銅箔パターン層２の間にソ
ルダレジスト３を設け、当該ソルダレジスト３によつて
隔絶された銅箔パターン層２上に無電解はんだメツキ法
により無電解はんだメツキ層４を形成するようになされ
ている。スーパーソルダ法は、予め有機酸鉛及び錫の混
合物を基板印刷しこれをリフローすることにより、図１
８に示すように、ソルダレジスト３によつて隔絶された
銅箔パターン層２にスーパーソルダ層６を形成するよう
になされている。
うに、基材１上に形成された銅箔パターン層２の間にソ
ルダレジスト３を設け、当該ソルダレジスト３によつて
隔絶された銅箔パターン層２上に無電解はんだメツキ法
により無電解はんだメツキ層４を形成するようになされ
ている。スーパーソルダ法は、予め有機酸鉛及び錫の混
合物を基板印刷しこれをリフローすることにより、図１
８に示すように、ソルダレジスト３によつて隔絶された
銅箔パターン層２にスーパーソルダ層６を形成するよう
になされている。
【０００５】
【発明が解決しようとする課題】ところが、プリント基
板の配線パターンが高密度化及び微細化するに従つてこ
れ等の方法では対応できなくなつてきた。すなわち、溶
解はんだメツキの場合、メツキ厚の調整やその均一性を
確保し難く、また基板が熱によつて変形する問題があ
る。
板の配線パターンが高密度化及び微細化するに従つてこ
れ等の方法では対応できなくなつてきた。すなわち、溶
解はんだメツキの場合、メツキ厚の調整やその均一性を
確保し難く、また基板が熱によつて変形する問題があ
る。
【０００６】電解はんだメツキの場合には、メツキ用の
電極を引き出すための配線パターンが必要となり、基板
の高密度化に逆行する問題がある。また当該パターンの
配線の長さ及び太さが異なることにより電圧降下に違い
が生じ、この結果はんだバンプの高さや量にばらつきが
生じる問題がある。
電極を引き出すための配線パターンが必要となり、基板
の高密度化に逆行する問題がある。また当該パターンの
配線の長さ及び太さが異なることにより電圧降下に違い
が生じ、この結果はんだバンプの高さや量にばらつきが
生じる問題がある。
【０００７】無電解はんだメツキの場合には、基本的に
置換反応を利用していることにより析出されるはんだ量
に限界がある（SK-338598 によるとほぼ 6〔μm 〕厚ま
で）。また析出する速度も遅く（ 1時間で 6〔μm 〕
厚）、大量生産には不向きな問題がある。
置換反応を利用していることにより析出されるはんだ量
に限界がある（SK-338598 によるとほぼ 6〔μm 〕厚ま
で）。また析出する速度も遅く（ 1時間で 6〔μm 〕
厚）、大量生産には不向きな問題がある。
【０００８】また無電解はんだメツキ法やスーパーソル
ダ法の場合には、基板上に銅箔パターンが形成された
後、当該銅箔パターンやランド部上にはんだが供給され
ることにより、メツキの膜厚が10〔μm 〕程度しか確保
できず、また当該膜厚がばらつく問題がある。特にスー
パーソルダ法においては、はんだの供給量を調整するこ
とが困難であり、膜厚のばらつきが大きい問題がある。
ダ法の場合には、基板上に銅箔パターンが形成された
後、当該銅箔パターンやランド部上にはんだが供給され
ることにより、メツキの膜厚が10〔μm 〕程度しか確保
できず、また当該膜厚がばらつく問題がある。特にスー
パーソルダ法においては、はんだの供給量を調整するこ
とが困難であり、膜厚のばらつきが大きい問題がある。
【０００９】また従来の方法によるはんだプリコートを
実装工程中に行う場合には、基板製造、基板両面のはん
だプリコート、基板表面の実装部品実装、リフロー、基
板裏面の実装部品実装、リフロー、基板表面のフリツプ
チツプ実装、リフロー、基板裏面のフリツプチツプ実
装、リフローの順で順次行われる。ところが、この場合
ランド部上に形成されたはんだはチツプの接続に使用さ
れるまでに少なくとも 2回の加熱工程を通る。この結果
プリコートされたはんだは酸化が進むことにより、はん
だ付けの品質が低下する問題がある。
実装工程中に行う場合には、基板製造、基板両面のはん
だプリコート、基板表面の実装部品実装、リフロー、基
板裏面の実装部品実装、リフロー、基板表面のフリツプ
チツプ実装、リフロー、基板裏面のフリツプチツプ実
装、リフローの順で順次行われる。ところが、この場合
ランド部上に形成されたはんだはチツプの接続に使用さ
れるまでに少なくとも 2回の加熱工程を通る。この結果
プリコートされたはんだは酸化が進むことにより、はん
だ付けの品質が低下する問題がある。
【００１０】本発明は以上の点を考慮してなされたもの
で、回路基板上のはんだ付け対象に、必要上十分な量の
はんだ材料を供給することができると共に、供給された
はんだ材料の量のばらつきを低減することができるはん
だ付け装置及びはんだ付け方法を提案しようとするもの
である。
で、回路基板上のはんだ付け対象に、必要上十分な量の
はんだ材料を供給することができると共に、供給された
はんだ材料の量のばらつきを低減することができるはん
だ付け装置及びはんだ付け方法を提案しようとするもの
である。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、回路基板１５上に形成された
はんだ付け対象１９に所定のはんだ材料１８を付着する
はんだ付け装置１０において、はんだ付け対象１９に対
向する面に、開口部に向かつて狭まる凹状の切欠部１７
を有するはんだバンプ形成基板１３と、当該はんだバン
プ形成基板１３を加熱することにより、切欠部１７の内
部で保持したはんだバンプ１８を溶融してはんだ付け対
象１９に転写する加熱手段２０とを設けた。
め第１の発明においては、回路基板１５上に形成された
はんだ付け対象１９に所定のはんだ材料１８を付着する
はんだ付け装置１０において、はんだ付け対象１９に対
向する面に、開口部に向かつて狭まる凹状の切欠部１７
を有するはんだバンプ形成基板１３と、当該はんだバン
プ形成基板１３を加熱することにより、切欠部１７の内
部で保持したはんだバンプ１８を溶融してはんだ付け対
象１９に転写する加熱手段２０とを設けた。
【００１２】また本発明においては、はんだバンプ形成
基板１３のはんだ材料１８に対する親和性を、はんだ付
け対象１９のはんだ材料１８に対する親和性に比して低
くする。
基板１３のはんだ材料１８に対する親和性を、はんだ付
け対象１９のはんだ材料１８に対する親和性に比して低
くする。
【００１３】
【００１４】さらに本発明においては、電気メツキ処理
により金属３１表面の所望のはんだメツキ形成位置３３
にはんだメツキ層３６を形成するはんだ付け方法におい
て、一面に金属層３１が形成された基板３２上のはんだ
メツキ形成位置３３を除く位置にメツキ用レジスト層３
４を形成し、電気メツキ処理を施してはんだメツキ形成
位置３３にはんだメツキ層３６を形成し、メツキ用レジ
スト層３４及びメツキ用レジスト層３４が形成された位
置の金属層３１を除去するようにする。
により金属３１表面の所望のはんだメツキ形成位置３３
にはんだメツキ層３６を形成するはんだ付け方法におい
て、一面に金属層３１が形成された基板３２上のはんだ
メツキ形成位置３３を除く位置にメツキ用レジスト層３
４を形成し、電気メツキ処理を施してはんだメツキ形成
位置３３にはんだメツキ層３６を形成し、メツキ用レジ
スト層３４及びメツキ用レジスト層３４が形成された位
置の金属層３１を除去するようにする。
【００１５】
【作用】はんだバンプ形成基板１３におけるはんだ付け
対象１９に対向する面に、開口部に向かつて狭まる凹状
の切欠部１７を設け、当該切欠部１７の内部ではんだバ
ンプ１８を保持するようにしたことにより、はんだバン
プ１８が形成された面を下向きに傾けた場合のはんだバ
ンプ１８の落下を防止することができ、さらに切欠部１
７で保持したはんだバンプ１８を加熱手段２０で溶融し
てはんだ付け対象１９に転写することにより、はんだ付
け対象１９に転写されるはんだ量のばらつきを格段に低
減することができる。また、はんだバンプ形成基板１３
のはんだ材料１８に対する親和性を、はんだ付け対象１
９のはんだ材料１８に対する親和性に比して低くしたこ
とにより、切欠部１７で保持したはんだバンプ１８の全
量を確実にはんだ付け対象１９に転写し、転写されるは
んだ量のばらつきを格段に低減することができる。
対象１９に対向する面に、開口部に向かつて狭まる凹状
の切欠部１７を設け、当該切欠部１７の内部ではんだバ
ンプ１８を保持するようにしたことにより、はんだバン
プ１８が形成された面を下向きに傾けた場合のはんだバ
ンプ１８の落下を防止することができ、さらに切欠部１
７で保持したはんだバンプ１８を加熱手段２０で溶融し
てはんだ付け対象１９に転写することにより、はんだ付
け対象１９に転写されるはんだ量のばらつきを格段に低
減することができる。また、はんだバンプ形成基板１３
のはんだ材料１８に対する親和性を、はんだ付け対象１
９のはんだ材料１８に対する親和性に比して低くしたこ
とにより、切欠部１７で保持したはんだバンプ１８の全
量を確実にはんだ付け対象１９に転写し、転写されるは
んだ量のばらつきを格段に低減することができる。
【００１６】また電気メツキ処理により金属３１表面の
所望のはんだメツキ形成位置３３にはんだメツキ層３６
を形成するはんだ付け方法において、一面に金属層３１
が形成された基板３２上のはんだメツキ形成位置３３を
除く位置にメツキ用レジスト層３４を形成し、電気メツ
キ処理を施してはんだメツキ形成位置３３にはんだメツ
キ層３６を形成し、メツキ用レジスト層３４及びメツキ
用レジスト層３４が形成された位置の金属層３１を除去
するようにすれば、電気メツキ処理を施す際、金属層３
１に一様な電流を流すことができ、金属３１表面の所望
の位置に必要上十分な程度のはんだメツキ層３６を形成
することができると共に、はんだメツキ層３６の層厚の
ばらつきを格段に低減することができる。
所望のはんだメツキ形成位置３３にはんだメツキ層３６
を形成するはんだ付け方法において、一面に金属層３１
が形成された基板３２上のはんだメツキ形成位置３３を
除く位置にメツキ用レジスト層３４を形成し、電気メツ
キ処理を施してはんだメツキ形成位置３３にはんだメツ
キ層３６を形成し、メツキ用レジスト層３４及びメツキ
用レジスト層３４が形成された位置の金属層３１を除去
するようにすれば、電気メツキ処理を施す際、金属層３
１に一様な電流を流すことができ、金属３１表面の所望
の位置に必要上十分な程度のはんだメツキ層３６を形成
することができると共に、はんだメツキ層３６の層厚の
ばらつきを格段に低減することができる。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１８】（１）はんだ付け装置 図１において、１０は全体としてはんだ付け装置を示
し、真空ボンプ１１から得られる吸着力によつてヘツド
１２の先端にはんだバンプ形成基板１３を矢印Ａで示す
方向に吸着するようになされている。はんだバンプ形成
基板１３はテーブル１４によつて保持されたプリント基
板１５と対向する面にレジスト層１６が形成されてい
る。レジスト層１６は表面に行くに従つて狭まるような
断面台形形状の切欠部１７を有し、これによりはんだバ
ンプ形成基板１３は切欠部１７にはんだバンプ１８を形
成して、このはんだバンプ１８をプリント基板１５上に
形成されたランド部１９に転写させるようになされてい
る。
し、真空ボンプ１１から得られる吸着力によつてヘツド
１２の先端にはんだバンプ形成基板１３を矢印Ａで示す
方向に吸着するようになされている。はんだバンプ形成
基板１３はテーブル１４によつて保持されたプリント基
板１５と対向する面にレジスト層１６が形成されてい
る。レジスト層１６は表面に行くに従つて狭まるような
断面台形形状の切欠部１７を有し、これによりはんだバ
ンプ形成基板１３は切欠部１７にはんだバンプ１８を形
成して、このはんだバンプ１８をプリント基板１５上に
形成されたランド部１９に転写させるようになされてい
る。
【００１９】ヘツド１２ははんだバンプ形成基板１３を
吸着する吸着面の近傍に加熱部２０を有し、これにより
はんだ付け装置１０においては、はんだバンプ１８をラ
ンド部１９に転写する際、加熱部１３がはんだバンプ形
成基板２０に形成されたはんだバンプ１８を加熱するこ
とによりはんだバンプ１８を溶融しランド部１９にはん
だバンプ１８を容易に転写し得るようになされている。
吸着する吸着面の近傍に加熱部２０を有し、これにより
はんだ付け装置１０においては、はんだバンプ１８をラ
ンド部１９に転写する際、加熱部１３がはんだバンプ形
成基板２０に形成されたはんだバンプ１８を加熱するこ
とによりはんだバンプ１８を溶融しランド部１９にはん
だバンプ１８を容易に転写し得るようになされている。
【００２０】これに加えて、はんだバンプ形成基板１３
の基材１３Ａは例えばＭｏ（モリブデン）又はＷ（タン
グステン）等のはんだに対して濡れ性の悪い（すなわち
はんだに対して親和性の低い）金属によつて構成され、
これによりはんだバンプ形成基板１３ははんだバンプ１
８をランド部１９に一段と容易に転写し得るようになさ
れている。またこれによりはんだバンプ形成基板１３は
当該はんだバンプ形成基板１３をはんだメツキする際の
カレントメタルとしても用いることができるようになさ
れている。
の基材１３Ａは例えばＭｏ（モリブデン）又はＷ（タン
グステン）等のはんだに対して濡れ性の悪い（すなわち
はんだに対して親和性の低い）金属によつて構成され、
これによりはんだバンプ形成基板１３ははんだバンプ１
８をランド部１９に一段と容易に転写し得るようになさ
れている。またこれによりはんだバンプ形成基板１３は
当該はんだバンプ形成基板１３をはんだメツキする際の
カレントメタルとしても用いることができるようになさ
れている。
【００２１】はんだバンプ形成基板１３はほぼ 1〔mm〕
程度と十分な板厚を有するようになされ、これによりは
んだバンプ形成基板１３は電気抵抗を低減し得ると共
に、電圧降下による電流値のばらつきを抑制し得、かく
してはんだメツキ処理することによつて形成されるはん
だバンプ１８の高さ及び量のばらつきを低減することが
できるようになされている。
程度と十分な板厚を有するようになされ、これによりは
んだバンプ形成基板１３は電気抵抗を低減し得ると共
に、電圧降下による電流値のばらつきを抑制し得、かく
してはんだメツキ処理することによつて形成されるはん
だバンプ１８の高さ及び量のばらつきを低減することが
できるようになされている。
【００２２】ここで図２ははんだバンプ形成基板１３を
成形する手順を示し、基材１３Ａの全面に例えば20〔μ
m 〕の厚みでポジ型のレジスト２１を塗布し、当該レジ
スト２１に対向する方向からガラスマスク２２を介して
紫外線Ｌ１を照射する。この結果レジスト２１には、図
３に示すように、ガラスマスク２２に形成された遮光パ
ターン層２３に応じて露光層２１Ａ及び非露光層２１Ｂ
が形成される。この後プロキシミテイ露光及びオーバー
露光することによりレジスト現像後には、図４に示すよ
うに、露光層２１Ａが除去されて非露光層２１Ｂすなわ
ちレジスト層１６が形成され、このようにしてはんだバ
ンプ形成基板１３が成形される。
成形する手順を示し、基材１３Ａの全面に例えば20〔μ
m 〕の厚みでポジ型のレジスト２１を塗布し、当該レジ
スト２１に対向する方向からガラスマスク２２を介して
紫外線Ｌ１を照射する。この結果レジスト２１には、図
３に示すように、ガラスマスク２２に形成された遮光パ
ターン層２３に応じて露光層２１Ａ及び非露光層２１Ｂ
が形成される。この後プロキシミテイ露光及びオーバー
露光することによりレジスト現像後には、図４に示すよ
うに、露光層２１Ａが除去されて非露光層２１Ｂすなわ
ちレジスト層１６が形成され、このようにしてはんだバ
ンプ形成基板１３が成形される。
【００２３】この結果はんだバンプ形成基板１３のレジ
スト層１６にはオーバーハング部（テーパー部）１６Ａ
が形成されることにより当該レジスト部１６間には表面
に行くに従つて狭まるような断面台形形状の切欠部１７
が形成されることになる。これによりはんだバンプ形成
基板１３においては、後述する電解メツキ処理により切
欠部１７にはんだバンプを形成した際、はんだバンプ１
８が落下しないようになされている。
スト層１６にはオーバーハング部（テーパー部）１６Ａ
が形成されることにより当該レジスト部１６間には表面
に行くに従つて狭まるような断面台形形状の切欠部１７
が形成されることになる。これによりはんだバンプ形成
基板１３においては、後述する電解メツキ処理により切
欠部１７にはんだバンプを形成した際、はんだバンプ１
８が落下しないようになされている。
【００２４】このようにして成形されたはんだバンプ形
成基板１３のレジスト層１６には、図５に示すように、
少なくとも 2箇所に電極用の切欠部２６が設けられ、こ
れによりはんだバンプ形成基板１３は当該切欠部２６を
介して基材１３Ａにアノード電極及びカソード電極を接
続することにより基材１３Ａに電流を流して電解メツキ
法によりはんだメツキ処理すると、図６に示すように、
マツシユルーム型のはんだバンプ１８を形成し得るよう
になされている。因に、はんだとしては、例えば鉛37
〔wt％〕、錫62〔wt％〕、融点 183〔°Ｃ〕でなる共晶
はんだが用いられている。
成基板１３のレジスト層１６には、図５に示すように、
少なくとも 2箇所に電極用の切欠部２６が設けられ、こ
れによりはんだバンプ形成基板１３は当該切欠部２６を
介して基材１３Ａにアノード電極及びカソード電極を接
続することにより基材１３Ａに電流を流して電解メツキ
法によりはんだメツキ処理すると、図６に示すように、
マツシユルーム型のはんだバンプ１８を形成し得るよう
になされている。因に、はんだとしては、例えば鉛37
〔wt％〕、錫62〔wt％〕、融点 183〔°Ｃ〕でなる共晶
はんだが用いられている。
【００２５】以上の構成において、はんだ付け装置１０
は真空ポンプ１１により得られる吸着力によつてヘツド
１２の先端にはんだメツキ処理が施されたはんだバンプ
形成基板１３を吸着する。次に、はんだバンプ１７又は
ランド部１９にフラツクスを塗布する。この後、はんだ
付け装置１０はヘツド１２を移動してランド部１９の位
置にはんだバンプ１８の位置を合わせる。
は真空ポンプ１１により得られる吸着力によつてヘツド
１２の先端にはんだメツキ処理が施されたはんだバンプ
形成基板１３を吸着する。次に、はんだバンプ１７又は
ランド部１９にフラツクスを塗布する。この後、はんだ
付け装置１０はヘツド１２を移動してランド部１９の位
置にはんだバンプ１８の位置を合わせる。
【００２６】このときはんだ付け装置１０は加熱部２０
を例えば 250〔°Ｃ〕に加熱することによりはんだバン
プ形成基板１３を加熱し、はんだバンプ１８を溶融させ
る。この状態で、はんだ付け装置１０ははんだバンプ形
成基板１３をプリント基板１５方向に下降させてはんだ
バンプ１８をランド部１９に接触させる。このときはん
だバンプ形成基板１３がはんだに対して濡れ性が悪い材
質によつて構成されていることにより、はんだバンプ１
８ははんだの濡れ性の良い（すなわちはんだに対する親
和性が高い）ランド部１９側に全て転写される。
を例えば 250〔°Ｃ〕に加熱することによりはんだバン
プ形成基板１３を加熱し、はんだバンプ１８を溶融させ
る。この状態で、はんだ付け装置１０ははんだバンプ形
成基板１３をプリント基板１５方向に下降させてはんだ
バンプ１８をランド部１９に接触させる。このときはん
だバンプ形成基板１３がはんだに対して濡れ性が悪い材
質によつて構成されていることにより、はんだバンプ１
８ははんだの濡れ性の良い（すなわちはんだに対する親
和性が高い）ランド部１９側に全て転写される。
【００２７】これによりはんだ付け装置１０において
は、加熱部２０からの熱によりはんだバンプ１８を溶融
すると共に、はんだバンプ形成基板１３としてはんだの
濡れ性の悪い材質を用いたことにより、はんだバンプ形
成基板１３上に形成されたはんだバンプ１８を全てラン
ド部１９に転写し得、かくして高さ及び量のばらつきが
殆ど無いはんだをランド部１９上に供給することができ
る。
は、加熱部２０からの熱によりはんだバンプ１８を溶融
すると共に、はんだバンプ形成基板１３としてはんだの
濡れ性の悪い材質を用いたことにより、はんだバンプ形
成基板１３上に形成されたはんだバンプ１８を全てラン
ド部１９に転写し得、かくして高さ及び量のばらつきが
殆ど無いはんだをランド部１９上に供給することができ
る。
【００２８】また上述したはんだ付け装置１０によるは
んだプリコート工程を実装工程中に行う場合、その順序
は例えば基板製造、基板表面の実装部品実装、リフロ
ー、基板裏面の実装部品実装、リフロー、基板表面のは
んだプリコート、基板表面のフリツプチツプ実装、リフ
ロー、基板裏面のはんだプリコート、基板裏面のフリツ
プチツプ実装、リフローの順で処理することができる。
この結果プリコートされたはんだは酸化される工程が無
いことにより、はんだ付けの品質が向上する。またはん
だプリコートの工程を実装工程中の任意の工程間に入れ
ることができることにより、実装工程に柔軟性を与える
ことができる。
んだプリコート工程を実装工程中に行う場合、その順序
は例えば基板製造、基板表面の実装部品実装、リフロ
ー、基板裏面の実装部品実装、リフロー、基板表面のは
んだプリコート、基板表面のフリツプチツプ実装、リフ
ロー、基板裏面のはんだプリコート、基板裏面のフリツ
プチツプ実装、リフローの順で処理することができる。
この結果プリコートされたはんだは酸化される工程が無
いことにより、はんだ付けの品質が向上する。またはん
だプリコートの工程を実装工程中の任意の工程間に入れ
ることができることにより、実装工程に柔軟性を与える
ことができる。
【００２９】以上の構成によれば、はんだバンプ形成基
板１３をはんだに対して濡れ性の悪い材質により構成す
ると共に、加熱部２０を設け、はんだバンプ１８をラン
ド部１９に転写する際はんだバンプ形成基板１３を加熱
してはんだバンプ１８を溶融するようにしたことによ
り、プリント基板１５上に狭ピツチで形成されたランド
部１９上に均一にはんだを供給し得るはんだ付け装置１
０を実現できる。
板１３をはんだに対して濡れ性の悪い材質により構成す
ると共に、加熱部２０を設け、はんだバンプ１８をラン
ド部１９に転写する際はんだバンプ形成基板１３を加熱
してはんだバンプ１８を溶融するようにしたことによ
り、プリント基板１５上に狭ピツチで形成されたランド
部１９上に均一にはんだを供給し得るはんだ付け装置１
０を実現できる。
【００３０】（２）はんだ付け方法 図７〜図１３は本発明によるはんだ付け方法を示し、図
７〜図１３の手順で基板のパターンやランド部上に予備
はんだ膜を形成するようになされている。すなわち図７
に示すように、ガラスエポキシ系又は紙フエノール系等
でなる基材３０の一面に銅箔３１が全面銅張状態で設け
られた基板３２に耐アルカリ液系のレジストを塗布した
後、ベーク処理、露光、現像、リンス処理、ベーク処理
を順次施すことにより、図８に示すように、はんだが必
要な部分に開口部３３が形成されたはんだメツキ用レジ
スト３４を形成する。
７〜図１３の手順で基板のパターンやランド部上に予備
はんだ膜を形成するようになされている。すなわち図７
に示すように、ガラスエポキシ系又は紙フエノール系等
でなる基材３０の一面に銅箔３１が全面銅張状態で設け
られた基板３２に耐アルカリ液系のレジストを塗布した
後、ベーク処理、露光、現像、リンス処理、ベーク処理
を順次施すことにより、図８に示すように、はんだが必
要な部分に開口部３３が形成されたはんだメツキ用レジ
スト３４を形成する。
【００３１】この後はんだメツキ用レジスト３４が形成
された基板３５（図８）を、図９に示すように、ホウフ
ツ化浴でなるメツキ液４０が溜められたステンレス系の
メツキ槽４１に浸す。この際、プラス電極に接続された
鉛及び錫系の合金でなる網目状のアノード端子４２をメ
ツキ液４０に浸すと共に、マイナス電極に接続されたカ
ソード端子を銅箔層３１に接続して電流を流すことによ
り、はんだメツキ用レジスト３４が形成されていない開
口部３３にはんだを付着させる。
された基板３５（図８）を、図９に示すように、ホウフ
ツ化浴でなるメツキ液４０が溜められたステンレス系の
メツキ槽４１に浸す。この際、プラス電極に接続された
鉛及び錫系の合金でなる網目状のアノード端子４２をメ
ツキ液４０に浸すと共に、マイナス電極に接続されたカ
ソード端子を銅箔層３１に接続して電流を流すことによ
り、はんだメツキ用レジスト３４が形成されていない開
口部３３にはんだを付着させる。
【００３２】かくして、銅のエツジング処理による銅パ
ターンが形成される前の全面銅張状態の基板３５を用い
て電解はんだメツキ処理を施したことにより、基板３５
の銅箔層３１に一様な電流を流すことができ、これによ
り開口部３３の銅箔層３１上には高さ及び量が均一なは
んだメツキ層３６（図１０）を付着させることができ
る。次に、図１０に示すように、はんだメツキ用レジス
ト３４（図９）を剥離し、さらにはんだメツキ層３６上
にポジ型の銅箔パターニング用レジスト層３７を形成す
る。
ターンが形成される前の全面銅張状態の基板３５を用い
て電解はんだメツキ処理を施したことにより、基板３５
の銅箔層３１に一様な電流を流すことができ、これによ
り開口部３３の銅箔層３１上には高さ及び量が均一なは
んだメツキ層３６（図１０）を付着させることができ
る。次に、図１０に示すように、はんだメツキ用レジス
ト３４（図９）を剥離し、さらにはんだメツキ層３６上
にポジ型の銅箔パターニング用レジスト層３７を形成す
る。
【００３３】次に、この基板に例えば塩化第２鉄と塩酸
との混合液からなる銅のエツジング液を浴びせることに
よつて銅箔パターニング用レジスト層３７が形成されて
いない部分の銅箔３１を除去する。この結果図１１に示
すように、基材３０上に銅箔層３１、はんだメツキ層３
６及び銅箔パターニング用レジスト層３７が順次積層さ
れたパターンを形成することができる。
との混合液からなる銅のエツジング液を浴びせることに
よつて銅箔パターニング用レジスト層３７が形成されて
いない部分の銅箔３１を除去する。この結果図１１に示
すように、基材３０上に銅箔層３１、はんだメツキ層３
６及び銅箔パターニング用レジスト層３７が順次積層さ
れたパターンを形成することができる。
【００３４】次に、この基板から図１２に示すように、
銅箔パターニング用レジスト３７を剥離した後、必要に
応じて銅箔層３１間の間隙に例えばエポキシ系のソルダ
レジスト層３８を形成する。この後このようにして形成
された基板の表面にロジン系のフラツクス３９を塗布
し、リフロー及び洗浄する。
銅箔パターニング用レジスト３７を剥離した後、必要に
応じて銅箔層３１間の間隙に例えばエポキシ系のソルダ
レジスト層３８を形成する。この後このようにして形成
された基板の表面にロジン系のフラツクス３９を塗布
し、リフロー及び洗浄する。
【００３５】この結果図１３に示すように、ほぼ半球状
のはんだ３６がソルダレジスト３８間にソルダレジスト
３８によつて流れを制限されて形成される。ここではん
だメツキ用レジスト３４として高解像度型のレジストを
用いれば、300〔μm 〕以下の配線パターンを容易に形
成するこができる。
のはんだ３６がソルダレジスト３８間にソルダレジスト
３８によつて流れを制限されて形成される。ここではん
だメツキ用レジスト３４として高解像度型のレジストを
用いれば、300〔μm 〕以下の配線パターンを容易に形
成するこができる。
【００３６】以上の構成において、全面銅張状態の基板
３２上のはんだメツキ層３６を形成する位置を除いた位
置にはんだメツキ用レジスト層３４を形成し、この状態
でこの基板３５をメツキ液４０に浸して電気メツキ処理
する。この結果、銅箔層３１に一様かつ十分な電流が流
れることにより当該銅箔３１上には均一かつ十分な厚さ
のはんだ３６が付着する。この後、はんだメツキ用レジ
スト層３４を除去すると共に、当該はんだメツキ用レジ
スト層３４が形成された位置の銅箔層３１を除去する。
このようにすれば、 300〔μm 〕以下のフアインピツチ
の配線パターンを有する基板上にも数十〔μm 〕の厚み
でなるはんだを容易に形成することができる。
３２上のはんだメツキ層３６を形成する位置を除いた位
置にはんだメツキ用レジスト層３４を形成し、この状態
でこの基板３５をメツキ液４０に浸して電気メツキ処理
する。この結果、銅箔層３１に一様かつ十分な電流が流
れることにより当該銅箔３１上には均一かつ十分な厚さ
のはんだ３６が付着する。この後、はんだメツキ用レジ
スト層３４を除去すると共に、当該はんだメツキ用レジ
スト層３４が形成された位置の銅箔層３１を除去する。
このようにすれば、 300〔μm 〕以下のフアインピツチ
の配線パターンを有する基板上にも数十〔μm 〕の厚み
でなるはんだを容易に形成することができる。
【００３７】以上の構成によれば、銅箔層３１をエツジ
ング処理する前の全面銅張状態の基板３２にはんだメツ
キ用レジスト層３４を形成し、これを電気メツキ処理し
てはんだメツキ層３６を形成した後、銅箔層３１をエツ
ジング処理したことにより、狭ピツチの配線パターン及
びランド部を有すると共に、当該配線パターン及びラン
ド部上に均一かつ十分な厚さのはんだメツキ層３６を有
する回路基板６１を得ることができる。
ング処理する前の全面銅張状態の基板３２にはんだメツ
キ用レジスト層３４を形成し、これを電気メツキ処理し
てはんだメツキ層３６を形成した後、銅箔層３１をエツ
ジング処理したことにより、狭ピツチの配線パターン及
びランド部を有すると共に、当該配線パターン及びラン
ド部上に均一かつ十分な厚さのはんだメツキ層３６を有
する回路基板６１を得ることができる。
【００３８】（３）他の実施例 なお上述の実施例においては、はんだバンプ１８をラン
ド部１９に転写する際ヘツド部１２に設けられた加熱部
２０の熱によつてはんだバンプ１８を溶融した場合につ
いて述べたが、図１４に示すように、はんだバンプ形成
基板１３の近傍に例えば赤外線ランプ６２等を設け、こ
の赤外線ランプ６２によつて予備加熱するようにすれ
ば、はんだバンプ１８を一段と容易にランド部１９に転
写することができる。
ド部１９に転写する際ヘツド部１２に設けられた加熱部
２０の熱によつてはんだバンプ１８を溶融した場合につ
いて述べたが、図１４に示すように、はんだバンプ形成
基板１３の近傍に例えば赤外線ランプ６２等を設け、こ
の赤外線ランプ６２によつて予備加熱するようにすれ
ば、はんだバンプ１８を一段と容易にランド部１９に転
写することができる。
【００３９】また上述の実施例においては、真空ポンプ
１１の吸着力によつてヘツド部１２にはんだバンプ形成
基板１３を吸着するようにしたが、本発明はこれに限ら
ず、ヘツド部１２にはんだバンプ形成基板１３を取り付
ける手段としては種々のものを適用することができる。
１１の吸着力によつてヘツド部１２にはんだバンプ形成
基板１３を吸着するようにしたが、本発明はこれに限ら
ず、ヘツド部１２にはんだバンプ形成基板１３を取り付
ける手段としては種々のものを適用することができる。
【００４０】また上述の実施例においては、はんだバン
プ形成基板１３の基材１３Ａとして金属を用いた場合に
ついて述べたが、本発明はこれに限らず、図１５（Ａ）
に示すように、ガラス板やシリコン板でなる基材６３上
にスパツタリング等によつて例えば膜厚が 1〔μm 〕程
度のカレントメタル６４を形成するようにしても良い。
この場合図１５（Ｂ）に示すように、基材６３及びカレ
ントメタル６４の間に密着層として他の金属薄膜６５を
スパツタリング等によつて形成すれば基材６３とカレン
トメタル６４との密着性を向上させることができる。
プ形成基板１３の基材１３Ａとして金属を用いた場合に
ついて述べたが、本発明はこれに限らず、図１５（Ａ）
に示すように、ガラス板やシリコン板でなる基材６３上
にスパツタリング等によつて例えば膜厚が 1〔μm 〕程
度のカレントメタル６４を形成するようにしても良い。
この場合図１５（Ｂ）に示すように、基材６３及びカレ
ントメタル６４の間に密着層として他の金属薄膜６５を
スパツタリング等によつて形成すれば基材６３とカレン
トメタル６４との密着性を向上させることができる。
【００４１】またはんだバンプ形成基板１３としては、
図１６に示すように、同様のパターンが同一板上に多数
形成されたはんだバンプ形成基板６６を用い、当該はん
だバンプ形成基板６６にはんだメツキ処理を施した後、
点線で示す部分を切断することによりはんだバンプ形成
基板１３を得るようにすれば、はんだメツキ処理の処理
効率を向上することができる。
図１６に示すように、同様のパターンが同一板上に多数
形成されたはんだバンプ形成基板６６を用い、当該はん
だバンプ形成基板６６にはんだメツキ処理を施した後、
点線で示す部分を切断することによりはんだバンプ形成
基板１３を得るようにすれば、はんだメツキ処理の処理
効率を向上することができる。
【００４２】また上述の実施例においては、はんだメツ
キ処理によりはんだバンプ形成基板１３上にはんだバン
プ１８を形成する場合について述べたが、本発明はこれ
に限らず、蒸着等によつてはんだバンプ形成基板１３上
にはんだバンプ１８を形成するようにしても良い。
キ処理によりはんだバンプ形成基板１３上にはんだバン
プ１８を形成する場合について述べたが、本発明はこれ
に限らず、蒸着等によつてはんだバンプ形成基板１３上
にはんだバンプ１８を形成するようにしても良い。
【００４３】
【発明の効果】上述のように本発明によれば、開口部に
向かつて狭まる凹状の切欠部をはんだバンプ形成基板に
設け、切欠部の内部ではんだバンプを保持するようにし
たことにより、はんだバンプが形成された面を下向きに
傾けた場合のはんだバンプの落下を防止することがで
き、さらに切欠部で保持したはんだバンプを加熱手段で
溶融してはんだ付け対象に転写することにより、はんだ
付け対象に転写されるはんだ量のばらつきを格段に低減
することができる。また、はんだバンプ形成基板のはん
だ材料に対する親和性を、はんだ付け対象のはんだ材料
に対する親和性に比して低くしたことにより、切欠部で
保持したはんだバンプの全量を確実にはんだ付け対象に
転写し、転写されるはんだ量のばらつきを格段に低減す
ることができる。
向かつて狭まる凹状の切欠部をはんだバンプ形成基板に
設け、切欠部の内部ではんだバンプを保持するようにし
たことにより、はんだバンプが形成された面を下向きに
傾けた場合のはんだバンプの落下を防止することがで
き、さらに切欠部で保持したはんだバンプを加熱手段で
溶融してはんだ付け対象に転写することにより、はんだ
付け対象に転写されるはんだ量のばらつきを格段に低減
することができる。また、はんだバンプ形成基板のはん
だ材料に対する親和性を、はんだ付け対象のはんだ材料
に対する親和性に比して低くしたことにより、切欠部で
保持したはんだバンプの全量を確実にはんだ付け対象に
転写し、転写されるはんだ量のばらつきを格段に低減す
ることができる。
【００４４】また本発明によれば、一面に金属層が形成
された基板上のはんだメツキ形成位置を除く位置にメツ
キ用レジスト層を形成し、電気メツキ処理を施してはん
だメツキ層を形成し、メツキ用レジスト層及びメツキ用
レジスト層が形成された位置の金属層を除去するように
したことにより、金属表面の所望の位置に必要上十分な
層厚のはんだメツキ層を形成することができると共に、
はんだメツキ層の層厚のばらつきを格段に低減すること
ができる。
された基板上のはんだメツキ形成位置を除く位置にメツ
キ用レジスト層を形成し、電気メツキ処理を施してはん
だメツキ層を形成し、メツキ用レジスト層及びメツキ用
レジスト層が形成された位置の金属層を除去するように
したことにより、金属表面の所望の位置に必要上十分な
層厚のはんだメツキ層を形成することができると共に、
はんだメツキ層の層厚のばらつきを格段に低減すること
ができる。
【図１】本発明のはんだ付け装置の一実施例を示す略線
的断面図である。
的断面図である。
【図２】はんだバンプ形成基板を形成する際の露光動作
の説明に供する断面図である。
の説明に供する断面図である。
【図３】露光後のはんだバンプ形成基板を示す略線的断
面図である。
面図である。
【図４】はんだバンプ形成基板を示す断面図である。
【図５】はんだバンプ形成基板を示す斜視図である。
【図６】はんだバンプ形成基板に形成されるはんだバン
プの説明に供する断面図である。
プの説明に供する断面図である。
【図７】全面銅張状態を示す断面図である。
【図８】はんだメツキ用レジスト層の説明に供する断面
図である。
図である。
【図９】はんだメツキ処理の説明に供する略線的断面図
である。
である。
【図１０】はんだメツキ処理後の基板の説明に供する断
面図である。
面図である。
【図１１】銅箔層のエツジング処理の説明に供する断面
図である。
図である。
【図１２】ソルダレジストの形成及びフラツクスの塗布
の説明に供する断面図である。
の説明に供する断面図である。
【図１３】はんだ付け処理が終了した基板を示す断面図
である。
である。
【図１４】他の実施例のはんだ付け装置を示す略線的断
面図である。
面図である。
【図１５】他の実施例のはんだバンプ形成基板を示す断
面図である。
面図である。
【図１６】他の実施例のはんだバンプ形成基板を示す断
面図である。
面図である。
【図１７】無電解はんだメツキ法の説明に供する断面図
である。
である。
【図１８】スーパーソルダ法の説明に供する断面図であ
る。
る。
１、１３Ａ、３０……基材、２、３１……銅箔層、３、
３８……ソルダレジスト、４、５、３６……はんだ、１
０……はんだ付け装置、１１……真空ポンプ、１２……
ヘツド、１３……はんだバンプ形成基板、１５……プリ
ント基板、１６……レジスト層、１７……切欠部、１８
……はんだバンプ、１９……ランド部、２０……加熱
部、３２……基板、３３……開口部、３４……はんだメ
ツキ用レジスト層。
３８……ソルダレジスト、４、５、３６……はんだ、１
０……はんだ付け装置、１１……真空ポンプ、１２……
ヘツド、１３……はんだバンプ形成基板、１５……プリ
ント基板、１６……レジスト層、１７……切欠部、１８
……はんだバンプ、１９……ランド部、２０……加熱
部、３２……基板、３３……開口部、３４……はんだメ
ツキ用レジスト層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/34 505 H01L 21/52 H05K 3/24
Claims (3)
- 【請求項１】回路基板上に形成されたはんだ付け対象に
所定のはんだ材料を付着するはんだ付け装置において、上記はんだ付け対象に対向する面に、開口部に向かつて
狭まる凹状の切欠部を有するはんだバンプ形成基板と、 上記はんだバンプ形成基板を加熱することにより、上記
切欠部の内部で保持したはんだバンプを溶融して上記は
んだ付け対象に転写する加熱手段と を具えることを特徴
とするはんだ付け装置。 - 【請求項２】上記はんだバンプ形成基板の上記はんだ材
料に対する親和性を、上記はんだ付け対象の上記はんだ
材料に対する親和性に比して低くしたことを特徴とする
請求項１に記載のはんだ付け装置。 - 【請求項３】電気メツキ処理により金属表面の所望のは
んだメツキ形成位置にはんだメツキ層を形成するはんだ
付け方法において、 一面に金属層が形成された基板上の上記はんだメツキ形
成位置を除く位置にメツキ用レジスト層を形成し、電気
メツキ処理を施して上記はんだメツキ形成位置にはんだ
メツキ層を形成し、上記メツキ用レジスト層及び上記メ
ツキ用レジスト層が形成された位置の上記金属層を除去
するようにした ことを特徴とするはんだ付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10618493A JP3246623B2 (ja) | 1993-04-08 | 1993-04-08 | はんだ付け装置及びはんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10618493A JP3246623B2 (ja) | 1993-04-08 | 1993-04-08 | はんだ付け装置及びはんだ付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06296077A JPH06296077A (ja) | 1994-10-21 |
| JP3246623B2 true JP3246623B2 (ja) | 2002-01-15 |
Family
ID=14427133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10618493A Expired - Fee Related JP3246623B2 (ja) | 1993-04-08 | 1993-04-08 | はんだ付け装置及びはんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246623B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5070868B2 (ja) * | 2007-02-07 | 2012-11-14 | 株式会社デンソー | 半導体チップの実装方法 |
-
1993
- 1993-04-08 JP JP10618493A patent/JP3246623B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06296077A (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597469A (en) | Process for selective application of solder to circuit packages | |
| JP3469686B2 (ja) | プリント回路基板上にはんだを付着させる方法およびプリント回路基板 | |
| KR100188625B1 (ko) | 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품 | |
| US6461953B1 (en) | Solder bump forming method, electronic component mounting method, and electronic component mounting structure | |
| US8871631B2 (en) | Method to form solder deposits on substrates | |
| KR20110070987A (ko) | 기판 상에 땜납 용착물을 형성하는 방법 | |
| US20070090170A1 (en) | Method of making a circuitized substrate having a plurality of solder connection sites thereon | |
| US20060099727A1 (en) | Method of making a circuitized substrate having a plurality of solder connection sites thereon | |
| US20060011482A1 (en) | Electrocodeposition of lead free tin alloys | |
| JP3246623B2 (ja) | はんだ付け装置及びはんだ付け方法 | |
| JP6274341B2 (ja) | はんだバンプ形成方法 | |
| US7159758B1 (en) | Circuit board processing techniques using solder fusing | |
| JP2655129B2 (ja) | プリント配線板の製造方法 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JP2665293B2 (ja) | 配線回路基板 | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
| JP3334728B2 (ja) | 電子部品の電極端子および電極端子の表面処理方法 | |
| JP2705675B2 (ja) | 印刷配線板の製造方法 | |
| JP3848109B2 (ja) | 基板実装方法 | |
| JPH04346487A (ja) | プリント基板及びプリント基板の製造方法 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JP2811112B2 (ja) | 半田供給板 | |
| JPH05327195A (ja) | プリント基板 | |
| JPH0629648A (ja) | プリント配線板およびその製造方法 | |
| JPH06181380A (ja) | 表面実装用基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |