KR100188625B1 - 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품 - Google Patents

인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품 Download PDF

Info

Publication number
KR100188625B1
KR100188625B1 KR1019950027498A KR19950027498A KR100188625B1 KR 100188625 B1 KR100188625 B1 KR 100188625B1 KR 1019950027498 A KR1019950027498 A KR 1019950027498A KR 19950027498 A KR19950027498 A KR 19950027498A KR 100188625 B1 KR100188625 B1 KR 100188625B1
Authority
KR
South Korea
Prior art keywords
solder
stencil
circuit board
contacts
printed circuit
Prior art date
Application number
KR1019950027498A
Other languages
English (en)
Other versions
KR960009816A (ko
Inventor
그랜트 훼버너 칼
맥스 후바쳐 에릭
피터 파트릿지 쥴리앙
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR960009816A publication Critical patent/KR960009816A/ko
Application granted granted Critical
Publication of KR100188625B1 publication Critical patent/KR100188625B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Screen Printers (AREA)
  • Printing Methods (AREA)

Abstract

본 발명은 구성들의 리플로우 접속에 적합한 저융점 땜납을 인쇄 회로 기판의 선택된 접점상에 형성하는 방법 및 그로 인해 생성된 제품에 관한 것이다. 본 발명의 방법은 플립 칩 장치를 포함하는 미세 피치 장치를 가지고 있고 통상적인 거친 피치 표면 장착된 구성들을 포함하는 기판상에 접속된 보편화된 인쇄 회로 기판의 제조에 특히 적합하다. 기판의 미세 피치 접점은 땜납 리플로우 온도를 견딜 수 있는 능력, 땜납에 의해 적셔지지 않는 성질 및 인쇄 회로 기판에 상대적으로 어울리는 열팽창 계수를 가지는 것을 특징으로 하는 스텐실에 있는 구멍을 통해 노출된다. 저온 땜납 페이스트는 스텐실 개구내로 스크린 피착된다. 기판상에 고정적으로 피착된 스텐실을 가지고, 스텐실 패턴에 의해 보유된 땜납 페이스트를 리플로우시켜 하부에 놓인 인쇄 회로 기판의 접점을 선택적으로 형성한다. 그 후에, 본 발명의 바람직한 실행방법에 따라, 스텐실을 기판으로부터 제거하고 미세 및 거친 피치 구성 배치를 제조하는데 있어서 이미 실행된 플럭스와 페이스트의 피착이 이루어지게 하고 이어서 땜납 리플로우시킨다. 본 발명의 또다른 실행으로는 미세 피치 땜납과 거친 피치 땜납이 동시에 피착되게 하고 미세 피치 땜납 리플로우 결과 생기는 스텐실을 보유하는 것이다.

Description

인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품
제1도 내지 5도는 미세 피치 인쇄 회로 기판 접점상에 저융점 땜납을 형성하는 종래 방법에서의 다양한 단계들에 대한 단면도.
제6도는 인쇄 회로 기판 접점의 미세 피치 패턴상으로 용융 주입에 의해 저융점 땜납을 디스펜싱하는 종래 기술을 나타내는 단면도.
제7도는 본 발명에 따라 미세 피치 스텐실을 통해 저융점 땜납 페이스트의 스크리닝을 나타내는 사시도.
제8도는 본 발명에 따라 땜납 페이스트로 스크린된 미세 피치 접점의 단면도.
제9도는 본 발명에 따라 스텐실 존재하에 저융점 땜납 페이스트의 리플로우에 수반된 미세 피치 접점의 단면도.
제10도는 본 발명에 따라 거친 피치 스텐실을 통해 저융점 땜납 페이스트의 스크리닝을 나타내는 사시도.
제11도는 본 발명에 따라 미세 피치 접점상에 피착된 플럭스내로의 플립 칩 실리콘 다이의 배치를 나타내는 단면도.
제12도는 본 발명에 따라 접점상에 형성된 저융점 땜납의 리플로우 때에 플립 칩 실리콘 다이가 인쇄 회로 기판의 미세 피치 접점에 접속된 것을 나타내는 단면도.
제13도는 본 발명에 따라 본 발명의 방법을 설명하는 플로우 챠트.
* 도면의 주요부분에 대한 부호의 설명
1 : 인쇄 회로 기판 2 : 접점
3 : 표면 4 : 땜납 마스크
6 : Sn-Pb 전기 도금 7 : 포토레지스트 마스크
8 : 땜납 9 : 실리콘 다이
11, 24, 30 : 플럭스 12 : 범프
14 : 저융점 땜납 16 : 마스크
17 : 스텐실 18 : 표면
19 : 구멍 21 : 땜납 페이스트
22 : 닥터 블레이드 23 : 땜납 페이스트 피막
27 : 땜납 피막 35 : 평편해진 땜납 피막
본 발명은 일반적으로는 인쇄 회로 기판 공정 및 제품에 관한 것이나, 더욱 상세하게는 인쇄 회로 기판상에 미세 피치 땜납 피막(fine pitch solder deposits) 형성에 관한 것이다.
현재 패키지화된 집적 회로 소자를 인쇄 회로 기판에 부착시키는데 표면 장착 기술(surface mount technology)이 통상적으로 사용된다. 일반적으로, 이 기술은 기판 접점 위치에 상응하는 개구(openings)를 갖는 패턴화된 스텐실(stencil)을 통하여 인쇄 회로 기판의 구리 접점에 땜납 페이스트를 적용하는 것을 포함한다. 마스크로 스텐실을 사용하고 스텐실내에 있는 구멍을 통하여 땜납 페이스트를 스퀴즈(squeegee)하기 위해 닥터 블레이드(doctor blade)를 사용하여 인쇄 회로 기판상의 패턴내로 땜납 페이스트를 스크린 피착한다(screen deposited). 스텐실을 제거할 때, 땜납 페이스트는 인쇄 회로 기판 접점상에 남아있게 된다.
땜납 페이스트는 전형적으로 부피로 플럭스가 50%이고 땜납 입자들이 나머지 50%이기 때문에 페이스트는 또한 이어지는 땜납 리플로우(reflow) 단계 동안에 구성 단자들을 제 위치에 유지시키는데 사용된다. 통상 사용되는 공정 저융점 땜납 (주석 63%, 납 37% - 63/37)은 플레임 리타단트 레벨 4 (flame retardant level 4; FR4) 인쇄 회로 기판 물질의 유리 전이능(glass transition capability)과 양립가능한 온도 (250℃ 이하)에서 구성 단자들의 리플로우 및 동시에 인쇄 회로 기판 접점에 결합하는 것을 허용한다.
패키지화된 집적 회로 구성들을 위한 납 간격은 전형적으로 16 밀(mils) 정도의 미세한 피치를 나타낸다. 이러한 능력은 패키지화된 집적 회로 소자를 인쇄 회로 기판에 유지 및 접속시키기 위해 스크린 피착된 땜납 페이스트를 사용하는 통상의 표면 장착 기술(SMT) 공정과 일치한다.
16 밀 이하의 미세한 피치를 사용하는 집적 회로 접속 기술이 개발되어 고도의 컴퓨터 시스템과 함께 사용되고 있다. 이 기술은 일반적으로는 플립 칩 어태치먼트(flip-chip attachment)로 알려져 있으나 기술적으로는 제어 콜랩스 칩 접속(controlled collapse chip connection; C4)이라고 확인된다. C4 디자인은 장착을 위한 리드 또는 핀을 가지고 있는 패키지에서 리드 프레임에 집적 회로 다이를 부착하는 대신에 집적 회로 다이 자체의 표면상에 땜납 볼(solder balls)의 배열 형성을 포함한다. 땜납 볼은 약 10 밀의 피치에서 높은 용융점 땜납 (주석 3%, 납 97% - 3/97)으로 이루어져 있다. C4 다이는 인쇄 회로 기판과는 달리 세라믹 기판에 접속되도록 고안된 것으로, 약 350℃에서 이루어지는 제어된 콜랩스 땜납 리플로우 공정을 포함한다. 이 온도는 실리콘 다이와 세라믹 기판에는 적합하나 인쇄 회로 기판에는 적합하지 않다.
플립 칩 장치 디자인의 높은 접속 계수와 밀도로 인해 수많은 집적 회로 칩과 확장 기능을 가진 고도의 인쇄 회로 기판 제품에 특히 유용하게 된다. 이러한 점은 현재의 인쇄 회로 기판상에 도전성 접점 패턴을 형성하기 위해 사용되는 포토리소그라피 프로세스가 상응하는 미세 피치 패턴을 창출할 수 있는 능력을 갖는다는 사실로 인해 그 가능성이 더욱 커진다. 그러나 불행히도 플립 칩 장치를 특정화하는 미세 피치에서의 땜납 페이스트를 스크린하고자 하였던 시도들은 땜납 페이스트의 일부가 스텐실과 함께 제거되어 균일하지 못한 피막을 생성한다는 점에서 성공하지 못하였다. 이러한 현상은 스텐실 개구 종횡비(두께에 대한 직경), 땜납 페이스트 점도 및 리올로지(rheology), 페이스트 제제, 땜납 페이스트 입자 직경, 및 스텐실 물질의 성질에 기인한다. 구멍의 직경은 플립 칩 장치의 미세 피치로 정해지는 반면 두께는 다이상에 있는 볼을 인쇄 회로 기판의 구리 접점에 접속하기 위한 최소 용적의 땜납 필요량에 따르게 된다. 경험에 의하면 플립 칩 장치의 볼과 구리 접점 사이에 신뢰할 만한 접속을 얻기 위해서는 공칭 4 밀 너비의 인쇄 회로 기판 접점에 대해 약 20-80 세제곱 밀의 땜납이 필요하다.
미세 피치 인쇄 회로 기판 접점상에 땜납을 피착하는 효과적인 땜납 페이스트 스크리닝 공정이 없을 때, 인쇄 회로 기판상의 플립 칩 장치 사용자는 미세 피치 인쇄 회로 기판 접점상에 저융점 땜납을 피착하는 2가지 기술을 개발하였다. 한가지 방법은 땜납을 피착하기 위해 마스킹 및 전기도금을 사용하는 것이다. 이 방법은 포토리소그라피에 의해 정해진 마스크의 형성, 마스크로 덮여지지 않은 인쇄 회로 기판 접점상에 저융점 땜납의 전기도금 배스 피착(electroplate bath deposition), 마스크의 제거, 및 전기도금된 땜납의 리플로우를 포함한다. 이 방법은 수많은 단계를 포함하며 비용이 많이 든다.
인쇄 회로 기판의 미세 피치 접점상에 저융점 땜납을 선택적으로 형성하기 위해 개발된 다른 방법은 인쇄 회로 기판의 구리 접점 패턴에 상응하는 마스크를 갖는 디스펜싱 헤드(dispensing head)를 통해 용융 땜납을 주입하는 것이다. 그러나 불행히도 용융 땜납 디스펜싱 헤드는 매우 고가이고 각각 다른 플립 칩 장치 푸트프린트(footprint)에 대해 다른 마스크를 필요로 하며 한번에 오직 한 다이 위치의 접점에만 땜납을 분배한다.
이러한 공지 기술을 고려해 볼 때, 통상적인 SMT 구성과 플립 칩 장치를 접속하기에 적합한 각각의 접점상에 땜납 용적을 제공하면서 통상적인 스크린된 땜납 페이스트 피착 공정의 프레임워크내에서 미세 피치 인쇄 회로 기판 접점 패턴상에 저융점 땜납을 피착하는 공정 및 이로 인한 제품에 대한 필요가 여전히 남아 있다.
본 발명의 방법에 의해 제조된 제품에 의해 특징지어 지는 바와 같이, 회로 기판상에 미세 피치 땜납 피막을 형성하는 본 발명의 방법은 회로 기판 접점을 선택하기 위한 개구를 가진 회로 기판 위에 스텐실을 위치시키는 단계, 스텐실의 개구내로 땜납 페이스트를 스크린 피착하는 단계, 및 선택된 회로 기판 접점상에 땜납을 형성하기 위해 스텐실 존재하에 페이스트를 리플로우시키는 단계로 이루어진다. 기본적인 실행을 변형함에 있어서, 미세 피치 스텐실을 스크리닝 및 리플로우 단계 동안에 회로 기판으로 압착시키고 필요하다면 스텐실이 거친 피치 접점의 접점상으로 땜납을 피착시키기 위한 개구를 포함할 수도 있다. 플립 칩 다이이거나 또는 통상적인 표면 장착 패키지이든간에 플럭스 단독 또는 플럭스와 땜납 페이스트 양자의 피착을 사용하여 최종 저온 땜납 리플로우 단계 동안에 구성들을 제 위치에 고정시킨다.
본 발명의 한 실행예에 의하면, FR4 또는 미세한 피치 접점 패턴과 거친 것 양자를 가지고 있는 비스말레이미드 트리아진(BT) 수지로 이루어진 인쇄 회로 기판을 땜납으로 적셔지지 않는 물질로 이루어진 스텐실로 덮는다. 저융점 땜납 페이스트를 밑에 놓여있는 인쇄 회로 기판의 구리 접점에 배열된 대로 스텐실에 있는 구멍을 통해 스크린 피착시킨다. 땜납이 리플로우되어 구리 접점상에 피착될 때 스텐실은 제 위치에 고정된채 남아 있다. 그리고나서, 스텐실을 인쇄 회로 기판으로부터 제거한다. 스텐실이 미세 피치 패턴과 거친 것 양자를 모두 가지고 있다면 최종 리플로우 단계 동안에 위치한 구성들을 제 위치에 유지할 수 있는 모든 패턴들에 수지를 적용한다. 반면, 거친 피치 패턴이 별도 단계로 스크린 피착된다면 피착된 땜납의 미세 피치 접점 패턴상에 플럭스를 피착시키고 거친 피치 접점 패턴은 땜납 페이스트를 사용하여 거친 패턴 스텐실을 통해 스크린 피착되게 한다. 구성 배치 및 리플로우는 정상적인 방식으로 따른다.
본 발명은 플립 칩 또는 다른 미세 피치 구성을 가지고 사용하기에 특히 적합한 미세 피치 인쇄 회로 기판 접점 패턴상에 저융점 땜납 패턴을 형성한다. 인쇄 회로 기판 접점상에 형성된 저융점 땜납 볼은 고융점 플립 칩 땜납 볼을 리플로우 및 접속한다. 플립 칩 땜납 볼은 리플로우 동안에 실질적으로는 손상되지 않은 채 남아 있게 되어 인쇄 회로 기판과 실리콘 다이 사이에 열적 팽창 계수에 상당한 차이가 존재하는 경우 신뢰할 만한 부착을 확신하기에 적합한 인쇄 회로 기판 접점과 실리콘 다이 사이에 스탠드오프 높이(standoff height)를 제공한다.
본 발명의 이러한 특징 및 다른 특징들은 후술하는 상세한 설명을 참고하면 좀 더 분명히 이해되고 인식될 것이다.
제1도 내지 3도는 미세 피치 인쇄 회로 기판 접점상으로 저융점 땜납을 피착하는 종래의 플레이팅 방법에서의 주요 조작법을 요약한 것이다. 유전 코어 물질을 가지고 있는 인쇄 회로 기판(1)은 적어도 기판의 한 표면(3)상에 적어도 한 접점(2)을 포함하고 있다는 것을 보여준다. 접점(2)은 기판상의 구리 흔적, 즉 통상적인 포토리소그라피 공정에 의해 선택적으로 패턴화된 구리층이다. 미세 피치 동시 인쇄 회로 기판 접점은 전형적으로 두께가 약 1.5 밀이고 너비 또는 직경이 약 4 밀이다. 통상적인 땜납 마스크(4)는 포토리소그라피 공정에 의해 형성되어 구리 접점과 바로 인접한 인쇄 회로 기판 표면을 제외하고 모든 표면을 덮게 된다.
인쇄 회로 기판을 플레이팅용으로 제조하기 위해 금속 공통 박막 (구체적으로 도시되지는 않음)으로 도포하고나서 포토리지스트층으로 덮는다. 포토리소그라피 공정 후에, 포토리지스트 마스크(7)로 접점(2)과 접점 주위 영역상에 Sn-Pb 전기도금(6)을 한다. 그리고나서 포토리지스트 마스크를 제거하고 인쇄 회로 기판을 약 200℃의 저온 리플로우 가열하여 땜납(8)을 제3도에 나타난 바와 같은 접점(2) 위에 볼과 유사한 피막 형태로 되게 한다.
경험에 의하면 생성된 저온 땜납(8)의 피막은 플립 칩 다이의 볼에 확실히 접속시키기 위해 공칭 4 밀 접점에 대해 20-80 세제곱 밀의 범위내에 있어야만 된다.
제4도는 다음 단계인, 접점(2) 영역 위로 피착된 땜납 플럭스(11)내로 실리콘 다이(9)를 배치하는 것을 나타낸다. 실리콘 다이(9)는 개별적으로 실리콘 다이 영역에 결합되어 있고 고융점 땜납, 전형적으로 약 350℃의 용융 온도를 갖는 3/97(Sn/Pb)로 이루어져 있는 다수의 미세 피치 볼 또는 범프(12)에 부착된다. 분명히, 다이(9)의 범프(12)는 기판(1)의 접점(2)에 어울리는 패턴으로 되어 있다. 제3도에서 형성된 바와 같은 저융점 땜납(8)은 플럭스(11)의 피착과 다이(9)의 배치전에 제4도의 부호(13)에 나타난 바와 같이 평평해진다. 평평한 상단 표면과 플럭스(11)는 접촉하고 있는 굽어진 표면으로부터 발생할 수 있는 실리콘 다이의 측면 이동을 최소화한다.
C4 땜납 범프(12)는 350℃라는 그의 융점이 인쇄 회로 기판(1)의 유리 전이 온도보다 상당히 높기 때문에 접점(2)에 직접 접하게 하기에는 적합하지 않다. 부가적으로, 범프(12)는 실리콘 다이(9)와 인쇄 회로 기판(1)을 특정하는 상당히 다른 열팽창 계수들 사이에 전술한 스탠드-오프를 제공한다.
저융점 땜납의 최종 리플로우는 제5도에 도시한 바와 같은 구조를 생성한다.
제6도는 미세 피치 인쇄 회로 기판 접점상으로 저융점 땜납을 피착하기 위한 또다른 공지 기술을 나타내는 단면도이다. 상기 도면에 나타난 바와 같이, 용융된 저융점 땜납(14)을 마스크(16)를 통해 주입하고 미세 피치 접점의 패턴을 맞추어 제3도에서의 땜납(8)에 유사한 저융점 땜납의 피막을 생성한다. 땜납을 그렇게 한번 피착시키고 나서 실리콘 다이(9)의 범프(12)를 저온 리플로우 가열에 의해 인쇄 회로 기판(1)의 접점(2)에 전기적으로 접속하기 위해 제4도 및 5도와 관련하여 설명한 종래기술의 공정을 수행한다. 땜납 20-80 세제곱 밀의 부피를 4 밀 크기의 접점상에 주입하는 것에서 예상되는 바와 같이, 공칭 10 밀의 미세 접점 피치 스페이싱에서 이러한 것은 복잡하고 고가의 설비가 포함되며 각각의 다른 마스크 패턴에 대한 헤드 변화 및 기판 접점상으로의 땜납의 다이 패턴 디스펜싱에 의한 다이 패턴이 필요하다.
본 발명은 종래기술에서 인쇄 회로 기판상에 미세 피치 패턴으로 저융점 땜납을 피착하는데 관련된 복잡한 플레이팅 조작 및 설비가 요구되지 않는다. 본 발명의 바람직한 실행은 제7도에 나타난 바와 같이 패턴화된 인쇄 회로 기판(1)의 표면(18) 상으로 미세 피치 스텐실(17)을 일렬로 배치하는 것으로 시작한다. 기판의 표면(18)은 스텐실(17) 뿐만 아니라 선택적으로 패턴화된 땜납 마스크층(4)이 일렬로 배열된 구리 접점을 포함한다. 제8도를 참조한다. 스텐실(17)은 두께가 1 내지 5 밀이고 그 안에 인쇄 회로 기판(1)의 접점에 맞추어질 수 있도록 패턴화된 4-7 밀 직경의 구멍(19)을 에칭하는 것이 바람직하다. 스텐실(17)은 몰리브데늄, 스테인레스 스틸, 또는 크롬 플레이티드 스틸과 같은 땜납에 의해 적셔지지 않는 물질로 구성되는 것이 바람직하다. 몰리브데늄이 정밀한 패턴으로도 쉽게 에칭되고 실리콘 다이(9)상에 고온 땜납 볼(12)을 형성하는 데에도 적합하다는 점에서 바람직하다. 스텐실(17)에 요구되는 중요한 특성은 땜납에 의해 적셔지지 않으며 약 250℃로 예상되는 리플로우 온도를 견딜 수 있으며 인쇄 회로 기판에 상대적으로 근접한 열팽창 계수를 가지며 기판 공차가 제공하는 바대로 인쇄 회로 기판의 표면에 맞추어지도록 굴곡될 수 있어야 한다.
이러한 요인들의 중요성은 공정을 자세히 설명할 때 확실해질 것이다. 스텐실(17)은 다양한 방식으로 인쇄 회로 기판(1)에 부착될 수 있다. 예를 들면, 스텐실은 시각적 또는 기계적으로 배열되고 나서 기계적으로 그 위치에 고정될 수 있다. 또다른 방법은 이어지는 리플로우 조작을 통하여 진공이 바람직하게 유지되고 있는 곳에서 스텐실을 배열된 위치에 유지하기 위해 진공을 사용하는 것이다. 나아가, 스텐실 자체의 무게 (또는 추가적 무게)가 인쇄 회로 기판에 충분한 접점을 만들 수 있다.
인쇄 회로 기판(1) 표면(18) 상의 위치에 스텐실(17)이 배열되어 고정된 상태에서 저융점 땜납 페이스트(21)를 닥터 블레이드(22)를 사용하여 스텐실(17)의 구멍 (19)내로 스퀴즈한다. 기타의 땜납 페이스트 스크리닝 설비를 닥터 블레이드(22) 대신에 사용할 수 있음은 물론이다.
제8도는 인쇄 회로 기판 접점(2) 위의 스텐실(17) 내에 있는 구멍(19)의 적합한 하나의 외관에 대한 단면도이다. 스텐실(17)이 접점(2)에 근접한 영역에 있는 땜납 마스크(4)와 밀접하게 접촉하고 있다는 것을 주의하여야 한다. 스텐실(17)을 관통하고 있는 구멍(19)은 완전히 원통형이 아닐 수 있다. 차라리, 제8도에 나타난 바와 같이 구멍(19)을 만들기 위해 사용된 에칭 공정 동안에 도입된 테이퍼에 더 가깝다. 제8도에 나타낸 테이퍼는 구멍 형성 동안에 양쪽으로부터 에칭된 대표적인 몰리브데늄 스텐실이다. 지금까지의 시험에 의하면 구멍의 형태는 접점(2)위에 피착된 저융점 땜납의 용적 및 포메이션 컨시스턴시에 효과를 갖는다는 것이 확인되었다. 그러나, 적정 형태는 조만간 확정되어야 하는데 스텐실에 사용된 물질, 스텐실의 두께, 접점의 크기 및 땜납 페이스트의 조성 및 리올로지와 관련이 있는 것 같다.
제8도는 스텐실(17)에 있는 구멍(19)이 땜납 페이스트 피막(23)으로 충진된다는 것을 보여준다. 페이스트 피막(23)은 플럭스(24)와 플럭스에 현탁되어 있는 다수의 땜납 볼(26)로 구성되어 있다. 땜납 볼은 인쇄 회로 기판(1)과 일치되는 용융 온도를 갖는데, 이는 FR4 또는 BT 수지 기판 물질에 대해서는 약 200℃의 용융 온도를 갖는 63/37(Sn/Pb) 조성을 함유한다. 기재된 실시 태양에 있어서, 땜납 볼(26)의 직경은 1 밀 미만인 것이 바람직하다. 땜납 볼에 대한 플럭스의 부피는 중요한 변수라는 것을 주의하여야 한다. 현재로서는 약 50/50의 부피비가 적합하다.
본 발명에 따른 제조 공정에서의 다음 단계는 용융시켜 접점(2)상에 땜납을 형성하기 위한 땜납 페이스트 피막(23)의 리플로우이다. 통상의 방법과는 달리, 제9도에 도시된 미세 피치 리플로우 조작 동안에 스텐실(17)은 제자리에 남아 있다. 스텐실(17)의 존재하에 스크린된 페이스트의 리플로우는 구멍(19) 내에 있는 페이스트 피막(23)으로부터 피착된 땜납의 용적은 리플로우때에 접점(2)에 이송되는 것을 확실하게 한다. 구성 단자들이 플립 칩 장치를 포함하고 있든가 아니든가 간에 이들의 신뢰할 만한 결합은 제어된 양의 저온 땜납을 필요로 한다는 것을 기억하여야 한다. 땜납 용적을 위해 필요한 높은 종횡비를 갖는 구멍은 리플로우 전에 스텐실(17)이 제거되면 모든 페이스트 또는 일부의 페이스트가 들려 올려질 가능성을 증가시킨다. 마스크 존재하에서의 페이스트의 리플로우는 미세 피치 접점상에 저융점 땜납의 특정 부피를 제어 가능하게 피착한다.
제9도에 도시한 바와 같이, 스텐실(17) 존재하의 리플로우는 접점(2)상에 저온 땜납(27)이 형성되게 한다. 리플로우가 약 200℃에서 이루어진다고 할 경우에, 스텐실(17)에 의해 나타나는 열팽창 계수는 미세 피치 배열 및 밀접한 접점이 온도가 변하더라도 유지된다면 상대적으로 인쇄 회로 기판(1)의 열팽창 계수와 맞게 된다는 것이 중요하다. FR4 인쇄 회로 기판 물질은 15-20 ppm/℃ 사이의 공칭 열팽창 계수를 나타낸다. BT 수지 인쇄 회로 기판 물질은 기질에 어떤 유리 섬유 물질이 포함되었느냐에 따라 10-20 ppm/℃ 사이의 공칭 열팽창 계수를 나타낸다. 현재 가장 바람직한 스텐실 물질인 몰리브데늄은 8-9 ppm/℃ 사이의 열팽창 계수를 나타낸다. 12-14 ppm/℃의 공칭 열팽창 계수를 갖는 스테인레스 스틸은 FR4 물질 기판에 대해 잠재적으로 더 좋은 적합성을 발휘한다. 어떠한 마스크 물질이 선택되었는지에 관계없이 마스크는 리플로우 온도를 견딜수 있어야만 하고 상대적인 배열을 유지하여야만 하며 땜납에 적셔지지 않아야 한다.
인쇄 회로 기판과 부착된 스텐실을 페이스트내에 현탁되어 있는 땜납을 리플로우하는 오븐을 통해 보내면 땜납이 구리 접점(2)상에 위크(wick)하게 되고 제9도에 나타낸 바와 같이 접점(2)상에 피착된 모든 땜납을 남겨놓은 채 적셔지지 않는 스텐실(17)로부터 탈착된다. 냉각시킨 후, 땜납 피막(27)이 손상되지 않게 한 채 스텐실(17)을 기판(1)으로부터 제거한다.
본 발명의 바람직한 한 실시 형태에 의하면, 저융점 땜납 피막(27)은 플립 칩 다이를 부착시키기 전에 플랫 플레이트를 가진 프레스와 같은 기계적 플레트닝 장치를 사용하여 플레트닝 조작을 받게 한다. 땜납의 플랫 표면은 실리콘 다이의 볼이 땜납 피막(27)의 굴곡 표면과 상호 작용한 결과로 인한 실리콘 다이내에서의 측면 이동의 가능성을 감소시킨다.
인쇄 회로 기판은 일부 거친 피치 표면 장착 장치의 사용이 지속될 것 같다. 거친 피치 패턴과 미세 피치 패턴은 전형적으로 2 이상의 요소에 있어서 차이가 있다. 거친 피치 장치가 부착되었을 때 본 발명은 통상적인 기술을 사용하여 미세 피치 접점을 덮는 평편해진 땜납 피막(35) 위의 플럭스(30) 피착과 기판의 거친 피치 접점을 위한 땜납 페이스트의 스크리닝을 포함하게 된다. 제10도 및 11도에 도시된 것을 참조한다. 이러한 조작의 끝부분에서 인쇄 회로 기판은 거친 피치 접점상에 피착된 땜납 페이스트와 미세 피치 접점 위에 형성된 땜납 위로 피착된 땜납 플럭스를 갖는다. 최종 리플로우 과정 동안에 플럭스(30)는 미세 피치 구성을 제 위치에 유지한다. 제11도는 평편해진 땜납 형성(35) 위로 플립 칩 실리콘 다이(9)의 볼(12)을 제 위치에 유지하고 있는 플럭스(30)를 나타낸다. 땜납 페이스트는 기판상에 위치한 거친 피치 구성을 유지시켜 궁극적으로는 그를 위한 땜납을 제공한다. 제12도에 나타낸 바와 같이, 접점(2)과 실리콘 다이(9)의 볼(12) 사이의 전기 접속은 리플로우 동안에 이루어진다. 거친 피치 구성도 마찬가지로 이 단계에서 접속된다.
제13도는 플로우 챠트에 의해 본 발명의 선택된 실시 태양을 설명하는 조작을 설명한다. 점선으로 나타낸 선들과 블럭은 선택적 실행을 나타낸다. 실행은 미세 피치 스텐실을 인쇄 회로 기판에 적용하는 것(28)으로 시작하여 저융점 땜납 페이스트를 스크리닝하고(29) 스텐실의 존재하에서 땜납 페이스트를 리플로우(31) 한다. 그리고나서, 스텐실을 제거하고(32), 미세 및 거친 피치 접점에 적합한 플럭스와 페이스트를 적용하고(33), 그 후에 구성들을 배열하고(34), 모든 땜납의 최종 리플로우를 수행(36)한다. 확실히, 나중의 표면 장착 장치 부착에 적합한 범프된 기판만을 제조한다면 조작은 스텐실 존재하에서 땜납 페이스트의 리플로우 단계(31)에서 멈추고, 적절하다면 인쇄 회로 기판으로부터 스텐실을 제거하는 단계(32)를 수행할 수 있을 것이다.
점선(37)과 그에 결합된 블럭(38)에 의해 도입된 또다른 실시 태양에 의하면, 미세 피치와 거친 피치 접점 양자를 동일한 스텐실을 사용하여 스크린한다. 블럭(38)에서 모든 접점에 적용된 플럭스는 주로 최종 리플로우 조작 중에 구성들을 유지하는 작용을 한다. 미세 및 거친 피치 접점 양자를 위한 공통의 스텐실을 사용하면 거친 피치 접점을 위한 정상적인 땜납 용적보다 적게 되는 결과를 낳는다. 그러나, 그러한 변수나 문제들은 공정 적정화를 통해 극복될 수 있다고 생각된다. 거친 피치 접점상에 형성된 땜납은 구성 배열을 위한 준비 과정에서 평편하게 되지 않아도 된다.
대시 라인(39)에 의해 정의된 바와 같은 다른 방법은 땜납 페이스트의 리플로우 후에 스텐실을 제거하지 않는 것이다. 이러한 실행은 공통의 스텐실을 사용하여 미세 및 거친 피치 접점을 위한 페이스트를 스크리닝 하는 것과 플럭스를 사용하여 최종 리플로우 단계(36) 동안에 구성들을 유지하는 것을 포함할 것이다. 200℃까지 사용가능하며, 땜납에 젖지 않고, 일반적으로 인쇄 회로 기판 물질과 양립가능한 열팽창 계수를 갖는 다양한 고온 폴리머 물질들이 있다.
제13도의 플로우 챠트에 의해 정의된 공정은 물론 최종 리플로우 단계(36) 중에 구성들을 고정시키기 위해 플럭스나 페이스트 대신에 부착제를 사용하는 것과 같이 통상적인 변화를 줄 수 있다. 그러나, 미세 피치 접점 구성들에서의 경향이 단지 접점을 주위에 분배시키기 보다는 접점들의 완전한 볼 격자 배열을 사용하여 실리콘 다이를 부착하는 것이라는 점에서 그러한 부착제를 사용하는 것이 이러한 미세 피치 접점 구성들에 사용하는 것에는 바람직하지 않을 수도 있다.
인쇄 회로 기판 기술의 발전으로 인해 더 고온의 능력과 더 낮은 열팽창 계수를 보이는 기판 물질이 제공될 것으로 기대한다. 이러한 발전은 분명히 스텐실 물질 및 디멘션의 선택에 영향을 줄 것이다. 마찬가지로, 더 고온의 능력을 가진 인쇄 회로 기판 물질은 부착하는데 있어서 더 고온의 땜납 물질을 사용할 수 있게 할 것이다. 그럼에도 불구하고, 플립 칩 다이 위에의 땜납 볼은 본 발명에 의해 제공되는 것과 같은 기판 상에 추가의 땜납이 없으면 신뢰할 만한 부착을 제공하는데 있어서 용적면에서 부적절할 것으로 예상된다.
본 발명에 의해 이루어진 개선점들은 복잡한 플레이팅 공정이나 외부의 용융 땜납 디스펜싱 설비없이도 미세 피치 패턴에서 땜납을 피착하기 위한 기본적인 공정을 제공한다는 면에서 산업이 발달할 때 미세 피치 접점 패턴에 특히 유용하게 될 것이다. 게다가, 본 발명의 공정은 관용의 표면 장착 기술 설비 및 보편화된 회로 기판을 제조하기 위해 사용되는 조작 방법과 완전히 양립가능하다. 마지막으로, 본 발명의 공정은 구성들이 장착되는 제조 공정과 상대적으로 무관하게 인쇄 회로 기판의 제조가 가능하다.
본 발명이 특정 실시 태양에 의해 기술 및 예시되지만 본 발명이 포함하는 방법 및 제품은 후술된 특허청구의 범위와 일치하는 것으로 해석되어야만 한다.

Claims (17)

  1. a) 회로 기판 접점을 선택하기 위한 개구를 가지고 있는 회로 기판 위에 스텐실(stencil)을 위치시키는 단계, b) 스텐실의 개구내로 땜납 페이스트를 스크린 피착(screen depositing)하는 단계, 및 c) 선택된 회로 기판 접점상에 땜납을 형성하기 위해 스텐실의 존재하에 (in the presence of the stencil) 페이스트를 리플로우(reflowing)시키는 단계로 이루어진 회로 기판상에 미세 피치 땜납 피막 형성 방법.
  2. 제1항에 있어서, 위치된 구성들을 접속하기 위해 선택된 회로 기판 접점상에 있는 땜납을 리플로우시키는 단계를 추가로 포함하는 방법.
  3. 제1항에 있어서, 스텐실은 땜납에 의해 적셔지지 않는 물질(material not wettable by solder)로부터 제조된 것을 특징으로 하는 방법.
  4. 제2항에 있어서, 스텐실은 땜납에 의해 적셔지지 않는 물질로부터 제조된 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 스텐실은 회로 기판에 밀접하게 접해 있고 회로 기판의 열팽창 계수와 유사한 열팽창 계수를 갖는 것을 특징으로 하는 방법.
  6. 제2항에 있어서, 스텐실은 회로 기판에 밀접하게 접해 있고 회로 기판의 열팽창 계수와 유사한 열팽창 계수를 갖는 것을 특징으로 하는 방법.
  7. 제2항에 있어서, 상기 땜납을 리플로우시키는 단계를 수행하기 전에 선택된 구성들에 대하여 거친 피치 스텐실을 통해 땜납 페이스트를 스크린 피착하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  8. 제2항에 있어서, 상기 땜납을 리플로우시키는 단계를 수행하기 전에 구성들을 유지하는 플럭스(flux)를 선택적으로 피착하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  9. a) 기판 접점을 선택하기 위한 배열된 개구를 가지고 있는 회로 기판 위에 젖지 않는 스텐실을 위치시키는 단계, b) 스텐실의 개구내로 땜납 페이스트를 스크린 피착하는 단계, c) 선택된 회로 기판 접점상에 땜납을 형성하기 위해 스텐실의 존재하에 페이스트를 리플로우시키는 단계, d) 선택된 회로 기판 접점 위에 플럭스를 피착하는 단계, e) 구성들을 위치시키는 단계, 및 f) 상기 위치된 구성들을 접속하기 위해 선택된 회로 기판 접점상에 있는 땜납을 리플로우시키는 단계로 이루어진 인쇄 회로 기판에 미세 피치 단자 구성들을 부착하는 방법.
  10. 제9항에 있어서, 상기 땜납을 리플로우시키는 단계를 수행하기 전에 상기 선택된 구성들에 대하여 거친 피치 스텐실을 통해 땜납 페이스트를 스크린 피착하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 땜납을 리플로우시키는 단계를 수행하기 전에 구성들을 위치시키는 단계가 구성 단자들을 상기 피착된 플럭스내로 위치시키는 것으로 이루어진 것을 특징으로 하는 방법.
  12. a) 유전성 구조 코어 (dielectric structure core), b) 유전성 구조 코어의 적어도 하나의 표면상에 미세 및 거친 피치 접점(fine and coarse pitch contacts)을 갖는 전도성 상호접속층(conductive interconnect layer), 및 c) 전도층 접점을 선택하기 위한 개구가 있는 전도성 상호접속층을 갖는 표면 위로 제1 스텐실을 형성하고, 제1 스텐실의 개구내로 땜납 페이스트를 스크린 피착하고, 제1 스텐실 존재하에 페이스트를 리플로우시켜, 선택된 전도층 미세 피치 접점상에 형성된 땜납으로 이루어진 인쇄 회로 기판.
  13. 제12항에 있어서, 상기 형성된 땜납을 사용하여 전도층 미세 피치 접점을 선택하기 위한 접속된 제1 구성들을 추가로 포함하는 것을 특징으로 하는 기판.
  14. 제13항에 있어서, 제2 스텐실로 정의된 스크린 피착된 페이스트를 사용하여 선택적 전도층 거친 피치 접점(selective conductive layer coarse pitch contacts)에 접속된 제2 구성들을 추가로 포함하는 것을 특징으로 하는 기판.
  15. 제14항에 있어서, 제1 스텐실의 피치는 제2 스텐실의 피치보다 2배 이상 더 미세한 것을 특징으로 하는 기판.
  16. 제2항에 있어서, 상기 위치된 구성들이 플립 칩 다이인 것을 특징으로 하는 방법.
  17. 제9항에 있어서, 상기 위치된 구성들이 플립 칩 다이인 것을 특징으로 하는 방법.
KR1019950027498A 1994-08-31 1995-08-30 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품 KR100188625B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/298,983 US5492266A (en) 1994-08-31 1994-08-31 Fine pitch solder deposits on printed circuit board process and product
US8/298,983 1994-08-31

Publications (2)

Publication Number Publication Date
KR960009816A KR960009816A (ko) 1996-03-22
KR100188625B1 true KR100188625B1 (ko) 1999-06-01

Family

ID=23152851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027498A KR100188625B1 (ko) 1994-08-31 1995-08-30 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품

Country Status (4)

Country Link
US (2) US5492266A (ko)
JP (1) JPH0878833A (ko)
KR (1) KR100188625B1 (ko)
TW (1) TW299562B (ko)

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5493075A (en) * 1994-09-30 1996-02-20 International Business Machines Corporation Fine pitch solder formation on printed circuit board process and product
KR960039315A (ko) * 1995-04-06 1996-11-25 이대원 리드프레임 제조방법
US5791552A (en) * 1995-05-24 1998-08-11 Methode Electronics Inc Assembly including fine-pitch solder bumping and method of forming
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US6939173B1 (en) 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
US5685477A (en) * 1995-06-28 1997-11-11 Intel Corporation Method for attaching and handling conductive spheres to a substrate
TW336371B (en) * 1995-07-13 1998-07-11 Motorola Inc Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6099935A (en) * 1995-12-15 2000-08-08 International Business Machines Corporation Apparatus for providing solder interconnections to semiconductor and electronic packaging devices
US5782399A (en) * 1995-12-22 1998-07-21 Tti Testron, Inc. Method and apparatus for attaching spherical and/or non-spherical contacts to a substrate
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
US5839188A (en) 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US6100596A (en) * 1996-03-19 2000-08-08 Methode Electronics, Inc. Connectorized substrate and method of connectorizing a substrate
JPH09266372A (ja) * 1996-03-29 1997-10-07 Aiphone Co Ltd クリームハンダ印刷劣化検出方法
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
JPH1070225A (ja) * 1996-08-27 1998-03-10 Nippon Steel Corp 電子部品用基板の部分メッキ方法
DE19634646A1 (de) 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
SG71046A1 (en) * 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
US6042389A (en) * 1996-10-10 2000-03-28 Berg Technology, Inc. Low profile connector
US6241535B1 (en) 1996-10-10 2001-06-05 Berg Technology, Inc. Low profile connector
US6336262B1 (en) * 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US5671829A (en) * 1996-11-07 1997-09-30 Otis Elevator Company Brake system for elevator car doors
US6139336A (en) * 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
US6230963B1 (en) 1997-01-28 2001-05-15 Eric L. Hertz Method and apparatus using colored foils for placing conductive preforms
US6202918B1 (en) 1997-01-28 2001-03-20 Eric Hertz Method and apparatus for placing conductive preforms
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US6427903B1 (en) 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
JP3215351B2 (ja) * 1997-04-30 2001-10-02 富士通株式会社 配置方式
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US5988487A (en) * 1997-05-27 1999-11-23 Fujitsu Limited Captured-cell solder printing and reflow methods
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US6162661A (en) * 1997-05-30 2000-12-19 Tessera, Inc. Spacer plate solder ball placement fixture and methods therefor
US5924623A (en) * 1997-06-30 1999-07-20 Honeywell Inc. Diffusion patterned C4 bump pads
US5984166A (en) * 1997-07-09 1999-11-16 Mask Technology, Inc. Process for creating fine and coarse pitch solder deposits on printed ciruit boards
DE69833242T2 (de) * 1997-07-16 2006-09-21 Teikoku Tsushin Kogyo Co. Ltd., Kawasaki Konstruktion zur Montage eines elektronischen Bauelementes auf einem flexiblen Substrat
KR100244965B1 (ko) * 1997-08-12 2000-02-15 윤종용 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US6118080A (en) * 1998-01-13 2000-09-12 Micron Technology, Inc. Z-axis electrical contact for microelectronic devices
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
US6182883B1 (en) * 1998-07-08 2001-02-06 Lucent Technologies Inc. Method and apparatus for precisely registering solder paste in a printed circuit board repair operation
US6070782A (en) * 1998-07-09 2000-06-06 International Business Machines Corporation Socketable bump grid array shaped-solder on copper spheres
EP1099247B1 (en) 1998-07-15 2004-03-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for transferring solder to a device and/or testing the device
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6145735A (en) * 1998-09-10 2000-11-14 Lockheed Martin Corporation Thin film solder paste deposition method and tools
US6413576B1 (en) * 1998-10-05 2002-07-02 Kulicke & Soffa Investments, Inc. Semiconductor copper bond pad surface protection
US6595408B1 (en) 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6592943B2 (en) * 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
AU2409500A (en) * 1999-01-07 2000-07-24 Timothy J. Provencher Apparatus and method for applying flux to a substrate
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6179200B1 (en) * 1999-02-03 2001-01-30 Industrial Technology Research Institute Method for forming solder bumps of improved height and devices formed
JP3405259B2 (ja) * 1999-03-17 2003-05-12 カシオ計算機株式会社 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
JP3209977B2 (ja) * 1999-04-02 2001-09-17 沖電気工業株式会社 半導体モジュ−ル
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6475555B2 (en) 1999-10-29 2002-11-05 International Business Machines Corporation Process for screening features on an electronic substrate with a low viscosity paste
US6626099B1 (en) 1999-11-05 2003-09-30 Intel Corporation Partial printing process and apparatus
US6664482B1 (en) 2000-05-01 2003-12-16 Hewlett-Packard Development Company, L.P. Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges
TW504864B (en) 2000-09-19 2002-10-01 Nanopierce Technologies Inc Method for assembling components and antennae in radio frequency identification devices
SG97164A1 (en) 2000-09-21 2003-07-18 Micron Technology Inc Individual selective rework of defective bga solder balls
US6677229B2 (en) * 2000-10-20 2004-01-13 Sumitomo Special Metals Co., Ltd. Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board
EP1328373A2 (en) * 2000-10-24 2003-07-23 Nanopierce Technologies Inc. Method and materials for printing particle-enhanced electrical contacts
US6475558B2 (en) * 2001-02-26 2002-11-05 Volvo Trucks North America, Inc. Vehicle electrical ground and process
US6631675B2 (en) * 2001-04-27 2003-10-14 International Business Machines Corporation Screening method for double pass screening
US6482680B1 (en) * 2001-07-20 2002-11-19 Carsem Semiconductor Sdn, Bhd. Flip-chip on lead frame
US6988652B2 (en) 2002-05-17 2006-01-24 Fry's Metals, Inc. Solder printing using a stencil having a reverse-tapered aperture
US7093746B2 (en) 2002-05-17 2006-08-22 Fry's Metals, Inc. Coated stencil with reduced surface tension
US6960518B1 (en) * 2002-07-19 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buildup substrate pad pre-solder bump manufacturing
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
US20040123750A1 (en) * 2002-12-31 2004-07-01 Rezaei Frederick F. Sonic screen printing
US6764319B1 (en) * 2003-05-15 2004-07-20 Hon Hai Precision Ind. Co., Ltd. Electrical connector having contacts with anti-wicking means
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
US7297003B2 (en) 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
WO2005011060A2 (en) * 2003-07-16 2005-02-03 Gryphics, Inc. Electrical interconnect assembly with interlocking contact system
US7537461B2 (en) * 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
US7685296B2 (en) * 2003-09-25 2010-03-23 Microsoft Corporation Systems and methods for client-based web crawling
US7186645B2 (en) * 2003-10-13 2007-03-06 Intel Corporation Selective plating of package terminals
US20050085007A1 (en) * 2003-10-20 2005-04-21 Chuong Vu Joining material stencil and method of use
US7410824B2 (en) * 2004-12-09 2008-08-12 Stats Chippac Ltd. Method for solder bumping, and solder-bumping structures produced thereby
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
KR100790978B1 (ko) * 2006-01-24 2008-01-02 삼성전자주식회사 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
US7541221B2 (en) * 2006-02-04 2009-06-02 Stats Chippac Ltd. Integrated circuit package system with leadfinger support
US8044502B2 (en) 2006-03-20 2011-10-25 Gryphics, Inc. Composite contact for fine pitch electrical interconnect assembly
DE102007028811A1 (de) * 2007-06-20 2008-12-24 Phoenix Contact Gmbh & Co. Kg Zwangsführung eines Verbindungsmaterials
CN101370356B (zh) * 2007-08-15 2011-07-06 欣兴电子股份有限公司 电路板及其制法
US7805835B2 (en) * 2008-05-29 2010-10-05 Kinsus Interconnect Technology Corp. Method for selectively processing surface tension of solder mask layer in circuit board
EP2180770A1 (en) 2008-10-21 2010-04-28 Atotech Deutschland Gmbh Method to form solder deposits on substrates
EP2244285A1 (en) 2009-04-24 2010-10-27 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
US8371497B2 (en) * 2009-06-11 2013-02-12 Qualcomm Incorporated Method for manufacturing tight pitch, flip chip integrated circuit packages
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
EP2405468A1 (en) 2010-07-05 2012-01-11 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
EP2405469B1 (en) 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
WO2012016932A1 (en) 2010-08-02 2012-02-09 Atotech Deutschland Gmbh Method to form solder deposits and non-melting bump structures on substrates
EP2416634A1 (en) 2010-08-02 2012-02-08 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
EP2506690A1 (en) 2011-03-28 2012-10-03 Atotech Deutschland GmbH Method to form solder deposits and non-melting bump structures on substrates
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
CN103568500A (zh) * 2012-07-25 2014-02-12 上海斐讯数据通信技术有限公司 球栅阵列芯片印刷治具
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
BR112015008750A2 (pt) * 2013-09-05 2017-07-04 Koninklijke Philips Nv elemento detector de radiação; método; dispositivo de imageamento médico; e método para construir um detector de radiação
JP5817893B1 (ja) * 2014-07-14 2015-11-18 大日本印刷株式会社 部品実装配線基板及びその製造方法
US9865479B2 (en) 2016-04-15 2018-01-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of attaching components to printed cirucuit board with reduced accumulated tolerances
CN109874237A (zh) * 2019-03-11 2019-06-11 深圳市海能达通信有限公司 Smt焊接工艺和用于smt焊接工艺的钢网
DE102020129831A1 (de) 2020-11-12 2022-05-12 Endress+Hauser SE+Co. KG Verfahren zum Auflöten eines Bauelements auf eine Oberfläche einer ersten Leiterplatte
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586679A (en) * 1978-12-25 1980-06-30 Nippon Arumitsuto Kk Method and apparatus for continuous soldering
DE3514093A1 (de) * 1985-04-16 1986-10-23 Kaspar 5241 Gebhardshain Eidenberg Verfahren zum verschliessen von in einer leiterplatte vorgesehenen bohrungen
DE3608101A1 (de) * 1986-03-12 1987-09-17 Metallgesellschaft Ag Lottraeger
US4761881A (en) * 1986-09-15 1988-08-09 International Business Machines Corporation Single step solder process
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
JPH03241889A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd ハンダ供給体及びハンダ供給方法
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
JPH06177526A (ja) * 1992-12-09 1994-06-24 Toyota Autom Loom Works Ltd 接合剤の印刷方法
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
US5373984A (en) * 1993-09-27 1994-12-20 Sundstrand Corporation Reflow process for mixed technology on a printed wiring board
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5493075A (en) * 1994-09-30 1996-02-20 International Business Machines Corporation Fine pitch solder formation on printed circuit board process and product

Also Published As

Publication number Publication date
KR960009816A (ko) 1996-03-22
JPH0878833A (ja) 1996-03-22
US5825629A (en) 1998-10-20
TW299562B (ko) 1997-03-01
US5492266A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
KR100188625B1 (ko) 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품
US5535936A (en) Fine pitch solder formation on printed circuit board process and product
US5672542A (en) Method of making solder balls by contained paste deposition
CA1187678A (en) Method of bonding electronic components
US5194137A (en) Solder plate reflow method for forming solder-bumped terminals
US6158650A (en) Process for fine and coarse pitch solder deposits on printed circuit boards
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
EP0915641B1 (en) Surface mount assembly for electronic components
WO1998028958A1 (en) Method of making a printed circuit board having a tin/lead coating
US5124175A (en) Method of patterned metal reflow on interconnect substrates
US6148512A (en) Method for attaching an electronic device
EP0784914B1 (en) Method of manufacturing a printed circuit board
JPH09321425A (ja) チップ状電子部品の実装方法
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JPH02207591A (ja) 回路基板の製造方法
JP2008091557A (ja) 電子部品の実装方法および実装装置
JP2811112B2 (ja) 半田供給板
JPH04297091A (ja) 半田コートプリント回路基板とその製造方法
JPH08236921A (ja) 電子部品の半田付け方法
JPH07273438A (ja) プリント配線板の製造方法
JPH0385750A (ja) 半導体装置およびその実装方法
JPH05283587A (ja) 多リード素子の半田付方法
JPH0629654A (ja) 電子装置
JP2000091501A (ja) 電子部品搭載装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051213

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee