JP5817893B1 - 部品実装配線基板及びその製造方法 - Google Patents

部品実装配線基板及びその製造方法 Download PDF

Info

Publication number
JP5817893B1
JP5817893B1 JP2014144438A JP2014144438A JP5817893B1 JP 5817893 B1 JP5817893 B1 JP 5817893B1 JP 2014144438 A JP2014144438 A JP 2014144438A JP 2014144438 A JP2014144438 A JP 2014144438A JP 5817893 B1 JP5817893 B1 JP 5817893B1
Authority
JP
Japan
Prior art keywords
solder
wiring board
semiconductor component
alloy
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014144438A
Other languages
English (en)
Other versions
JP2016021486A (ja
Inventor
直樹 大田
直樹 大田
浩平 太田
浩平 太田
徹 芹澤
徹 芹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014144438A priority Critical patent/JP5817893B1/ja
Application granted granted Critical
Publication of JP5817893B1 publication Critical patent/JP5817893B1/ja
Publication of JP2016021486A publication Critical patent/JP2016021486A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】機能面側に再溶融型はんだが配設された市販の半導体部品を配線基板に実装する際に、はんだフラッシュを防止した状態で半導体部品と配線基板とを電気的に接続する構造体及びその製造方法を提供する。【解決方法】主面側に電極端子が配設された配線基板と、前記配線基板の前記主面と機能面とが相対向するようにして配設された半導体部品と、前記配線基板の前記電極端子と前記半導体部品の前記機能面とを電気的に接続するはんだ部材とを具え、前記はんだ部材は、前記半導体部品の前記機能面側に位置する再溶融型はんだと、前記配線基板の前記電極端子側に位置する融点上昇型はんだとの2層からなり、前記融点上昇型はんだが前記再溶融型はんだの全体を覆うようにして部品実装配線基板を構成する。【選択図】図2

Description

本発明は、部品実装配線基板及びその製造方法に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に答えるべく、現在では配線基板を多層化することが盛んに行われている。
このような多層化配線基板においては、複数の配線層を互いに略平行となるようにして配置し、配線層間に絶縁部材を配し、半導体部品などの電子部品を配線層の少なくとも1つと電気的に接続するようにして絶縁部材中に埋設するとともに、絶縁部材間を厚さ方向に貫通した層間接続体を形成し、複数の配線層を互いに電気的に接続するようにしている(例えば、特許文献1参照)。
このような部品内蔵配線基板においては、その絶縁部材中に電子部品、特に半導体部品を埋設する際には、当該半導体部品の機能面に配設したはんだをリフローすることによって部品内蔵配線基板内の配線層に実装することになる。また、この部品内蔵配線基板を実用に供するためには、上記部品内蔵配線基板を、その機能面に配設したはんだを再リフローすることによって、例えばマザーボードなどの基板に実装する必要がある。
しかしながら、部品内蔵配線基板をはんだペーストによってマザーボード等に実装(2次実装)する場合、部品内蔵基板内部の部品とすれば2度目のリフローとなるため、部品内蔵配線基板内に実装した半導体部品のはんだが溶融及び膨張するため、はんだ周辺の絶縁材が半導体部品や配線層から剥離する場合があった。当該剥離した箇所に形成された隙間には、溶融したはんだが流れ込むようになり、その結果、隣接するはんだ同士がショート(はんだフラッシュ)してしまうという現象が生じる場合があった。
このような問題を解決するために、部品内蔵配線基板内の半導体部品を実装する配線層側に、再溶融しないはんだペースト(融点上昇型はんだ)を配設することによってはんだフラッシュの危険性を小さくすることが試みられている。融点上昇型のはんだとは、例えば、はんだ合金とは別に融点の高い金属の微粒子を混ぜて構成した組成物であり、一度溶融するとはんだ合金と高融点金属の微粒子とが溶け合って大部分がはんだより融点が高い化合物に変化する性質をもつ。しかしながら、半導体部品の機能面側には依然として再溶融型のはんだが配設されているため、上記再リフロー操作による半導体部品側の再溶融型のはんだの溶解を避けることはできず、上記はんだフラッシュの危険性を完全に排除することはできないでいた。
また、上述のように、半導体部品側に再溶融型のはんだを配設し、配線層側に融点上昇型のはんだを配設してモジュールを形成すると、一般に融点上昇型のはんだは硬く、再溶融型のはんだは柔らかいため、当該モジュールに対して外部より熱が負荷されると、その際に熱変形は再溶融型のはんだが負うことになる。この結果、再溶融型のはんだに応力の集中が生じてクラック等が発生してしまい、上記モジュールの信頼性が低下してしまうという問題が生じていた。
また、これら上述した問題点は、ICや各種受動部品等をはんだ実装し、且つそれら部品をモールド樹脂で覆ったモジュールに対しても同様に発生した。すなわち、複数部品がはんだ実装され、それらが樹脂で覆われたモジュールは、マザーボード等にはんだペーストをリフローすることで実装される際、モジュール内部のIC端子にあるはんだは再度溶融するためである。
特許文献2には、半導体部品のSnめっきされた端子上にフラックスを塗布後、金属ボール(Cuボール)をメタルマスクのガイドで位置決め固定した後、ウエハもしくはチップ上のどのボールも薄膜電極中央部に確実に接触するように、平坦なパルス電流の抵抗加熱体等で加圧溶融させてCuボールを端子に接触させ、接触した個所をPt−Sn、Cu−Snとの化合物で連結し、次いで、ビルドアップ中継基板の電極端子上の複合ペーストに位置決め固着し、窒素を吹き付けて加圧溶融させ、半導体部品及び中継基板を電気的に接続するようにしている。すなわち、再溶融しないはんだの代わりにCuボールを用いることによって、半導体部品と中継基板とを電気的に接続するようにしている。
しかしながら、特許文献2に記載の方法では、構造及びプロセスが複雑であるためにコスト増になるという問題があった。
特開2003−197849号 特開2002−254194号
本発明は、機能面側に再溶融型はんだが配設された市販の半導体部品を配線基板に実装する際に、はんだフラッシュを防止した状態で半導体部品と配線基板とを電気的に接続する構造体及びその製造方法を提供することを目的とする。
上記目的を達成すべく、本発明は、
主面側に電極端子が配設された配線基板と、
前記配線基板の前記主面と機能面とが相対向するようにして配設された半導体部品と、
前記配線基板の前記電極端子と前記半導体部品の前記機能面とを電気的に接続するはんだ部材とを具え、
前記はんだ部材は、前記半導体部品の前記機能面側に位置する、Sn−Ag共晶系はんだ、Sn−Ag−Cu共晶系はんだ、Sn−Cu共晶系はんだ、Sn−Bi系はんだ及びSn−Zn系はんだからなる群より選ばれる少なくとも一種からなる再溶融型はんだと、前記配線基板の前記電極端子側に位置する、Cu、Ag、Cu−Ni合金、Cu−Sn合金、Ag−Sn合金、Cu−Zn合金、Co−Sn合金及びFeからなる群より選ばれる少なくとも一種の金属からなる粒子の種部と、前記金属及びSnからなる複数元素系相部とを含む融点上昇型はんだとの2層からなり、
前記融点上昇型はんだが前記再溶融型はんだの全体を覆っていることを特徴とする、部品実装配線基板に関する。
本発明によれば、配線基板(の電極端子)と半導体部品とを電気的に接続するはんだ部材を、汎用されている再溶融型はんだと融点上昇型はんだとの2層構造とし、再溶融型はんだの全体を融点上昇型はんだで覆うようにしている。
したがって、部品実装配線基板をリフローによってマザーボード等に2次実装する場合、そのリフローの工程によって、部品実装配線基板内の再溶融型はんだが溶融及び膨張したとしても、再溶融型はんだは、当該リフローの温度では溶解しない融点上昇型はんだで覆われているので、上記溶解した再溶融型はんだがはんだ部材の外部に漏れ出ることがない。このため、隣接するはんだ同士がショート(はんだフラッシュ)してしまうという現象を防止することができる。
また、どのような種類の再溶融型はんだを用いたとしても、この再溶融型はんだは融点上昇型はんだで覆われており、外部に漏れ出てはんだフラッシュを引き起こすことがない。したがって、再溶融型はんだの選択範囲が広がるようになる。
さらに、本発明の部品実装配線基板におけるはんだ部材は、再溶融型はんだ及び融点上昇型はんだの2層構造となっているが、従来と異なり、融点上昇型はんだで再溶融型はんだを覆うような構造となっており一体化している。したがって、本発明の部品実装配線基板に対して外部より熱が負荷されても、その際に生じる熱変形ははんだ材の全体が負うことになる。この結果、はんだ材全体の熱変形が低減されるとともに均一となり、従来のように、再溶融型のはんだに応力の集中が生じてクラック等が発生してしまうことを防止することができ、本発明の部品実装配線基板の信頼性を向上させることができる。
なお、本発明における“再溶融型はんだ”とは、市販されている半導体部品の機能面に予め配設されている一般的な鉛フリーはんだを意味するものであってSn−Ag共晶系、Sn−Ag−Cu共晶系、Sn−Cu共晶系などの、融点が220℃前後のはんだ材を意図するものである。また、再溶融型はんだとはこの限りでなく、融点が220℃以下の、Sn−Bi系はんだ材やSn−Zn系はんだ等も意図する。
一方、本発明における“融点上昇型はんだ”とは、高融点金属の粒子の種部と、該種部を覆った、前記高融点金属とすずとの複数元素系相部とを含有したはんだを意図する。高融点金属とは、例えばCu、ほかにAg、Au、Cu−Ni合金、Cu−Sn合金、Ag−Sn合金、Cu−Zn合金、Co−Sn合金、Feなどの金属を指す。このはんだは、初回のリフロー時は通常の鉛フリーはんだの220℃前後が融点であるが、溶融状態で合金相が成長することで、再度リフロー工程を施しても220℃前後ではほとんど溶融しなくなる。すなわち、この融点上昇型はんだの融点は、初回のリフロー時は通常のはんだと同程度であるが、その後ははんだの化合物相が溶融する高温側、例えば300℃以上に遷移する。この様なはんだは、例えば、千住金属工業株式会社製の「RAMペースト」等がある。
なお、上述した本発明の部品実装配線基板は、配線基板を、複数の配線層、及び前記複数の配線層間に配設された絶縁部材を有する多層配線基板とすることにより、半導体部品が、その機能面が、複数の配線層の少なくとも一つと、はんだ部材を介して電気的に接続されて実装された部品内蔵配線基板とすることができる。
また、上述した本発明の部品実装配線基板は、例えば以下に記載する製造方法によって製造することができるが、かかる方法に限定されるものではない。
すなわち、本発明の部品実装配線基板の製造方法は、
半導体部品の機能面において、Sn−Ag共晶系はんだ、Sn−Ag−Cu共晶系はんだ、Sn−Cu共晶系はんだ、Sn−Bi系はんだ及びSn−Zn系はんだからなる群より選ばれる少なくとも一種からなる再溶融型はんだをその接触角が90度以下となるようにして塗布及び配設する工程と、
配線基板の主面側に位置する電極端子上に、Cu、Ag、Cu−Ni合金、Cu−Sn合金、Ag−Sn合金、Cu−Zn合金、Co−Sn合金及びFeからなる群より選ばれる少なくとも一種の金属からなる粒子の種部と、前記金属及びSnからなる複数元素系相部とを含む融点上昇型はんだを塗布後のはんだの高さが前記半導体部品の再溶融型はんだの高さの90%以上、且つ、塗布後のはんだの直径が前記半導体部品の再溶融型はんだの直径以上となるようにして塗布及び配設する工程と、
前記配線基板の前記主面と前記半導体部品の前記機能面とを対向配置させた後、前記融点上昇型はんだが前記再溶融型はんだの全体を覆うように、前記配線基板と前記半導体部品とを互いに押圧する工程と、
を具えることを特徴とする。
融点上昇型はんだの印刷高さを前述した高さにすることで、リフロー工程で半導体部品のはんだ、及び、融点上昇型はんだが溶融し、融点上昇型はんだが再溶融型はんだを覆う構造となる。
以上、本発明によれば、機能面側に再溶融型はんだが配設された市販の半導体部品を配線基板に実装する際に、はんだフラッシュを防止した状態で半導体部品と配線基板とを電気的に接続する構造体及びその製造方法を提供することができる。
第1の実施形態の部品実装配線基板の概略構成を示す断面図である。 図1に示す部品実装配線基板のはんだ部材近傍を拡大して示す断面図である。 第2の実施形態の部品実装配線基板の概略構成を示す断面図である。 第1の実施形態の部品実装配線基板の製造方法における工程図を示す断面図である。 第1の実施形態の部品実装配線基板の製造方法における工程図を示す断面図である。 第1の実施形態の部品実装配線基板の製造方法における工程図を示す断面図である。
以下、本発明の具体的特徴について、発明を実施するための形態に基づいて説明する。
(第1の実施形態)
図1は、本実施形態の部品実装配線基板を示す断面構成図であり、図2は、図1に示す部品実装配線基板のはんだ部材近傍を拡大して示す断面図である。
図1に示す部品実装配線基板10は、主面11A側に電極端子12が配設された配線基板11と、この配線基板11の主面11Aと機能面13Aとが相対向するようにして配設された半導体部品13とを含む。また、配線基板11の電極端子12と半導体部品13の機能面13Aとを電気的に接続するはんだ部材14を含んでいる。さらに、配線基板11及び半導体部品13の間であって、隣接するはんだ部材14間にはアンダーフィル樹脂16が充填されている。アンダーフィル樹脂16は、はんだ実装した後に用いる補強用の樹脂、及び、モールド封止する際に充填されたモールド樹脂等の実装後の工程によって充填された樹脂等を指す。
なお、本実施形態において、半導体部品13の機能面13Aにおける電極端子は省略しているが、実際には、半導体部品13の機能面13A内に埋設されるようにして、あるいは機能面13A上に突出するようにして配設されている。
図2に示すように、はんだ部材14は、半導体部品13の機能面13A側に位置する再溶融型はんだ141と、配線基板11の電極端子12側に位置する融点上昇型はんだ142との2層からなっている。
再溶融型はんだ141が半導体部品13の機能面13A側に位置するのは、主として、市販されている半導体部品13の機能面13A側に予め再溶融型はんだ141が配設されていることに起因するものである。また、融点上昇型はんだ142が配線基板11の機能面11A側に位置するのは、以下に示すような本実施形態における特徴的なはんだ構造を実現するためである。
すなわち、本実施形態では、はんだ部材14は、再溶融型はんだ141及び融点上昇型はんだ142との2層構造となっているが、融点上昇型はんだ142が再溶融型はんだ141の全体を覆っている。
したがって、本実施形態の部品実装配線基板10を、例えば当該部品実装配線基板10の下面、すなわち配線基板11の下面に配設したはんだの再リフローによってマザーボード等に実装する場合、その再リフローの操作によって、部品実装配線基板10のはんだ部材14を構成する再溶融型はんだ141が溶融及び膨張したとしても、再溶融型はんだ141は、当該再リフローの温度では溶解しない融点上昇型はんだ142で覆われているので、溶解した再溶融型はんだ141がはんだ部材の外部に漏れ出て、例えば配線基板11とアンダーフィル樹脂16との間を剥離して空隙を形成し、さらに当該空隙内に流入することによって、隣接するはんだ同士がショート(はんだフラッシュ)してしまうという現象を防止することができる。
また、どのような種類の再溶融型はんだ141を用いたとしても、この再溶融型はんだ141は融点上昇型はんだ142で覆われており、外部に漏れ出てはんだフラッシュを引き起こすことがない。したがって、再溶融型はんだ141の選択範囲が広がるようになる。
さらに、本発明の部品実装配線基板10におけるはんだ部材14は、再溶融型はんだ141及び融点上昇型はんだ142の2層構造となっているが、従来と異なり、融点上昇型はんだ142で再溶融型はんだ141を覆って一体となっている。したがって、本発明の部品実装配線基板10に対して外部より熱が負荷されても、その際に生じる熱変形ははんだ材14の全体が負うことになる。この結果、はんだ材14全体の熱変形が低減されるとともに均一となり、従来のように、再溶融型のはんだ141に応力の集中が生じてクラック等が発生してしまうことを防止することができ、部品実装配線基板10の信頼性を向上させることができる。
なお、本発明における“再溶融型はんだ”141とは、市販されている半導体部品の機能面に予め配設されている一般的な鉛フリーはんだを意味するものであってSn−Ag共晶系、Sn−Ag−Cu共晶系、Sn−Cu共晶系などの、融点が220℃前後のはんだ材を意図するものである。また、再溶融型はんだとはこの限りでなく、融点が220℃以下の、Sn−Bi系はんだ材やSn−Zn系はんだ等も意図する。
一方、本発明における“融点上昇型はんだ”142とは、高融点金属の粒子の種部と、該種部を覆った、前記高融点金属とすずとの複数元素系相部とを含有したはんだを意図する。高融点金属とは、例えばCu、ほかにAg、Au、Cu−Ni合金、Cu−Sn合金、Ag−Sn合金、Cu−Zn合金、Co−Sn合金、Feなどの金属を指す。このはんだは、初回のリフロー時は通常の鉛フリーはんだの220℃前後が融点であるが、溶融状態で合金相が成長することで、再度リフロー工程を施しても220℃前後ではほとんど溶融しなくなる。すなわち、この融点上昇型はんだの融点は、初回のリフロー時は通常のはんだと同程度であるが、その後ははんだの化合物相が溶融する高温側、例えば300℃以上に遷移する。
このような融点上昇型はんだ142の具体例としては、例えば特開2012−256804号公報、特許第3558063号公報あるいは国際特許公報WO2006/109573号などに具体例が記載されている。
以上、説明したように、本実施形態によれば、機能面側に再溶融型はんだが配設された市販の半導体部品を配線基板に実装する際に、はんだフラッシュを防止した状態で半導体部品と配線基板とを電気的に接続する構造体、すなわち部品実装配線基板を提供することができる。
(第2の実施形態)
図3は、本実施形態の部品実装配線基板20の概略構成を示す断面図である。なお、第1の実施形態における図1及び図2に部品実装配線基板10と類似あるいは同一の構成要素に関しては同一の符号を用いている。
図3に示すように、本実施形態の部品実装配線基板20は、互いに略平行な第1の配線層21、第2の配線層22、第3の配線層23及び第4の配線層24を有する。第1の配線層21及び第2の配線層22間には第1の絶縁層31が配設されて電気的に絶縁されており、第2の配線層22及び第3の配線層23間には第2の絶縁層32が配設されて電気的に絶縁されており、第3の配線層23及びだい4の配線層24間には第3の絶縁層33が配設されて電気的に絶縁されている。
一方、第1の絶縁層31内を貫通するようにして第1の層間接続体41が配設され、当該第1の層間接続体41を介して第1の配線層21及び第2の配線層22の少なくとも一部同士が電気的に接続されている。また、第2の絶縁層32内を貫通するようにして第2の層間接続体42が配設され、当該第2の層間接続体42を介して第2の配線層22及び第3の配線層23の少なくとも一部同士が電気的に接続されている。さらに、第3の絶縁層33内を貫通するようにして第3の層間接続体43が配設され、当該第1の層間接続体43を介して第3の配線層23及び第4の配線層24の少なくとも一部同士が電気的に接続されている。
第1の配線層21から第4の配線層24は、例えば金、銀、銅などの電気的良導体から構成することができる。第1の絶縁層31から第3の絶縁層33は、例えば繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等から構成することができる。第1の層間接続体41から第3の層間接続体43は、例えば、金、銀、銅などの電気的良導体、あるいはこれら金属中にエポキシ樹脂等が混入した樹脂複合体からなる層間接続ビアとして構成することができる。
第1の配線層21から第4の配線層24は、必要に応じて電源、及びグランド用のプレーン配線層とすることもできるし、信号層として使用することもできる。
また、本実施形態の部品実装配線基板20では、半導体部品13が第2の絶縁層32内に埋設されているとともに、はんだ部材14を介して第3の配線層23に実装され、これによって部品内蔵配線基板を構成するようになっている。
本実施形態でも、はんだ部材14は、図2に示すように、再溶融型はんだ141及び融点上昇型はんだ142との2層構造となっており、融点上昇型はんだ142が再溶融型はんだ141の全体を覆っている。
したがって、本実施形態の部品実装配線基板20を、例えば当該部品実装配線基板20の下面、すなわち第4の配線層24の下面に配設したはんだの再リフローによってマザーボード等に実装する場合、その再リフローの操作によって、部品実装配線基板20のはんだ部材14を構成する再溶融型はんだ141が溶融及び膨張したとしても、再溶融型はんだ141は、当該再リフローの温度では溶解しない融点上昇型はんだ142で覆われているので、溶解した再溶融型はんだ141がはんだ部材の外部に漏れ出て、例えば第3の配線層23と第2の絶縁層32との間を剥離し、この間に形成された空隙内に流入することによって、隣接するはんだ同士がショート(はんだフラッシュ)してしまうという現象を防止することができる。
また、どのような種類の再溶融型はんだ141を用いたとしても、この再溶融型はんだ141は融点上昇型はんだ142で覆われており、外部に漏れ出てはんだフラッシュを引き起こすことがない。したがって、再溶融型はんだ141の選択範囲が広がるようになる。
さらに、本発明の部品実装配線基板20におけるはんだ部材14は、再溶融型はんだ141及び融点上昇型はんだ142の2層構造となっているが、従来と異なり、融点上昇型はんだ142で再溶融型はんだ141を覆って一体となっている。したがって、本発明の部品実装配線基板20に対して外部より熱が負荷されても、その際に生じる熱変形ははんだ材14の全体が負うことになる。この結果、はんだ材14全体の熱変形が低減されるとともに均一となり、従来のように、再溶融型のはんだ141に応力の集中が生じてクラック等が発生してしまうことを防止することができ、部品実装配線基板20の信頼性を向上させることができる。
なお、再溶融型はんだ141及び融点上昇型はんだ142に関する定義は、第1の実施形態で述べた通りである。
また、本実施形態では、半導体部品13を直接第3の配線層23に実装しているので、当該第3の配線層23が電極端子として機能し、別途電極端子を設ける必要がない。この際、第3の配線層23の下方に位置する第3の絶縁層33及び第4の配線層24が配線基板として機能する。
さらに、本実施形態では、配線層の数を4としたが、部品内蔵配線基板を構成するという観点から、配線層の数は2以上の任意の数とすることができる。
(第3の実施形態)
本実施形態では、第1の実施形態の部品実装配線基板10の製造方法について説明する。図4〜図6は、本実施形態における部品実装配線基板10の製造方法に関する工程図である。
最初に、図4に示すように、半導体部品13の機能面13Aにおいて再溶融型はんだを、その接触角θが90度以下となるようにして塗布され、その後、リフローによって半導体の端子と金属結合させ配設された部品を準備する。なお、このはんだはめっき工程によって配設してもよい。
次いで、図5に示すように、配線基板11の主面11A側に位置する電極端子12上に融点上昇型はんだ142を塗布して配設する。融点上昇型はんだ142の塗布量は、再溶融型はんだ141を覆うように十分な高さ及び直径、例えば再溶融型はんだ141の高さに対して90%以上の高さ、且つ、再溶融型はんだ直径の100%以上となるように設定する。
なお、融点上昇型はんだ142の塗布量の上限は、例えば110%以下の高さ及び直径とする。この厚みを超えて塗布量を設定しても、上述したような融点上昇型はんだ142で再溶融型はんだ141の全体を覆うことによる作用効果のさらなる向上を図ることはできない。またこの範囲に限定することで材料の無駄を防止でき、且つ、はんだが多すぎることによって引き起こされる隣合うはんだ間のショートを防止できる。また、はんだ高さが高すぎると、はんだを印刷によって塗布する工程において、印刷マスクの開口穴とはんだとの摩擦力が大きくなり、はんだの塗布ができなくなる。はんだの形状は、例えば、再溶融型はんだの直径が150μm、且つ高さが45μmの場合では、融点上昇型はんだの印刷マスクの厚みを30μm、印刷マスクの開口径を150μmにしてはんだ印刷することで、本発明の構造を作製できた。
なお、再溶融型はんだ141の接触角θが90度を超えると、以下の工程を経た際に、再溶融型はんだ141を融点上昇型はんだ142で覆うことができなくなる。
次いで、図6に示すように、再溶融型はんだ141が配設された配線基板10と、融点上昇型はんだ142が配設された半導体部品130とを、その主面11A及び機能面13Aが対向するようにして配置した後、配線基板11と半導体部品13とを互いに押圧し、再溶融型はんだ141が融点上昇型はんだペースト142内に埋入されて、融点上昇型はんだ142が再溶融型はんだ141の全体を覆うようにする。この際、融点上昇型はんだ142の高さを再溶融型はんだ141の高さの90%以上にすることで、再溶融型はんだ141が融点上昇型はんだ142によって覆われる。融点上昇側はんだ142の高さが上述した高さ以上であれば再溶融型はんだ141が完全に覆われていなくても、後述するリフロー工程による融点上昇型はんだ142の溶融によって、再溶融型はんだ141が融点上昇型はんだ142によって覆われる。
その後、図6に示す構成のアセンブリに対して加熱処理を施し、再溶融型はんだ141及び融点上昇型はんだ142をリフローすることによって、これらはんだからなるはんだ部材14を得る、さらに、配線基板11及び半導体部品130間であって、隣接するはんだ部材14間にアンダーフィル樹脂16を充填することにより、部品内蔵配線基板10を得る。
なお、第2の実施形態における部品実装配線基板(部品内蔵配線基板)20を製造するには、本実施形態の製造方法において、電極端子12付きの配線基板11に代えて配線層23を用い、上述のような工程を経て半導体部品130を配線層23に実装した後は、通常のBit(ビースクエアイット)などの部品内蔵配線基板の製造方法の工程を経、これによって部品実装配線基板20を得ることができる。この場合は、内蔵する半導体の実装部にアンダーフィルを充填しなくても、配線板の積層工程にて半導体の実装部に配線板の樹脂が入り込む。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
10,20 部品実装配線基板
11 配線基板
12 電極端子 13 半導体部品
14 はんだ部材
141 再溶融型はんだ
142 融点上昇型はんだ
16 アンダーフィル樹脂
21 第1の配線層
22 第2の配線層
23 第3の配線層
24 第4の配線層
31 第1の絶縁層
32 第2の絶縁層
33 だい3の絶縁層
41 第1の層間接続体
42 第2の層間接続体
43 第3の層間接続体

Claims (3)

  1. 主面側に電極端子が配設された配線基板と、
    前記配線基板の前記主面と機能面とが相対向するようにして配設された半導体部品と、
    前記配線基板の前記電極端子と前記半導体部品の前記機能面とを電気的に接続するはんだ部材とを具え、
    前記はんだ部材は、前記半導体部品の前記機能面側に位置する、Sn−Ag共晶系はんだ、Sn−Ag−Cu共晶系はんだ、Sn−Cu共晶系はんだ、Sn−Bi系はんだ及びSn−Zn系はんだからなる群より選ばれる少なくとも一種からなる再溶融型はんだと、前記配線基板の前記電極端子側に位置する、Cu、Ag、Cu−Ni合金、Cu−Sn合金、Ag−Sn合金、Cu−Zn合金、Co−Sn合金及びFeからなる群より選ばれる少なくとも一種の金属からなる粒子の種部と、前記金属及びSnからなる複数元素系相部とを含む融点上昇型はんだとの2層からなり、
    前記融点上昇型はんだが前記再溶融型はんだの全体を覆っていることを特徴とする、部品実装配線基板。
  2. 前記配線基板は、複数の配線層、及び前記複数の配線層間に配設された絶縁部材を有する多層配線基板であり、
    前記半導体部品の前記機能面は、前記複数の配線層の少なくとも一つと、前記はんだ部材を介して電気的に接続されていることを特徴とする、請求項1に記載の部品実装配線基板。
  3. 半導体部品の機能面において、Sn−Ag共晶系はんだ、Sn−Ag−Cu共晶系はんだ、Sn−Cu共晶系はんだ、Sn−Bi系はんだ及びSn−Zn系はんだからなる群より選ばれる少なくとも一種からなる再溶融型はんだをその接触角が90度以下となるようにして塗布及び配設する工程と、
    配線基板の主面側に位置する電極端子上に、Cu、Ag、Cu−Ni合金、Cu−Sn合金、Ag−Sn合金、Cu−Zn合金、Co−Sn合金及びFeからなる群より選ばれる少なくとも一種の金属からなる粒子の種部と、前記金属及びSnからなる複数元素系相部とを含む融点上昇型はんだを塗布後のはんだの高さが前記半導体部品の再溶融型はんだの高さの90%以上、且つ、塗布後のはんだの直径が前記半導体部品の再溶融型はんだの直径以上となるようにして塗布及び配設する工程と、
    前記配線基板の前記主面と前記半導体部品の前記機能面とを対向配置させた後、前記融点上昇型はんだが前記再溶融型はんだの全体を覆うように、前記配線基板と前記半導体部品とを互いに押圧する工程と、
    を具えることを特徴とする、部品実装配線基板の製造方法。
JP2014144438A 2014-07-14 2014-07-14 部品実装配線基板及びその製造方法 Active JP5817893B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014144438A JP5817893B1 (ja) 2014-07-14 2014-07-14 部品実装配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014144438A JP5817893B1 (ja) 2014-07-14 2014-07-14 部品実装配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP5817893B1 true JP5817893B1 (ja) 2015-11-18
JP2016021486A JP2016021486A (ja) 2016-02-04

Family

ID=54602139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014144438A Active JP5817893B1 (ja) 2014-07-14 2014-07-14 部品実装配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5817893B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428931A (en) * 1987-07-24 1989-01-31 Nec Corp Semiconductor device
JPH04225542A (ja) * 1990-12-27 1992-08-14 Tanaka Denshi Kogyo Kk 半導体装置
JPH0878833A (ja) * 1994-08-31 1996-03-22 Internatl Business Mach Corp <Ibm> プリント回路板およびはんだ被覆物の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428931A (en) * 1987-07-24 1989-01-31 Nec Corp Semiconductor device
JPH04225542A (ja) * 1990-12-27 1992-08-14 Tanaka Denshi Kogyo Kk 半導体装置
JPH0878833A (ja) * 1994-08-31 1996-03-22 Internatl Business Mach Corp <Ibm> プリント回路板およびはんだ被覆物の形成方法

Also Published As

Publication number Publication date
JP2016021486A (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
KR100758760B1 (ko) 회로 장치 및 그 제조 방법
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
JP2004179615A (ja) はんだ接続構造および電子部品のはんだ接続方法
JP2005095977A (ja) 回路装置
JP4356581B2 (ja) 電子部品実装方法
JP4211828B2 (ja) 実装構造体
CN101119827B (zh) 用于具有不同基板的热可靠封装的方法和配置
US20110308847A1 (en) Method for high-temperature circuit board assembly
JP2000151095A (ja) プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP2009283628A (ja) 半導体素子実装方法
US9381595B2 (en) Pb-free solder and electronic component built-in module
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
US6732907B2 (en) Soldering method, soldering device, and method and device of fabricating electronic circuit module
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
JP5817893B1 (ja) 部品実装配線基板及びその製造方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
CN106449444B (zh) 组装结构体及组装结构体的制造方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014146635A (ja) はんだ接合方法およびはんだボールと電極との接合構造体
WO2023095447A1 (ja) 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法
JP2011018787A (ja) 部品搭載基板及びその製造方法
US7944051B2 (en) Semiconductor device having external connection terminals and method of manufacturing the same
JP2014195124A (ja) 部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5817893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150