JPH0410694A - プリント配線基板の半田コーティング方法 - Google Patents
プリント配線基板の半田コーティング方法Info
- Publication number
- JPH0410694A JPH0410694A JP11341390A JP11341390A JPH0410694A JP H0410694 A JPH0410694 A JP H0410694A JP 11341390 A JP11341390 A JP 11341390A JP 11341390 A JP11341390 A JP 11341390A JP H0410694 A JPH0410694 A JP H0410694A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- flux
- printed wiring
- wiring board
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 94
- 238000000576 coating method Methods 0.000 title claims description 8
- 230000004907 flux Effects 0.000 claims abstract description 32
- 230000008018 melting Effects 0.000 claims abstract description 25
- 238000002844 melting Methods 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 5
- 238000005507 spraying Methods 0.000 claims description 2
- 230000005496 eutectics Effects 0.000 abstract description 16
- 239000000843 powder Substances 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 14
- 238000005476 soldering Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 26
- 239000011247 coating layer Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明はプリント配線基板の所定領域面に、所要領域ご
とに融点の異なる半田層を被着形成する方法に関する。
とに融点の異なる半田層を被着形成する方法に関する。
（従来の技術）
プリント配線基板面に、たとえばＩＣ素子などの電子部
品を搭載、実装して、実装回路装置を構成することが知
られている。すなわち、所要の回路パターンに電気的に
接続したパッドを所定領域面に配設して成るプリント配
線基板に、所要の電子部品を搭載し、その電子部品のリ
ード端子を、前記パッドにそれぞれ半田付けして、電気
的に接続して成る実装回路装置が実用に供されている。
品を搭載、実装して、実装回路装置を構成することが知
られている。すなわち、所要の回路パターンに電気的に
接続したパッドを所定領域面に配設して成るプリント配
線基板に、所要の電子部品を搭載し、その電子部品のリ
ード端子を、前記パッドにそれぞれ半田付けして、電気
的に接続して成る実装回路装置が実用に供されている。
ところで、上記実装回路装置の製造ないし構成において
は、電子部品のリード端子を所定のパッドに半田付けす
るために、前記パッド面に予め半田層を被着形成してお
き、所要の電子部品を位置決め配置した後、前記被着形
成しておいた半田をリフローさせて所要の半田付けを行
っている。
は、電子部品のリード端子を所定のパッドに半田付けす
るために、前記パッド面に予め半田層を被着形成してお
き、所要の電子部品を位置決め配置した後、前記被着形
成しておいた半田をリフローさせて所要の半田付けを行
っている。
しかして、上記半田層の被着形成（半田コーティング）
は次のようになされている。たとえば、第６図（ａ）
、 （ｂ）に断面的に示すように、所要の回路パターン
１が設けられたプリント配線基板２の主面に選択的にソ
ルダーレジスト層３を先ず被着形成し、これをフラック
ス槽に浸漬するが成るいはフラックスを浸み込ませたロ
ーラにかけてフラックスを所要の回路パターン１領域面
に被着する。
は次のようになされている。たとえば、第６図（ａ）
、 （ｂ）に断面的に示すように、所要の回路パターン
１が設けられたプリント配線基板２の主面に選択的にソ
ルダーレジスト層３を先ず被着形成し、これをフラック
ス槽に浸漬するが成るいはフラックスを浸み込ませたロ
ーラにかけてフラックスを所要の回路パターン１領域面
に被着する。
なお図において、４はスルホール部である。上記のよう
にして、所要のフラックスを付着したプリント配線基板
２を、第６図（ａ）に示す如く溶融半田槽５に一定時間
浸漬し、前記ソルダーレジスト３が被覆されていない領
域、つまり第６図（ｂ）に断面的に示すように、半田を
コーティングしたい領域に溶融半田５ａを被着させる。
にして、所要のフラックスを付着したプリント配線基板
２を、第６図（ａ）に示す如く溶融半田槽５に一定時間
浸漬し、前記ソルダーレジスト３が被覆されていない領
域、つまり第６図（ｂ）に断面的に示すように、半田を
コーティングしたい領域に溶融半田５ａを被着させる。
七かる後、プリント配線基板２を溶融半田槽５から引き
上げるとともに、エアーノズル６から吹き出す気体によ
って過剰に付着した半田を吹き飛ばし、一定厚の半田層
に調整（レベリング）している。
上げるとともに、エアーノズル６から吹き出す気体によ
って過剰に付着した半田を吹き飛ばし、一定厚の半田層
に調整（レベリング）している。
（発明が解決しようとする課題）
しかし、上記選択的な半田コーティング方法には次のよ
うな不都合が認められる。
うな不都合が認められる。
先ず第１に、フラックスが全面に付着されて溶融半田槽
５に浸漬されるため、溶融半田槽５内に余剰フラックス
が廃フラックスや炭化物として溜り易く、これの清掃メ
ンテナンスを頻繁かつ十分に行わなければならないと言
う繁雑さがある。
５に浸漬されるため、溶融半田槽５内に余剰フラックス
が廃フラックスや炭化物として溜り易く、これの清掃メ
ンテナンスを頻繁かつ十分に行わなければならないと言
う繁雑さがある。
第２に、前記溶融半田槽５から引き上げた後、余剰のフ
ラックスや過剰の半田を吹き飛ばすため、材料の歩留り
が悪いうえ、飛散した半田などがプリント配線基板２に
再被着（付着）し、盛り上りや穴（スルホール）詰まり
など生じ仕上がり不良を起し易い。
ラックスや過剰の半田を吹き飛ばすため、材料の歩留り
が悪いうえ、飛散した半田などがプリント配線基板２に
再被着（付着）し、盛り上りや穴（スルホール）詰まり
など生じ仕上がり不良を起し易い。
第３に、溶融半田槽５内への浸漬処理によるため、プリ
ント配線基板２に対して１ ｆ４ｒＩ類の共晶半田しか
被着し得ない。つまり、プリント配線基板２に搭載・実
装する電子部品に対する熱的な影響を考慮すると、融点
の比較的高い半田もしくは比較的低い半田を被着してお
きたい場合も往々ある。
ント配線基板２に対して１ ｆ４ｒＩ類の共晶半田しか
被着し得ない。つまり、プリント配線基板２に搭載・実
装する電子部品に対する熱的な影響を考慮すると、融点
の比較的高い半田もしくは比較的低い半田を被着してお
きたい場合も往々ある。
しかし、上記従来の半田コーティング法の場合は、こう
した要求に対応し得ない。
した要求に対応し得ない。
本発明は上記事情に対処してなされたもので、材料の浪
費など低減するとともに、容易に、また仕上がり良好に
融点の異なる半田を同時にコーティングし得る半田コー
ティング方法の提供を目的とする。
費など低減するとともに、容易に、また仕上がり良好に
融点の異なる半田を同時にコーティングし得る半田コー
ティング方法の提供を目的とする。
［発明の構成］
（課題を解決するための手段）
本発明は、プリント配線基板の導体領域面にフラックス
を印刷、被着する工程と、 前記印刷、被着した所定導体領域ごとのフラックス面上
に融点の異なる粉末状の半田を付着する工程と、 前記付着した粉末状の半田を加熱、溶融させた後、その
溶融面に高温・低圧の気体を吹き付けレベリングし融点
の異なる半田層領域を形成する工程とを具備して成るこ
とを特徴とする。
を印刷、被着する工程と、 前記印刷、被着した所定導体領域ごとのフラックス面上
に融点の異なる粉末状の半田を付着する工程と、 前記付着した粉末状の半田を加熱、溶融させた後、その
溶融面に高温・低圧の気体を吹き付けレベリングし融点
の異なる半田層領域を形成する工程とを具備して成るこ
とを特徴とする。
（作 用）
上記手段によれば、フラックスは印刷法によって所要の
領域に選択的に付着し、また粉末状の半田を用い前記フ
ラックス層上に選択的に被着させるため、フラックスお
よび半田の使用量は比較的少量で足りる。しかして前記
被着させた粉末状半田を溶融させ、気体を吹き付けて溶
融半田をレベリングする際も、吹き飛ばしたりする半田
量も少ないたため、再付着（被着）などによる半田コテ
ィング層厚のバラツキ発生の問題もなくなり、常に均一
な半田コーティング層を容易に形成し得る。
領域に選択的に付着し、また粉末状の半田を用い前記フ
ラックス層上に選択的に被着させるため、フラックスお
よび半田の使用量は比較的少量で足りる。しかして前記
被着させた粉末状半田を溶融させ、気体を吹き付けて溶
融半田をレベリングする際も、吹き飛ばしたりする半田
量も少ないたため、再付着（被着）などによる半田コテ
ィング層厚のバラツキ発生の問題もなくなり、常に均一
な半田コーティング層を容易に形成し得る。
しかも、被着させた粉末状半田は所望の領域ごとに融点
の異なるものに選択・設定されるため、各種電子部品の
実装・半田付けに適格に対応し得るとともに、プリント
配線基板の他の部分が溶融半田に直接接触することに伴
う損傷の恐れなども大幅に低減し品質良好なものが得ら
れる。
の異なるものに選択・設定されるため、各種電子部品の
実装・半田付けに適格に対応し得るとともに、プリント
配線基板の他の部分が溶融半田に直接接触することに伴
う損傷の恐れなども大幅に低減し品質良好なものが得ら
れる。
（実施例）
以下第１図ないし第５図を参照して本発明の詳細な説明
する。
する。
第１図ないし第５図は本発明方法の実施態様を工程順に
模式的に示した断面図で、先ず所要の回路パターン（導
体部）１が設けられたプリント配線基板２の主面に選択
的に、つまり所要のパッド部１ａおよびスルホール接続
部１ｂ以外の面にソルダレジスト層３を被着形成する。
模式的に示した断面図で、先ず所要の回路パターン（導
体部）１が設けられたプリント配線基板２の主面に選択
的に、つまり所要のパッド部１ａおよびスルホール接続
部１ｂ以外の面にソルダレジスト層３を被着形成する。
次いで、このソルダーレジスト層３を選択的に被着形成
したブリント配線基板２の露出しているパッド部１ａお
よびスルホール接続部ｌｂ上に、印刷法により所要の半
田フラックス７を選択的に被着する（第１図）。
したブリント配線基板２の露出しているパッド部１ａお
よびスルホール接続部ｌｂ上に、印刷法により所要の半
田フラックス７を選択的に被着する（第１図）。
しかる後、上記により選択的に印刷被着したー主面側の
、フラックス７面上に、前記フラックス７をバインダー
としてたとえば平均粒度２５０メツシュ程度の融点１８
３℃の粉末状の共晶半田（半田粉末） ８ａを振りかけ
、被着する（第２図）。
、フラックス７面上に、前記フラックス７をバインダー
としてたとえば平均粒度２５０メツシュ程度の融点１８
３℃の粉末状の共晶半田（半田粉末） ８ａを振りかけ
、被着する（第２図）。
引き続いて、他主面側のフラックス７面上に、前記フラ
ックス７をバインダーとしてたとえば平均粒度２５０メ
ツシュ程度の融点１７３℃の粉末状の共晶半田（半田粉
末） ８ｂを振りかけ、被着する（第３図）。この場合
の共晶半田粉末８ａ、８ｂの付着量は形成する半田層の
厚さによって適宜選択するが、−船釣には５〜１０１１
１８／ ｃ！程度でよい。また、前記共晶半田粉末８ａ
、８ｂの振りかけにより、不所望な領域（ソルダーレジ
スト層３上）に付着した共晶半田粉末は適宜除去してお
く。
ックス７をバインダーとしてたとえば平均粒度２５０メ
ツシュ程度の融点１７３℃の粉末状の共晶半田（半田粉
末） ８ｂを振りかけ、被着する（第３図）。この場合
の共晶半田粉末８ａ、８ｂの付着量は形成する半田層の
厚さによって適宜選択するが、−船釣には５〜１０１１
１８／ ｃ！程度でよい。また、前記共晶半田粉末８ａ
、８ｂの振りかけにより、不所望な領域（ソルダーレジ
スト層３上）に付着した共晶半田粉末は適宜除去してお
く。
次に、上記共晶半田粉末８ａ、８ｂをそれぞれ被着（付
着）させたプリント配線基板２を、たとえば第４図に示
すように加熱炉９内に収容し、前記付着させた共晶半田
粉末８ａ、８ｂを加熱溶融（リフロー）させて、溶融半
田層８ａ’ 、 ８ｂ’化する一方、エアーノズル６か
らたとえば高温・低圧のエアを、前記溶融半田層８ａ’
、 ８ｂ’に吹き付けてレベリングする。つまり、プ
リント配線基板２の所要領域面に、選択的に印刷付着さ
せたフラックス層７上に、同じく選択的に付着させた共
晶半田粉末８ａ、８ｂを、それぞれの融点に対応する所
要の温度、たとえば共晶半田粉末８ａについては２４０
℃程度の温度、また共晶半田粉末８ｂについては２３０
℃程度の温度のりフロー法で溶融させ、この互いに融点
の異なる溶融した半田層８ａ’ 、 ８ｂ’ に高温・
低圧のエアーなど吹き付けて、前記溶融半田層８ａ’８
ｂ’ をフラックス層７上に平坦状に付着形成する（レ
ベリング）。
着）させたプリント配線基板２を、たとえば第４図に示
すように加熱炉９内に収容し、前記付着させた共晶半田
粉末８ａ、８ｂを加熱溶融（リフロー）させて、溶融半
田層８ａ’ 、 ８ｂ’化する一方、エアーノズル６か
らたとえば高温・低圧のエアを、前記溶融半田層８ａ’
、 ８ｂ’に吹き付けてレベリングする。つまり、プ
リント配線基板２の所要領域面に、選択的に印刷付着さ
せたフラックス層７上に、同じく選択的に付着させた共
晶半田粉末８ａ、８ｂを、それぞれの融点に対応する所
要の温度、たとえば共晶半田粉末８ａについては２４０
℃程度の温度、また共晶半田粉末８ｂについては２３０
℃程度の温度のりフロー法で溶融させ、この互いに融点
の異なる溶融した半田層８ａ’ 、 ８ｂ’ に高温・
低圧のエアーなど吹き付けて、前記溶融半田層８ａ’８
ｂ’ をフラックス層７上に平坦状に付着形成する（レ
ベリング）。
上記により第５図に示す如く、選択的に付着させた共晶
゛粉末半田８ａ、８ｂが溶融し、この溶融半田層８ａ’
、 ８ｂ’がレベリングされて、厚さなど均一に所要
の互いに融点の異なる半田コーティングを施されたプリ
ント配線基板２が容易に得られる。
゛粉末半田８ａ、８ｂが溶融し、この溶融半田層８ａ’
、 ８ｂ’がレベリングされて、厚さなど均一に所要
の互いに融点の異なる半田コーティングを施されたプリ
ント配線基板２が容易に得られる。
なお、上記ではスルホール型プリント配線基板の所要領
域面に、選択的に半田層を被着形成する例を示したが、
プリント配線基板は非スルホール型プリント配線基板で
もよい。また、選択的な半田層の被着形成は、パッド部
やスルホール部など搭載、実装する電子部品のリード端
子の半田付け部に限らず、たとえば外部接続端子部など
への半田コーティングにも勿論適用できる。さらに溶融
半田のレベリングのため吹き付ける気体も、空気に限ら
ず他の気体でもよい。
域面に、選択的に半田層を被着形成する例を示したが、
プリント配線基板は非スルホール型プリント配線基板で
もよい。また、選択的な半田層の被着形成は、パッド部
やスルホール部など搭載、実装する電子部品のリード端
子の半田付け部に限らず、たとえば外部接続端子部など
への半田コーティングにも勿論適用できる。さらに溶融
半田のレベリングのため吹き付ける気体も、空気に限ら
ず他の気体でもよい。
［発明の効果コ
上記説明から分るように、本発明方法によれば、半田フ
ラックスおよび共晶半田粉末は、所要の領域に選択的に
所要量被着される。しかして、前記被着させる共晶半田
粉末は、目的に応じて適宜互いに異なる融点のものが選
択され、それらはそれぞれ対応する温度でのりフロー法
で溶融され、がつ溶融した状態で高温・低圧の気体を吹
き付けレベリングし、所望厚の半田コーティング層を形
成する。このため、半田フラックスおよび半田の使用量
は、最少限で足り半田フラックスなど効率よく利用し得
るばかりでなく、膜厚の均一な、かつ融点の異なる（異
種の）半田層を容易に被着形成できる。この融点の異な
る半田層を、所要の領域に選択的に同時に被着形成し得
ることは、搭載・実装する電子部品の半田付けに、最適
な半田の選択を可能にするもので実用上の利点は大きい
。
ラックスおよび共晶半田粉末は、所要の領域に選択的に
所要量被着される。しかして、前記被着させる共晶半田
粉末は、目的に応じて適宜互いに異なる融点のものが選
択され、それらはそれぞれ対応する温度でのりフロー法
で溶融され、がつ溶融した状態で高温・低圧の気体を吹
き付けレベリングし、所望厚の半田コーティング層を形
成する。このため、半田フラックスおよび半田の使用量
は、最少限で足り半田フラックスなど効率よく利用し得
るばかりでなく、膜厚の均一な、かつ融点の異なる（異
種の）半田層を容易に被着形成できる。この融点の異な
る半田層を、所要の領域に選択的に同時に被着形成し得
ることは、搭載・実装する電子部品の半田付けに、最適
な半田の選択を可能にするもので実用上の利点は大きい
。
しかも、前記選択的な半田層形成に当って、装置の清掃
化作業、メンテナンスなどの繁雑さも大幅に低減する。
化作業、メンテナンスなどの繁雑さも大幅に低減する。
また、プリント配線基板の熱的な損傷も起し難いので、
歩留り向上など品質面にも大きく寄与する。かくして、
本発明方法は実用的に多くの利点をもたらすものと言え
る。
歩留り向上など品質面にも大きく寄与する。かくして、
本発明方法は実用的に多くの利点をもたらすものと言え
る。
第１図、第２図、第３図、第４図および第５図は本発明
方法の実施態様を工程順に模式的に示した断面図、第６
図（ａ）および（ｂ）は従来方法の実施態様を模式的に
示した断面図である。 １・・・・・・回路パターン（導体部）１ａ・・・・・
・パッド部 ■ｂ・・・・・・スルホール接続部 ２・・・・・・プリント配線基板 ３・・・・・・ソルダーレジスト層 ６・・・・・・エアーノズル ７・・・・・・フラックス層 ８ａ、８ｂ・・・・・・粉末半田 ８ａ’ 、 ８ｂ’・・・・・・溶融半田層出願人
株式会社 東芝
方法の実施態様を工程順に模式的に示した断面図、第６
図（ａ）および（ｂ）は従来方法の実施態様を模式的に
示した断面図である。 １・・・・・・回路パターン（導体部）１ａ・・・・・
・パッド部 ■ｂ・・・・・・スルホール接続部 ２・・・・・・プリント配線基板 ３・・・・・・ソルダーレジスト層 ６・・・・・・エアーノズル ７・・・・・・フラックス層 ８ａ、８ｂ・・・・・・粉末半田 ８ａ’ 、 ８ｂ’・・・・・・溶融半田層出願人
株式会社 東芝
Claims (1)
- 【特許請求の範囲】 プリント配線基板の導体領域面にフラックスを印刷、被
着する工程と、 前記印刷、被着した所定導体領域ごとのフラックス面上
に融点の異なる粉末状の半田を付着する工程と、 前記付着した粉末状の半田を加熱、溶融させた後、その
溶融面に高温・低圧の気体を吹き付けレベリングし融点
の異なる半田層領域を形成する工程とを具備して成るこ
とを特徴とするプリント配線基板の半田コーティング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11341390A JPH0410694A (ja) | 1990-04-27 | 1990-04-27 | プリント配線基板の半田コーティング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11341390A JPH0410694A (ja) | 1990-04-27 | 1990-04-27 | プリント配線基板の半田コーティング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410694A true JPH0410694A (ja) | 1992-01-14 |
Family
ID=14611635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11341390A Pending JPH0410694A (ja) | 1990-04-27 | 1990-04-27 | プリント配線基板の半田コーティング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410694A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0595343A2 (en) * | 1992-10-30 | 1994-05-04 | Showa Denko Kabushiki Kaisha | Method of forming solder film |
| US5928440A (en) * | 1992-10-30 | 1999-07-27 | Showa Denko K.K. | Method of forming solder film |
| WO2012060022A1 (ja) * | 2010-11-05 | 2012-05-10 | ホライゾン技術研究所株式会社 | 鍚またははんだ皮膜の形成方法及びその装置 |
-
1990
- 1990-04-27 JP JP11341390A patent/JPH0410694A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0595343A2 (en) * | 1992-10-30 | 1994-05-04 | Showa Denko Kabushiki Kaisha | Method of forming solder film |
| EP0595343A3 (en) * | 1992-10-30 | 1994-06-08 | Showa Denko Kk | Method of forming solder film |
| US5928440A (en) * | 1992-10-30 | 1999-07-27 | Showa Denko K.K. | Method of forming solder film |
| WO2012060022A1 (ja) * | 2010-11-05 | 2012-05-10 | ホライゾン技術研究所株式会社 | 鍚またははんだ皮膜の形成方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100188625B1 (ko) | 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품 | |
| US5315070A (en) | Printed wiring board to which solder has been applied | |
| US5172853A (en) | Method for applying solder to printed wiring boards and printed wiring board to which solder has been applied | |
| JPS6317337B2 (ja) | ||
| US20070178688A1 (en) | Method for forming multi-layer bumps on a substrate | |
| JPH0410694A (ja) | プリント配線基板の半田コーティング方法 | |
| JPH0334391A (ja) | プリント配線基板の半田コーティング方法 | |
| JPH09321425A (ja) | チップ状電子部品の実装方法 | |
| JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
| JP3362079B2 (ja) | はんだ粉末定着方法 | |
| JP3838672B2 (ja) | はんだ回路基板の形成方法 | |
| JP2655129B2 (ja) | プリント配線板の製造方法 | |
| JPH0677635A (ja) | プリント回路基板の半田付けパッド部製造方法 | |
| JP2000349416A (ja) | 基板の加工方法 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JPH066023A (ja) | 電子部品の実装方法 | |
| JP3794766B2 (ja) | 半田層形成方法 | |
| JPH0710976U (ja) | 基板のレジスト塗布構造 | |
| JPH04279088A (ja) | 回路パターンの被覆方法 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2842425B2 (ja) | 多端子部品実装方法 | |
| JP3334728B2 (ja) | 電子部品の電極端子および電極端子の表面処理方法 | |
| JP3848109B2 (ja) | 基板実装方法 | |
| JPS58190013A (ja) | チツプ部品およびチツプ部品のはんだ付け方法 |