JPH09167883A - 表面実装用プリント配線板およびその製造方法 - Google Patents
表面実装用プリント配線板およびその製造方法Info
- Publication number
- JPH09167883A JPH09167883A JP34728895A JP34728895A JPH09167883A JP H09167883 A JPH09167883 A JP H09167883A JP 34728895 A JP34728895 A JP 34728895A JP 34728895 A JP34728895 A JP 34728895A JP H09167883 A JPH09167883 A JP H09167883A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- component
- electroless plating
- plating layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 37
- 238000007747 plating Methods 0.000 claims abstract description 70
- 229910000679 solder Inorganic materials 0.000 claims abstract description 53
- 238000007772 electroless plating Methods 0.000 claims abstract description 27
- 238000005476 soldering Methods 0.000 claims abstract description 22
- 239000006071 cream Substances 0.000 claims abstract description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- UMGDCJDMYOKAJW-UHFFFAOYSA-N thiourea Chemical compound NC(N)=S UMGDCJDMYOKAJW-UHFFFAOYSA-N 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- AEQDJSLRWYMAQI-UHFFFAOYSA-N 2,3,9,10-tetramethoxy-6,8,13,13a-tetrahydro-5H-isoquinolino[2,1-b]isoquinoline Chemical compound C1CN2CC(C(=C(OC)C=C3)OC)=C3CC2C2=C1C=C(OC)C(OC)=C2 AEQDJSLRWYMAQI-UHFFFAOYSA-N 0.000 description 2
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Natural products NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229940046892 lead acetate Drugs 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000176 sodium gluconate Substances 0.000 description 2
- 229940005574 sodium gluconate Drugs 0.000 description 2
- 235000012207 sodium gluconate Nutrition 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- HPGGPRDJHPYFRM-UHFFFAOYSA-J tin(iv) chloride Chemical compound Cl[Sn](Cl)(Cl)Cl HPGGPRDJHPYFRM-UHFFFAOYSA-J 0.000 description 2
- DPZHKLJPVMYFCU-UHFFFAOYSA-N 2-(5-bromopyridin-2-yl)acetonitrile Chemical compound BrC1=CC=C(CC#N)N=C1 DPZHKLJPVMYFCU-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RGHNJXZEOKUKBD-UHFFFAOYSA-N D-gluconic acid Natural products OCC(O)C(O)C(O)C(O)C(O)=O RGHNJXZEOKUKBD-UHFFFAOYSA-N 0.000 description 1
- RGHNJXZEOKUKBD-SQOUGZDYSA-N Gluconic acid Natural products OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C(O)=O RGHNJXZEOKUKBD-SQOUGZDYSA-N 0.000 description 1
- RGHNJXZEOKUKBD-KLVWXMOXSA-N L-gluconic acid Chemical compound OC[C@H](O)[C@H](O)[C@@H](O)[C@H](O)C(O)=O RGHNJXZEOKUKBD-KLVWXMOXSA-N 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000005237 degreasing agent Methods 0.000 description 1
- 239000013527 degreasing agent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000174 gluconic acid Substances 0.000 description 1
- 235000012208 gluconic acid Nutrition 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 表面実装部品をリフローはんだ付けするにあ
たり、クリームはんだを用いることなく信頼性高くはん
だ付けする。特に狭ピッチのＬＳＩを高密度に実装する
のに適するプリント配線板とその製造方法を提供する。 【解決手段】 回路パターン上の表面実装部品を実装す
るためのパッドまたはランド上に形成された鉛成分の多
い厚付けの第１無電解めっき層と、その上に重ねて形成
された錫成分の多い薄付けの第２無電解めっき層とを備
える。その製造方法は、ａ）銅張り積層板に回路パター
ンを形成し、ｂ）回路パターンの表面実装部品を実装す
るためにパッドまたはランド以外の部分にめっきレジス
トを塗布し、ｃ）はんだめっき箇所を洗浄処理し、ｄ）
はんだめっき成分を主体とする第１めっき液を用いて比
較的厚い第１無電解めっき層を形成し、ｅ）錫成分を多
く含む第２めっき液を用いて比較的薄い第２無電解めっ
き層を形成し、ｆ）フュージング処理を行う、工程を有
する。
たり、クリームはんだを用いることなく信頼性高くはん
だ付けする。特に狭ピッチのＬＳＩを高密度に実装する
のに適するプリント配線板とその製造方法を提供する。 【解決手段】 回路パターン上の表面実装部品を実装す
るためのパッドまたはランド上に形成された鉛成分の多
い厚付けの第１無電解めっき層と、その上に重ねて形成
された錫成分の多い薄付けの第２無電解めっき層とを備
える。その製造方法は、ａ）銅張り積層板に回路パター
ンを形成し、ｂ）回路パターンの表面実装部品を実装す
るためにパッドまたはランド以外の部分にめっきレジス
トを塗布し、ｃ）はんだめっき箇所を洗浄処理し、ｄ）
はんだめっき成分を主体とする第１めっき液を用いて比
較的厚い第１無電解めっき層を形成し、ｅ）錫成分を多
く含む第２めっき液を用いて比較的薄い第２無電解めっ
き層を形成し、ｆ）フュージング処理を行う、工程を有
する。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装部品のは
んだ接合箇所にクリームはんだを塗布することなくリフ
ローはんだ付けする際に用いる表面実装用プリント配線
板と、その製造方法とに関するものである。
んだ接合箇所にクリームはんだを塗布することなくリフ
ローはんだ付けする際に用いる表面実装用プリント配線
板と、その製造方法とに関するものである。
【０００２】
【従来の技術】最近の電子機器の小型化・高性能化はめ
ざましく、これに伴ってプリント配線板への部品実装方
式はスルーホール実装方式から表面実装方式へと変わり
つつある。ここにスルーホール実装方式は、スルーホー
ルにリード部品のリードを挿入しはんだ付けする方式で
ある。また表面実装方式はチップ型やフラットパッケー
ジ型などの表面実装用部品を回路パターンのパッドまた
はランド（以下単にパッドともいう）に直接はんだ付け
する方式である。
ざましく、これに伴ってプリント配線板への部品実装方
式はスルーホール実装方式から表面実装方式へと変わり
つつある。ここにスルーホール実装方式は、スルーホー
ルにリード部品のリードを挿入しはんだ付けする方式で
ある。また表面実装方式はチップ型やフラットパッケー
ジ型などの表面実装用部品を回路パターンのパッドまた
はランド（以下単にパッドともいう）に直接はんだ付け
する方式である。
【０００３】この表面実装方式では、プリント配線板の
部品実装用のパッドにはんだコート処理を施し、この上
に所定量のクリームはんだを供給（はんだプリコート処
理という）してから、表面実装部品を載せてリフローは
んだ付けするのが一般的である。ここにはんだコート処
理の方法としては、ホットエアレベラ（ＨＡＬ）処
理、電着はんだめっき、無電解はんだめっき、の３
つの方法が従来より用いられている。ここに従来のはん
だコートは数μの厚さであって非常に薄く、プリント配
線板の銅パターンの保護とその後の部品のはんだ付け性
を良好にする機能を有するものである。
部品実装用のパッドにはんだコート処理を施し、この上
に所定量のクリームはんだを供給（はんだプリコート処
理という）してから、表面実装部品を載せてリフローは
んだ付けするのが一般的である。ここにはんだコート処
理の方法としては、ホットエアレベラ（ＨＡＬ）処
理、電着はんだめっき、無電解はんだめっき、の３
つの方法が従来より用いられている。ここに従来のはん
だコートは数μの厚さであって非常に薄く、プリント配
線板の銅パターンの保護とその後の部品のはんだ付け性
を良好にする機能を有するものである。
【０００４】ホットエアレベラ（ＨＡＬ）処理は、ソル
ダレジストではんだ付け不要な部分をマスキングした後
はんだ槽に浸漬し、高温空気で不要なはんだを吹き飛ば
す処理（レベリング処理）である。しかしこの方法では
均一なはんだの膜厚を得ることが困難である。そのため
クリームはんだを印刷した後、はんだの膜厚が薄い部分
では部品実装時の部品リードの浮きが発生し易く、反対
に膜厚が厚すぎる部分でははんだブリッジが発生し易く
なる。
ダレジストではんだ付け不要な部分をマスキングした後
はんだ槽に浸漬し、高温空気で不要なはんだを吹き飛ば
す処理（レベリング処理）である。しかしこの方法では
均一なはんだの膜厚を得ることが困難である。そのため
クリームはんだを印刷した後、はんだの膜厚が薄い部分
では部品実装時の部品リードの浮きが発生し易く、反対
に膜厚が厚すぎる部分でははんだブリッジが発生し易く
なる。
【０００５】またはんだの膜厚が薄い部分ではリフロー
時の熱により酸化が進み易く、このためはんだの濡れ性
の劣化を起こす。従ってこの方法は狭ピッチのＱＦＰ(Q
uadFlat Package)、ＳＯＰ(Small Outline Package)、
ＴＣＰ(Tape Carrier Package)などのＬＳＩを実装する
高密度プリント配線板に対しては、はんだ付けの信頼性
が低くなり満足できる方法ではなかった。
時の熱により酸化が進み易く、このためはんだの濡れ性
の劣化を起こす。従ってこの方法は狭ピッチのＱＦＰ(Q
uadFlat Package)、ＳＯＰ(Small Outline Package)、
ＴＣＰ(Tape Carrier Package)などのＬＳＩを実装する
高密度プリント配線板に対しては、はんだ付けの信頼性
が低くなり満足できる方法ではなかった。
【０００６】電着はんだめっきを用いる方法は、基板を
めっき液中に浸漬し、適正な電流密度により所定の膜厚
のはんだめっきを析出させるものであり、一般的に用い
られている。しかしこのめっき膜は薄いためプリコート
処理として所定量のクリームはんだを印刷してからリフ
ローソルダリングする必要がある。
めっき液中に浸漬し、適正な電流密度により所定の膜厚
のはんだめっきを析出させるものであり、一般的に用い
られている。しかしこのめっき膜は薄いためプリコート
処理として所定量のクリームはんだを印刷してからリフ
ローソルダリングする必要がある。
【０００７】無電解はんだめっき方法は、これらＨＡＬ
処理と電着はんだめっきの欠点を解決する方法として最
近注目されているものである。この方法で厚付けめっき
として、クリームはんだによるプリコートなしで無電解
はんだめっき層をリフロー溶融して部品の電極部やリー
ド部を接合することが考えられるが、この方法ではめっ
き厚さが１０μｍ程度が限界であり、リフローはんだ付
けに十分な厚さのはんだめっき層を形成するのが困難で
あった。
処理と電着はんだめっきの欠点を解決する方法として最
近注目されているものである。この方法で厚付けめっき
として、クリームはんだによるプリコートなしで無電解
はんだめっき層をリフロー溶融して部品の電極部やリー
ド部を接合することが考えられるが、この方法ではめっ
き厚さが１０μｍ程度が限界であり、リフローはんだ付
けに十分な厚さのはんだめっき層を形成するのが困難で
あった。
【０００８】またこのはんだめっき層は、１０μｍ程度
の厚さになるとめっきが厚くなるにつれて組成分中の鉛
成分が多くなるため、リフローソルダリングに適した密
着性のよいはんだ組成のめっき膜を析出させることがで
きないという問題があった。
の厚さになるとめっきが厚くなるにつれて組成分中の鉛
成分が多くなるため、リフローソルダリングに適した密
着性のよいはんだ組成のめっき膜を析出させることがで
きないという問題があった。
【０００９】また前記した従来の方法はいずれもパッド
にはんだコート処理した後、さらにクリームはんだを印
刷やディスペンサなどを用いて供給するプリコート処理
をしなければならず、工程も増えるという問題もあっ
た。
にはんだコート処理した後、さらにクリームはんだを印
刷やディスペンサなどを用いて供給するプリコート処理
をしなければならず、工程も増えるという問題もあっ
た。
【００１０】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、表面実装部品をリフローはんだ付けするに
あたり、クリームはんだを用いることなく信頼性高くは
んだ付けすることができ、特に狭ピッチのＬＳＩを高密
度に実装するのに適する表面実装用プリント配線板を提
供することを目的とする。またその製造方法を提供する
ことを他の目的とする。
ものであり、表面実装部品をリフローはんだ付けするに
あたり、クリームはんだを用いることなく信頼性高くは
んだ付けすることができ、特に狭ピッチのＬＳＩを高密
度に実装するのに適する表面実装用プリント配線板を提
供することを目的とする。またその製造方法を提供する
ことを他の目的とする。
【００１１】
【発明の構成】本発明によればこの目的は、クリームは
んだによるはんだプリコート処理を行うことなく表面実
装部品をリフローはんだ付けするために用いる表面実装
用プリント配線板において、回路パターン上の表面実装
部品を実装するためのパッドまたはランド上に形成され
た鉛成分の多い厚付けの第１無電解めっき層と、その上
に重ねて形成された錫成分の多い薄付けの第２無電解め
っき層とを備えることを特徴とする表面実装用プリント
配線板、により達成される。
んだによるはんだプリコート処理を行うことなく表面実
装部品をリフローはんだ付けするために用いる表面実装
用プリント配線板において、回路パターン上の表面実装
部品を実装するためのパッドまたはランド上に形成され
た鉛成分の多い厚付けの第１無電解めっき層と、その上
に重ねて形成された錫成分の多い薄付けの第２無電解め
っき層とを備えることを特徴とする表面実装用プリント
配線板、により達成される。
【００１２】また他の目的は、クリームはんだによるは
んだプリコート処理を行うことなく表面実装部品をリフ
ローはんだ付けするために用いる表面実装用プリント配
線板の製造方法において、 ａ）銅張り積層板に回路パターンを形成し、 ｂ）回路パターンの表面実装部品を実装するためのパッ
ドまたはランド以外の部分にめっきレジストを塗布し、 ｃ）はんだめっき箇所を洗浄処理し、 ｄ）はんだめっき成分を主体とする第１めっき液を用い
て比較的厚い第１無電解めっき層を形成し、 ｅ）錫成分を多く含む第２めっき液を用いて比較的薄い
第２無電解めっき層を形成し、 ｆ）フュージング処理を行う、ことを特徴とする表面実
装用プリント配線板の製造方法、により達成される。
んだプリコート処理を行うことなく表面実装部品をリフ
ローはんだ付けするために用いる表面実装用プリント配
線板の製造方法において、 ａ）銅張り積層板に回路パターンを形成し、 ｂ）回路パターンの表面実装部品を実装するためのパッ
ドまたはランド以外の部分にめっきレジストを塗布し、 ｃ）はんだめっき箇所を洗浄処理し、 ｄ）はんだめっき成分を主体とする第１めっき液を用い
て比較的厚い第１無電解めっき層を形成し、 ｅ）錫成分を多く含む第２めっき液を用いて比較的薄い
第２無電解めっき層を形成し、 ｆ）フュージング処理を行う、ことを特徴とする表面実
装用プリント配線板の製造方法、により達成される。
【００１３】ここに第１無電解めっき層は、厚さを約１
４〜１６μｍとし、第２無電解めっき層は厚さ約４〜６
μｍとするのがよい。第１無電解めっき層は鉛組成分が
約５８％以上となるめっき層を析出させるめっき液を用
い、第２無電解めっき層は錫組成分が約８０％以上とな
るめっき層を析出させるめっき液を用いるのがよい。
４〜１６μｍとし、第２無電解めっき層は厚さ約４〜６
μｍとするのがよい。第１無電解めっき層は鉛組成分が
約５８％以上となるめっき層を析出させるめっき液を用
い、第２無電解めっき層は錫組成分が約８０％以上とな
るめっき層を析出させるめっき液を用いるのがよい。
【００１４】これらのめっき後に例えば２１０℃の温度
下で約９０秒間加熱処理（フュージング処理という）を
行うのがよい。この処理を行うことにより、２つのめっ
き層が多孔質であってもこれらを均一化して耐酸性およ
び耐食性のある緻密な組織に改質させ、はんだ付け性を
改善することができる。この発明はこのように、はんだ
供給量が適正量となるように２つの層のはんだめっき膜
厚をそれぞれ設定すると共に、第２層目を錫成分の多い
めっき層とすることによりリフロー性を向上させたもの
である。
下で約９０秒間加熱処理（フュージング処理という）を
行うのがよい。この処理を行うことにより、２つのめっ
き層が多孔質であってもこれらを均一化して耐酸性およ
び耐食性のある緻密な組織に改質させ、はんだ付け性を
改善することができる。この発明はこのように、はんだ
供給量が適正量となるように２つの層のはんだめっき膜
厚をそれぞれ設定すると共に、第２層目を錫成分の多い
めっき層とすることによりリフロー性を向上させたもの
である。
【００１５】
【実施態様】図１は本発明の一実施態様の処理工程を示
す基板の断面図、図２は処理工程の流れ図である。
す基板の断面図、図２は処理工程の流れ図である。
【００１６】被めっき材として例えばサイズ１５０×２
５０ｍｍの銅張り積層板１０を準備し（図２のステップ
１００）、それをエッチングしてＱＦＰおよびＳＯＰな
どの表面実装部品が実装可能な回路パターン１２を形成
する（ステップ１０２）。その後リフローはんだ付けす
るパッドやランドを残して他の部分にめっきレジスト１
４を塗布する（図１の（Ｂ）、ステップ１０４）。
５０ｍｍの銅張り積層板１０を準備し（図２のステップ
１００）、それをエッチングしてＱＦＰおよびＳＯＰな
どの表面実装部品が実装可能な回路パターン１２を形成
する（ステップ１０２）。その後リフローはんだ付けす
るパッドやランドを残して他の部分にめっきレジスト１
４を塗布する（図１の（Ｂ）、ステップ１０４）。
【００１７】次に洗浄処理を行う（ステップ１０６）。
この洗浄処理として、例えば脱脂剤ＭＫ−１２０（室町
化学（株）製）を所定濃度にした処理液に所定時間浸漬
して脱脂処理をし、過硫酸ソーダによるソフトエッチン
グの後、希硫酸による酸洗いのめっき下地処理行う。
この洗浄処理として、例えば脱脂剤ＭＫ−１２０（室町
化学（株）製）を所定濃度にした処理液に所定時間浸漬
して脱脂処理をし、過硫酸ソーダによるソフトエッチン
グの後、希硫酸による酸洗いのめっき下地処理行う。
【００１８】一方第１層と第２層のめっき層を形成する
ために、めっき液を表１および表２に示すように調合し
ておく。第１層用のめっき液は、一般的なはんだめっき
成分をベースとした表１に示す成分のものであり、最適
濃度を決めて調合する。第２層用のめっき液は、析出物
の錫組成分を多くしたものであり、表２に示すように第
１層用のめっき液成分のうちグルコン酸をグルコン酸ナ
トリウムに変更して各成分の濃度を決め調合したものと
する。
ために、めっき液を表１および表２に示すように調合し
ておく。第１層用のめっき液は、一般的なはんだめっき
成分をベースとした表１に示す成分のものであり、最適
濃度を決めて調合する。第２層用のめっき液は、析出物
の錫組成分を多くしたものであり、表２に示すように第
１層用のめっき液成分のうちグルコン酸をグルコン酸ナ
トリウムに変更して各成分の濃度を決め調合したものと
する。
【００１９】
【表１】 第１層形成用めっき液 塩化錫 0.1 mol/l 酢酸鉛 0.02 mol/l チオ尿素 75 g/l グルコン酸 0.5 mol/l
【００２０】
【表２】 第２層形成用めっき液 塩化錫 0.2 mol/l 酢酸鉛 0.02 mol/l チオ尿素 75 g/l グルコン酸ナトリウム 0.5 mol/l
【００２１】前記のように洗浄処理（ステップ１０６）
において酸洗いのめっき下地処理を済ませた被めっき材
を、直ちに第１層形成用めっき液に１０〜３０分間浸漬
して無電解めっき処理を行い、第１無電解めっき層１６
を形成した（図１の（Ｃ）、ステップ１０８）。その後
直ちに第２層形成用のめっき液に１分３０秒〜１８分間
浸漬してめっき処理をし、第２無電解めっき層１８を形
成した（図１の（Ｄ）、ステップ１１０）。その後めっ
きレジスト１４を剥離し（図１の（Ｅ）、ステップ１１
２）、水洗いしてから温風乾燥した。
において酸洗いのめっき下地処理を済ませた被めっき材
を、直ちに第１層形成用めっき液に１０〜３０分間浸漬
して無電解めっき処理を行い、第１無電解めっき層１６
を形成した（図１の（Ｃ）、ステップ１０８）。その後
直ちに第２層形成用のめっき液に１分３０秒〜１８分間
浸漬してめっき処理をし、第２無電解めっき層１８を形
成した（図１の（Ｄ）、ステップ１１０）。その後めっ
きレジスト１４を剥離し（図１の（Ｅ）、ステップ１１
２）、水洗いしてから温風乾燥した。
【００２２】めっき処理により２層重ねて析出したはん
だめっき層１６、１８を２１０℃９０秒のフュージング
処理によりそのめっき面を均一化し、滑らかにする。ま
たこの処理によって第１層１６と第２層１８にそれぞれ
含有されているＳｎ−Ｐｂの分布を均一化させ、最終的
なめっき層２０とする（ステップ１１４）。この結果製
品が完成する。第１回目のめっき処理（ステップ１０
８）と第２回目のめっき処理（ステップ１１０）の浸漬
時間は、実験により最適時間を求めることができる。表
３は各めっき液の浸漬時間の変化に対するめっき膜厚お
よび組成の変化を示す。
だめっき層１６、１８を２１０℃９０秒のフュージング
処理によりそのめっき面を均一化し、滑らかにする。ま
たこの処理によって第１層１６と第２層１８にそれぞれ
含有されているＳｎ−Ｐｂの分布を均一化させ、最終的
なめっき層２０とする（ステップ１１４）。この結果製
品が完成する。第１回目のめっき処理（ステップ１０
８）と第２回目のめっき処理（ステップ１１０）の浸漬
時間は、実験により最適時間を求めることができる。表
３は各めっき液の浸漬時間の変化に対するめっき膜厚お
よび組成の変化を示す。
【００２３】この実験の結果から、第１層１６のめっき
液浸漬時間は１８〜３０分が最適であり、第２層１８の
めっき液浸漬時間は５分〜１８分が最適であることが解
った。なおこの実験でめっき膜厚の測定には、セイコー
電子工業株式会社製造のケイ光Ｘ線膜厚計を用いた。ま
た組成成分の測定には、同社製造のプラズマ発光分光分
析装置を用いた。
液浸漬時間は１８〜３０分が最適であり、第２層１８の
めっき液浸漬時間は５分〜１８分が最適であることが解
った。なおこの実験でめっき膜厚の測定には、セイコー
電子工業株式会社製造のケイ光Ｘ線膜厚計を用いた。ま
た組成成分の測定には、同社製造のプラズマ発光分光分
析装置を用いた。
【００２４】
【表３】
【００２５】最も好ましい実施態様は次の処理により製
造したものである。すなわち第１層のめっき液に３０分
間浸漬し、第２層のめっき液に１３分間浸漬し、前記の
フュージング処理を施すことによってでき上がった製品
である。このプリント配線板に、ＱＦＰとＳＯＰのＬＳ
Ｉからなる表面実装部品を搭載してリフローソルダリン
グした。
造したものである。すなわち第１層のめっき液に３０分
間浸漬し、第２層のめっき液に１３分間浸漬し、前記の
フュージング処理を施すことによってでき上がった製品
である。このプリント配線板に、ＱＦＰとＳＯＰのＬＳ
Ｉからなる表面実装部品を搭載してリフローソルダリン
グした。
【００２６】プリヒート条件を１４０℃、９０秒とし、
リフロー条件を２１０℃、９０秒としてＱＦＰとＳＯＰ
のＬＳＩのリード部と、プリント配線板の無電解はんだ
めっきしたパッドとを接合した結果、良好なはんだ付け
性が得られた。
リフロー条件を２１０℃、９０秒としてＱＦＰとＳＯＰ
のＬＳＩのリード部と、プリント配線板の無電解はんだ
めっきしたパッドとを接合した結果、良好なはんだ付け
性が得られた。
【００２７】この実験例では、第１層１６のめっき膜厚
を１４〜１６μｍ、第２層１８のめっき膜厚を４〜６μ
ｍ程度にすることを目標としたが、回路パターンの配線
密度やパッド寸法、リード寸法等の条件によって、これ
らのめっき膜厚も変えてもよいのは勿論である。また第
１層１６の組成は鉛成分が５８重量％以上が望ましく、
第２層の組成は錫成分が８０重量％以上とするのが望ま
しいが、はんだ付け条件によってこれらの組成は変化さ
せてもよいのも勿論である。
を１４〜１６μｍ、第２層１８のめっき膜厚を４〜６μ
ｍ程度にすることを目標としたが、回路パターンの配線
密度やパッド寸法、リード寸法等の条件によって、これ
らのめっき膜厚も変えてもよいのは勿論である。また第
１層１６の組成は鉛成分が５８重量％以上が望ましく、
第２層の組成は錫成分が８０重量％以上とするのが望ま
しいが、はんだ付け条件によってこれらの組成は変化さ
せてもよいのも勿論である。
【００２８】
【発明の効果】請求項１の発明は以上のように、回路パ
ターンのパッドまたはランドに鉛成分の多い厚付けの第
１無電解めっき層と、その上に錫成分が多い薄付けの第
２無電解めっき層とを重ねたものであるから、リフロー
はんだ付けに十分な量のはんだをパッドまたはランドに
供給できる。
ターンのパッドまたはランドに鉛成分の多い厚付けの第
１無電解めっき層と、その上に錫成分が多い薄付けの第
２無電解めっき層とを重ねたものであるから、リフロー
はんだ付けに十分な量のはんだをパッドまたはランドに
供給できる。
【００２９】このためクリームはんだを印刷やディスペ
ンサを用いて塗布する必要が無くなり、プリント配線板
の製造工数が減る。また各パッドまたはランドに供給す
るはんだ量を高精度に管理でき、各パッドまたはランド
とめっき層との密着性を良くしてはんだ付けの信頼性を
向上させることができる。このため特に狭ピッチのＬＳ
Ｉの高密度実装に適したものとなる。
ンサを用いて塗布する必要が無くなり、プリント配線板
の製造工数が減る。また各パッドまたはランドに供給す
るはんだ量を高精度に管理でき、各パッドまたはランド
とめっき層との密着性を良くしてはんだ付けの信頼性を
向上させることができる。このため特に狭ピッチのＬＳ
Ｉの高密度実装に適したものとなる。
【００３０】ここに第１めっき層の厚さは１４〜１６μ
ｍとし、第２めっき層の厚さを４〜６μｍとすれば、Ｑ
ＦＰやＳＯＰなどのＬＳＩのリフローはんだ付けに好適
なはんだ量とすることができる（請求項２）。
ｍとし、第２めっき層の厚さを４〜６μｍとすれば、Ｑ
ＦＰやＳＯＰなどのＬＳＩのリフローはんだ付けに好適
なはんだ量とすることができる（請求項２）。
【００３１】まためっき後にフュージング処理を施して
おけば、各めっき層の成分が均一化し、表面が滑らかで
耐食性の良い状態となり、回路パターンとの密着性が向
上する。さらに請求項３の発明によればこのプリント配
線板の製造方法が得られる。
おけば、各めっき層の成分が均一化し、表面が滑らかで
耐食性の良い状態となり、回路パターンとの密着性が向
上する。さらに請求項３の発明によればこのプリント配
線板の製造方法が得られる。
【図１】本発明の一実施態様の処理過程における断面図
【図２】同じく処理工程の流れ図
１０ 銅張り積層板 １２ 回路パターン １４ めっきレジスト １６ 第１無電解めっき層 １８ 第２無電解めっき層 ２０ はんだめっき層
Claims (3)
- 【請求項１】 クリームはんだによるはんだプリコート
処理を行うことなく表面実装部品をリフローはんだ付け
するために用いる表面実装用プリント配線板において、
回路パターン上の表面実装部品を実装するためのパッド
またはランド上に形成された鉛成分の多い厚付けの第１
無電解めっき層と、その上に重ねて形成された錫成分の
多い薄付けの第２無電解めっき層とを備えることを特徴
とする表面実装用プリント配線板。 - 【請求項２】 第１無電解めっき層は厚さ約１４〜１６
μｍであり、第２無電解めっき層は厚さ約４〜６μｍで
ある請求項１の表面実装用プリント配線板。 - 【請求項３】 クリームはんだによるはんだプリコート
処理を行うことなく表面実装部品をリフローはんだ付け
するために用いる表面実装用プリント配線板の製造方法
において、 ａ）銅張り積層板に回路パターンを形成し、 ｂ）回路パターンの表面実装部品を実装するためのパッ
ドまたはランド以外の部分にめっきレジストを塗布し、 ｃ）はんだめっき箇所を洗浄処理し、 ｄ）はんだめっき成分を主体とする第１めっき液を用い
て比較的厚い第１無電解めっき層を形成し、 ｅ）錫成分を多く含む第２めっき液を用いて比較的薄い
第２無電解めっき層を形成し、 ｆ）フュージング処理を行う、ことを特徴とする表面実
装用プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34728895A JPH09167883A (ja) | 1995-12-14 | 1995-12-14 | 表面実装用プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34728895A JPH09167883A (ja) | 1995-12-14 | 1995-12-14 | 表面実装用プリント配線板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167883A true JPH09167883A (ja) | 1997-06-24 |
Family
ID=18389200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34728895A Pending JPH09167883A (ja) | 1995-12-14 | 1995-12-14 | 表面実装用プリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09167883A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9821397B2 (en) | 2004-12-20 | 2017-11-21 | Senju Metal Industry Co., Ltd. | Solder precoating method and workpiece for electronic equipment |
| CN115488074A (zh) * | 2022-09-29 | 2022-12-20 | 西安微电子技术研究所 | 一种管壳封装植球植柱前处理方法 |
-
1995
- 1995-12-14 JP JP34728895A patent/JPH09167883A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9821397B2 (en) | 2004-12-20 | 2017-11-21 | Senju Metal Industry Co., Ltd. | Solder precoating method and workpiece for electronic equipment |
| CN115488074A (zh) * | 2022-09-29 | 2022-12-20 | 西安微电子技术研究所 | 一种管壳封装植球植柱前处理方法 |
| CN115488074B (zh) * | 2022-09-29 | 2023-11-03 | 西安微电子技术研究所 | 一种管壳封装植球植柱前处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235139A (en) | Method for fabricating printed circuits | |
| JP3220784B2 (ja) | 表面のはんだ付け性増強方法 | |
| US6015482A (en) | Printed circuit manufacturing process using tin-nickel plating | |
| JP2525521B2 (ja) | 無電解スズ―鉛合金めっき浴 | |
| WO1979000083A1 (en) | Process for manufacturing printed circuit boards | |
| JPH08232072A (ja) | 銀めっき | |
| US4829553A (en) | Chip type component | |
| JPH05327187A (ja) | プリント配線板及びその製造法 | |
| JPH0828561B2 (ja) | プリント配線板の製造法 | |
| JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JPH09167883A (ja) | 表面実装用プリント配線板およびその製造方法 | |
| JP3660777B2 (ja) | 錫合金膜の形成方法およびその錫合金めっき浴 | |
| JP4096671B2 (ja) | 電子部品のめっき方法、及び電子部品 | |
| JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
| JP2681738B2 (ja) | 連続的はんだ回路形成法 | |
| JP2002256444A (ja) | 配線基板 | |
| WO1994018350A1 (fr) | Alliage a plaquer, son procede de placage et solution de placage | |
| US20040202958A1 (en) | Plating-pretreatment solution and plating-pretreatment method | |
| JPH0621621A (ja) | 回路パターンの形成方法 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JP2655129B2 (ja) | プリント配線板の製造方法 | |
| JPH06342968A (ja) | プリント配線板、その製造方法及びその実装方法 | |
| JP2705675B2 (ja) | 印刷配線板の製造方法 | |
| JPH04357899A (ja) | 予備半田層付き回路基板の製造方法 | |
| JP2665293B2 (ja) | 配線回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050126 |
|
| A521 | Written amendment |
Effective date: 20050307 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050719 |