JPH04357899A - 予備半田層付き回路基板の製造方法 - Google Patents

予備半田層付き回路基板の製造方法

Info

Publication number
JPH04357899A
JPH04357899A JP15939791A JP15939791A JPH04357899A JP H04357899 A JPH04357899 A JP H04357899A JP 15939791 A JP15939791 A JP 15939791A JP 15939791 A JP15939791 A JP 15939791A JP H04357899 A JPH04357899 A JP H04357899A
Authority
JP
Japan
Prior art keywords
solder layer
lead
auxiliary solder
tin
preliminary solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15939791A
Other languages
English (en)
Inventor
Tomosane Shinohara
篠原 伴実
Yuichi Obara
小原 裕一
Masanao Kono
河野 政直
Hisao Irie
久夫 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Harima Chemical Inc
Original Assignee
Furukawa Electric Co Ltd
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Harima Chemical Inc filed Critical Furukawa Electric Co Ltd
Priority to JP15939791A priority Critical patent/JPH04357899A/ja
Publication of JPH04357899A publication Critical patent/JPH04357899A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パッド上に予備半田層
を形成した回路基板の製造方法に関するものである。
【0002】
【従来の技術】回路基板の製造時には通常、回路基板を
製造した時点で、電子部品を半田付けする部分であるパ
ッドの表面に予め薄い半田層(予備半田層)を形成する
ことが行われている。この回路基板に電子部品を実装す
るときは、その予備半田層の上にクリーム半田を印刷し
、その上に電子部品を載置し、リフロー炉に通して、電
子部品を回路基板のパッドに半田付けする。
【0003】パッド表面に予備半田層を形成するのは次
の理由による。すなわち、回路基板のパッドは銅箔が露
出する部分であるため、その表面に銅の酸化被膜ができ
やすく、酸化被膜ができると、部品実装時に半田の濡れ
性がわるくなり、良好な半田付けを行うことができない
。特に回路基板は、製造後ただちに部品が実装されるわ
けではなく、部品を実装するまでに運搬や保管の期間が
あるため、その間にパッド表面に酸化被膜ができる可能
性が大きい。このため予備半田層を設けてパッド表面の
酸化を防止し、部品実装時の半田付けが確実に行えるよ
うにするものである。
【0004】従来、回路基板のパッドへの予備半田層の
形成には、HAL(ホットエアレベラー)法が広く用い
られている。この方法は、製造された回路基板を溶融半
田浴の中に浸漬した後、引き上げて、パッド上に半田を
付着させ、その直後に熱風を吹きつけて、余分な半田を
吹き飛ばして薄い半田層を形成するという方法である。
【0005】
【発明が解決しようとする課題】しかし予備半田層を形
成すれば、部品実装時の半田付け性は万全というわけで
はない。それは、予備半田層を形成しても、予備半田層
の表面の酸化があるからである。従来のHAL法で形成
した予備半田層は、表面の酸化が進行すると、半田付け
性がわるくなることが知られている。特に回路基板の両
面に部品を実装する場合には、片面に部品を実装する際
に、そのときの加熱処理で反対面の予備半田層が酸化さ
れてしまい、次に反対面へ部品実装を実装するときに半
田付けが困難になるケースが多い。
【0006】本発明は、このような問題点に鑑み、表面
が酸化されても半田付け性が低下しない予備半田層付き
回路基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】予備半田層の表面には錫
と鉛が露出しているから、この表面が酸化されると酸化
錫と酸化鉛が生成される。このため予備半田層の上にク
リーム半田を塗布して半田付けを行うためには、クリー
ム半田に含まれるフラックス(ロジン)でこれらの酸化
物が除去されなければならない。しかし実験によると、
酸化錫は酸化鉛よりクリーム半田のフラックス特にハロ
ゲンを含まない低活性のフラックスで清浄化しにくいこ
とが確認された。
【0008】一方、HAL法で形成した予備半田層の表
面を観察すると、鉛より錫の露出面積が格段に多いこと
が分かる。これより、HAL法で形成した予備半田層が
、表面が酸化されたときに半田付け性が低下するのは、
表面の錫の露出面積が大きいことと、酸化錫がクリーム
半田のフラックスで清浄化しにくいことのためと考えら
れる。
【0009】そこで本発明は、パッド上に予備半田層を
形成した後、その予備半田層の表面に有機酸鉛塩を塗布
し、加熱することにより、予備半田層表面の錫に対する
鉛の面積比を大きくすることを特徴とするものである。
【0010】
【作用】予備半田層の表面に有機酸鉛塩を塗布し、加熱
すると、予備半田層表面の錫が有機酸鉛塩により鉛に置
換され、予備半田層の表面に鉛が多く露出するようにな
る。この状態では、予備半田層の表面が酸化されても、
酸化鉛の面積が多くなるだけであるから、クリーム半田
中の、ハロゲンを含まない低活性のフラックスによって
も容易に清浄化することが可能となる。
【0011】
【実施例】以下、本発明の実施例を詳細に説明する。パ
ッドサイズ 0.3×1.4 mm、パッド配列ピッチ
 0.5mmの、48ピンQFP型部品搭載用パッドと
、パッドサイズ 0.6×0.6 mmのチップ部品搭
載用パッドと、パッドサイズ 0.3×7.5 mmの
テストパターン等を形成した 200×250 mmの
ガラスエポキシ回路基板にHAL法により予備半田層を
形成した。
【0012】得られた予備半田層の厚さは1〜5μm 
、合金組成は錫50〜70%、残部鉛となっていた。こ
の回路基板の表面に有機酸(ロジン酸)鉛塩31wt%
、活性剤37wt%、粘度調整剤32wt%からなるペ
ーストを塗布し、 210℃で2分間加熱した。
【0013】この処理のあと予備半田層の表面を蛍光X
線により分析した結果、面積比で錫30〜50%、残部
鉛となっていた。これは予備半田層の表面が鉛リッチに
なったことを示している。したがってこの予備半田層は
表面が酸化されても半田付け性が低下しない。
【0014】なお、有機酸鉛塩の塗布はペーストをはけ
塗りすること等により行えるため、特別な設備や技術を
必要としない。また有機酸鉛塩の塗布は、有機酸鉛塩を
溶液とし、そこに回路基板を浸漬することによって行う
こともできる。また上記実施例では、HAL法により形
成した予備半田層について説明したが、予備半田層の形
成方法は特に限定されるものではなく、例えば無電解メ
ッキ法や電解メッキ法により形成することもできる。
【0015】
【発明の効果】以上説明したように本発明によれば、特
別な設備や技術を必要とすることなく、表面の錫に対す
る鉛の面積比の大きい予備半田層をもつ予備半田層付き
回路基板を製造することができる。このため予備半田層
の表面が酸化された後においても、ハロゲン系の活性剤
を含まないクリーム半田によって良好な半田付けを行う
ことができる。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  パッド上に予備半田層を形成した後、
    その予備半田層の表面に有機酸鉛塩を塗布し、加熱する
    ことにより、予備半田層表面の錫に対する鉛の面積比を
    大きくすることを特徴とする予備半田層付き回路基板の
    製造方法。
JP15939791A 1991-06-04 1991-06-04 予備半田層付き回路基板の製造方法 Pending JPH04357899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15939791A JPH04357899A (ja) 1991-06-04 1991-06-04 予備半田層付き回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15939791A JPH04357899A (ja) 1991-06-04 1991-06-04 予備半田層付き回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH04357899A true JPH04357899A (ja) 1992-12-10

Family

ID=15692888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15939791A Pending JPH04357899A (ja) 1991-06-04 1991-06-04 予備半田層付き回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH04357899A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695571A (en) * 1993-06-01 1997-12-09 Fujitsu Limited Cleaning method using a defluxing agent
JP2007190603A (ja) * 2006-01-23 2007-08-02 Nippon Alum Co Ltd はんだ接合方法及びはんだ接合体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695571A (en) * 1993-06-01 1997-12-09 Fujitsu Limited Cleaning method using a defluxing agent
US6050479A (en) * 1993-06-01 2000-04-18 Fujitsu, Ltd. Defluxing agent cleaning method and cleaning apparatus
JP2007190603A (ja) * 2006-01-23 2007-08-02 Nippon Alum Co Ltd はんだ接合方法及びはんだ接合体

Similar Documents

Publication Publication Date Title
US7101782B2 (en) Method of making a circuitized substrate
KR101184108B1 (ko) 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JPH05327187A (ja) プリント配線板及びその製造法
JPH0828561B2 (ja) プリント配線板の製造法
JP2008042071A (ja) 無電解めっき方法
JP3354221B2 (ja) バンプ電極の形成方法
JPH04357899A (ja) 予備半田層付き回路基板の製造方法
JP3362079B2 (ja) はんだ粉末定着方法
JP3657874B2 (ja) 半導体装置および電子機器
KR940009173B1 (ko) 프린트 기판의 제조방법
JPH09167883A (ja) 表面実装用プリント配線板およびその製造方法
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法
JPH03270193A (ja) プリント基板の製造方法
JP3520457B2 (ja) 錫被覆金属板及びその製造法
JP2858494B2 (ja) プリント配線基板用予備はんだ
JPH06342968A (ja) プリント配線板、その製造方法及びその実装方法
JP3468876B2 (ja) プリント配線板およびその製造方法
JPH05259632A (ja) プリント配線板およびその製造方法
JP2004022849A (ja) フレキシブルプリント配線基板並びに無鉛半田付け方法
JPH0661624A (ja) プリント基板及び該プリント基板への電子部品の実装方法
JPH06181380A (ja) 表面実装用基板およびその製造方法
JP2002270633A (ja) 電子機器
JP2003069214A (ja) 非鉛系はんだを用いる電子回路基板の製造方法
JP2003163135A (ja) 積層チップ部品