JP2858494B2 - プリント配線基板用予備はんだ - Google Patents

プリント配線基板用予備はんだ

Info

Publication number
JP2858494B2
JP2858494B2 JP3288678A JP28867891A JP2858494B2 JP 2858494 B2 JP2858494 B2 JP 2858494B2 JP 3288678 A JP3288678 A JP 3288678A JP 28867891 A JP28867891 A JP 28867891A JP 2858494 B2 JP2858494 B2 JP 2858494B2
Authority
JP
Japan
Prior art keywords
solder
copper
weight
printed wiring
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3288678A
Other languages
English (en)
Other versions
JPH05129771A (ja
Inventor
誠樹 作山
勲 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3288678A priority Critical patent/JP2858494B2/ja
Publication of JPH05129771A publication Critical patent/JPH05129771A/ja
Application granted granted Critical
Publication of JP2858494B2 publication Critical patent/JP2858494B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線基板の導
体パターン上に被覆する予備はんだ、より詳しくは、そ
のはんだ合金組成に関する。多数の情報を高速に処理す
る必要性から、情報処理装置は小型化および大容量化が
図られ、これを実現するために電子部品を小型化すると
ともに高密度実装が行われている。そして、このような
電子部品を搭載する配線基板として耐熱性の合成樹脂、
セラミックス、ガラスセラミックスなどからなる多層基
板が用いられている。
【0002】ガラスエポキシなどからなるプリント配線
基板の場合には、銅張り基板に写真蝕刻技術(フォトリ
ソグラフィ)で微細な導体パターンを形成して単位基板
とし、これを複数枚用意しプリプレグを挟んで熱圧着し
て一体化することで多層プリント配線板としている。ま
た、ガラスセラミックス(或いは、セラミックス)基板
の場合には、導体パターンをスクリーン印刷したグリー
ンシートを積層し、加熱焼成することで多層プリント配
線板としている。
【0003】配線基板での電子回路を構成する導体パタ
ーンは電気伝導度の点から、ほとんどの場合に、銅(C
u)が採用されているが、酸化され易いために、基板表
面の導体パターンの上に予備はんだ(ソルダーコート)
を薄く形成して、該導体パターンの酸化を防止するとと
もに、ここに装着する素子の端子とのはんだぬれ性を確
保している。
【0004】
【従来の技術】配線基板の銅導体パターンの酸化防止お
よびはんだ付け性確保のための予備はんだは、配線基板
をはんだ浴に浸漬し、引き上げる際に熱風を吹きつけて
余計なはんだを除去することで該導体パターン上に形成
されている。実装する電子部品がIC、LSIなどの半
導体装置の場合に、これまでリード端子を熔着する(導
体パターンの)パッドの大きさが0.65mm幅であったも
のを、半導体装置の高集積化、微細化にともなって0.3
mm幅程度にまで小さくされかつパッド間隔も短くされて
きている。そこで、隣接するパッドとの絶縁を保証する
ために、パッド上に被覆する予備はんだの厚さを、従来
の0.8〜80μmより薄くする必要がある。
【0005】従来より予備はんだの材料としては、錫−
鉛(Sn−Pb)共晶はんだが一般に使用されている。
そして、形成した予備はんだは半導体装置などの表面実
装が行われる前になされる熱処理の影響を受けて、酸化
されることが多い。以下、耐熱性樹脂のプリント配線基
板に予備はんだを被覆する場合の従来例を説明する。
【0006】通常の工程にしたがって作製されたプリン
ト配線基板の表面銅導体パターンに予備はんだをコーテ
ィングするために、該プリント配線基板をSn−Pbは
んだ浴に浸漬し、引き上げる際に熱風を吹きつけて余分
なはんだを飛散させている。この際にプリント配線基板
ははんだ浴によって加熱され、はんだは冷却過程で酸化
される。また、プリント配線基板のスルーホールに抵抗
器やコンデンサなどの個別部品を装着してから、フロー
ソルダリングではんだ付けを行うことがあり、この場合
にも基板は加熱され、予備はんだは酸化される。
【0007】予備はんだの酸化の現象は次のように進行
する。 はんだ合金を構成している錫(Sn)は鉛(Pb)よ
りも酸化し易いので、錫が酸化する。 2Sn+O2 →2SnO 一方、鉛成分は錫成分の減少によって単独の鉛となっ
て表面に析出し、酸化される。
【0008】2Pb+O2 →2PbO このように予備はんだは加熱の影響を受けて酸化物が表
面に生じて、ぬれ性が低下する。さらに、導体パターン
の銅(Cu)がはんだ中へ拡散し、錫と反応してCu3
SnやCu6 Sn5 などの金属間化合物を生じさせ、こ
れらが予備はんだの表面にまで成長して、ぬれ性を低下
させる。これらのぬれ性低下ははんだ付け性をも低下さ
せることになる。
【0009】その防止対策として、従来は、予備はんだ
層を厚くすることで対応していたが、上述したように半
導体装置の高集積化に伴って厚くすることは難しい。そ
こではんだ付けの前に、接合部分(パッド)を表面研磨
して薄くするという便法を採用することもある。しかし
ながら、このような表面研磨は面倒であり、その実施は
困難を伴う。
【0010】
【発明が解決しようとする課題】プリント配線基板の導
体パターン(銅)の酸化を防ぎかつはんだぬれ性を確保
するための予備はんだではあるが、その機能をもっと向
上させることが求められている。また、実装する半導体
装置の高集積化に応じて予備はんだの厚さをより薄くす
ることも求められている。
【0011】本発明の目的は、これらの要求に答える予
備はんだを提供することである。
【0012】
【課題を解決するための手段】上記の目的が、プリント
配線基板上に形成してある導体パターンを被覆するのに
使用する予備はんだにおいて、該はんだが錫−鉛合金に
0.1重量%以上で該錫−鉛合金の固溶限以内の銅と、
インジウムおよびゲルマニウムのうちの少なくとも一種
を添加してなることを特徴とするプリント配線基板用
予備はんだによって達成される。
【0013】これら添加元素は、錫−鉛合金に対して、
インジウムの添加量が0.1〜0.5重量%であり、銅の
添加量が0.1重量%以上で該錫−鉛合金の固溶限以内
であり、そしてゲルマニウムの添加量が0.005〜0.
1重量%であることが好ましい。そして、錫−鉛合金
は、錫50〜70重量%と、鉛および不可避的不純物の
残部とからなり、最も好ましくは、錫63重量%の共晶
はんだ組成である。
【0014】
【作用】本発明において、薄くしてもはんだぬれ性を確
保することのできる予備はんだとするには、次のような
添加元素効果を利用している。 はんだぬれ性を損なわずに錫−鉛(Sn−Pb)はん
だの上を覆い、酸化を妨げる金属(インジウムおよびゲ
ルマニウム)を添加する。
【0015】インジウムの添加量が0.5重量%を越え、
あるいはゲルマニウムの添加量が0.1重量%を越える
と、インジウムは、表面張力が極度に低下し、はんだブ
リッジが生じる。また、Geは、はんだの融点が上昇
し、予備はんだ表面がざらつくなど不具合が生じる。 銅がはんだ中へ拡散して、金属間化合物を生じさせ、
これが成長することがぬれ性を損なう原因であるので、
銅の拡散を抑制する金属(銅)を添加する。
【0016】銅の添加量ははんだの固溶限以内であり、
錫−鉛共晶はんだの240℃における銅の固溶限は0.4
2重量%である。銅を予備はんだに予め含有させておく
ことで、導体パターンからの銅拡散を阻止することがで
き、Cu3 SnやCu6 Sn 5 などの金属間化合物が予
備はんだ表面まで成長するのを防止することができる。
【0017】これらインジウム、銅、ゲルマニウムを組
み合わせて適量添加すると、添加効果がそのまま現れ、
良好なはんだ付けを行うことができる。
【0018】
【実施例】以下、添付図面を参照して、本発明の実施態
様例および比較例によって本発明を詳細に説明する。実施例1(インジウム添加の場合) 試験片として銅板(形状寸法:50×5×1mm)に厚さ
20μmの銅メッキを施したものを用意した。Sn−P
b共晶はんだに対してInを0.1〜1.0重量%添加し、
あるいは添加しないで、溶融して予備はんだ浴とした。
これら溶融はんだ浴に試験片を5秒間浸漬して、厚さ0.
3μmの予備はんだ層を被覆した。予備はんだ表面の酸
化がぬれ性に及ぼす影響を調べるために、大気中にて1
70℃、1時間加熱した。そして、試験片の一端をSn
−Pb共晶はんだ浴に浸漬し、引き上げるメニスコグラ
フぬれ性試験法により、はんだぬれ時間を調べた。また
0.3mmピッチで形成されたパッドを含むプリント板に
ソルダーコートし、はんだ付け性を調べた。この試験結
果を表1に示す。
【0019】
【表1】
【0020】表1から分かるように、In添加はぬれ時
間について0.5重量%のときに最良の結果(最も短い)
が得られる。In添加量がそれよりも多くなると、ぬれ
時間は比較的短いが、はんだの表面張力が低下してブリ
ッジが発生し易くなる。これは、0.3mmピッチで形成
されたパッドを含む、プリント板を半田浴の中に浸漬し
てのデータである。なお、ブリッジとは導体パターンの
隣接するパッド間に生じるそれらを結ぶはんだの橋掛け
をいい、この場合には、0.5μmピッチ(ラインアンド
スペース)の間隔である。また、不良とははんだのはじ
き(一部ぬれていない)があった場合である。
【0021】実施例2(銅添加の場合) 実施例1と同じように銅メッキした銅板の試験片を用意
した。Sn−Pb共晶はんだに対してCuを0.1〜5重
量%添加し、あるいは添加しないで、溶融して予備はん
だ浴とした。実施例1と同様にして試験片に予備はんだ
層を被覆し、大気中で加熱した。そして、試験片の一端
をSn−Pb共晶はんだ浴に浸漬し、引き上げるメニス
コグラフぬれ性試験法により、はんだぬれ時間およびは
んだ付け性を調べた。この試験結果を表2に示す。
【0022】
【表2】
【0023】表2から分かるように、Cu添加量が固溶
限(0.3%)の付近が最も良く(ぬれ時間が短く)、そ
れよりも多くなると、ぬれ時間は変わらないものの、は
んだの粘度が上昇するためにブリッジが発生し易くな
る。実施例3(ゲルマニウム添加の場合) 実施例1と同じように銅メッキした銅板の試験片を用意
した。Sn−Pb共晶はんだに対してGeを0.005〜
0.3重量%添加し、あるいは添加しないで、溶融して予
備はんだ浴とした。実施例1と同様にして試験片に予備
はんだ層を被覆し、大気中で加熱した。そして、試験片
の一端をSn−Pb共晶はんだ浴に浸漬し、引き上げる
メニスコグラフぬれ性試験法により、はんだぬれ時間お
よびはんだ付け性を調べた。この試験結果を表3に示
す。
【0024】
【表3】
【0025】表3から分かるように、Ge添加はぬれ時
間について0.02重量%のときに最良の結果(最も短
い)が得られる。添加量がそれよりも多くなると、ぬれ
時間は比較的短いが、はんだの表面張力が増加し厚さの
バラツキが生じ易くなる。実施例4(インジウムおよび銅の添加の場合) 実施例1と同じように銅メッキした銅板の試験片を用意
した。Sn−Pb共晶はんだに対してInを0.1〜1.0
重量%かつ銅を0.3〜5重量%添加し、あるいは両方と
も添加しないで、溶融して予備はんだ浴とした。実施例
1と同様にして試験片に予備はんだ層を被覆し、大気中
で加熱した。そして、試験片の一端をSn−Pb共晶は
んだ浴に浸漬し、引き上げるメニスコグラフぬれ性試験
法により、はんだぬれ時間およびはんだ付け性を調べ
た。この試験結果を表4に示す。
【0026】
【表4】
【0027】表4から分かるように、In添加量が0.5
重量%かつCu添加量が0.3重量%のときに最も良い結
果が得られる。添加量の最適値は実施例1および2と対
応しており、さらにはんだぬれ時間が0.76秒と実施例
1および2よりも更に短くなっている。実施例5(ゲルマニウムおよび銅の添加の場合) 実施例1と同じように銅メッキした銅板の試験片を用意
した。Sn−Pb共晶はんだに対してGeを0.005〜
0.05重量%かつ銅を0.3〜5重量%添加し、あるいは
両方とも添加しないで、溶融して予備はんだ浴とした。
実施例1と同様にして試験片に予備はんだ層を被覆し、
大気中で加熱した。そして、試験片の一端をSn−Pb
共晶はんだ浴に浸漬し、引き上げるメニスコグラフぬれ
性試験法により、はんだぬれ時間およびはんだ付け性を
調べた。この試験結果を表5に示す。
【0028】
【表5】
【0029】表5から分かるように、Ge添加量が0.0
2重量%かつCu添加量が0.3重量%のときに最も良い
結果が得られる。添加量の最適値は実施例2および3と
対応しており、さらにはんだぬれ時間が0.75秒と実施
例2および3よりも更に短くなっている。実施例6(インジウム、ゲルマニウムおよび銅の添加の
場合) 実施例1と同じように銅メッキした銅板の試験片を用意
した。Sn−Pb共晶はんだに対してInを0.1〜0.5
重量%、Geを0.01〜0.02重量%かつ銅を0.3重量
%添加し、あるいは三者とも添加しないで、溶融して予
備はんだ浴とした。実施例1と同様にして試験片に予備
はんだ層を被覆し、大気中で加熱した。そして、試験片
の一端をSn−Pb共晶はんだ浴に浸漬し、引き上げる
メニスコグラフぬれ性試験法により、はんだぬれ時間お
よびはんだ付け性を調べた。この試験結果を表6に示
す。
【0030】
【表6】
【0031】表6から分かるように、In添加量が0.5
重量%、Ge添加量が0.02重量%かつCu添加量が0.
3重量%のときに最も良い結果が得られる。添加量の最
適値は実施例1〜5と対応しており、さらにはんだぬれ
時間が0.69秒と実施例1〜5よりも更に短くなってい
る。はんだ付け性では、In添加によるブリッジ発生
(表面張力低下が原因)はGe添加(表面張力を大きく
する効果)によって抑えられて改善されている。このよ
うに複合添加の効果が現れている。
【0032】
【発明の効果】以上説明したように、本発明に係る予備
はんだであれば、プリント配線基板の導体パターンを被
覆するその厚さを0.3μmのように薄くしても、良好な
はんだぬれ性を確保することができ、高集積化された半
導体装置の実装に適するプリント配線基板を提供するこ
とができる。
フロントページの続き (56)参考文献 特開 昭52−16432(JP,A) 特開 昭62−230493(JP,A) 特開 平1−233087(JP,A) 特開 平1−148487(JP,A) 特開 昭61−132295(JP,A) (58)調査した分野(Int.Cl.6,DB名) H05K 3/34 H05K 3/24 B23K 35/22

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 プリント配線基板上に形成してある導体
    パターンを被覆するのに使用する予備はんだにおいて、
    該はんだが錫−鉛合金に0.1重量%以上で該錫−鉛合
    金の固溶限以内の銅と、インジウムおよびゲルマニウム
    のうちの少なくとも一種とを添加してなることを特徴と
    するプリント配線基板用予備はんだ。
  2. 【請求項2】 前記錫−鉛合金に対して、インジウムの
    添加量は0.1〜0.5重量%であり、ゲルマニウムの
    添加量は0.005〜0.1重量%であることを特徴と
    する請求項1記載の予備はんだ。
  3. 【請求項3】 前記錫−鉛合金は、錫50〜70重量%
    と、鉛および不可避的不純物の残部とからなることを特
    徴とする請求項1記載の予備はんだ。
JP3288678A 1991-11-05 1991-11-05 プリント配線基板用予備はんだ Expired - Fee Related JP2858494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3288678A JP2858494B2 (ja) 1991-11-05 1991-11-05 プリント配線基板用予備はんだ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3288678A JP2858494B2 (ja) 1991-11-05 1991-11-05 プリント配線基板用予備はんだ

Publications (2)

Publication Number Publication Date
JPH05129771A JPH05129771A (ja) 1993-05-25
JP2858494B2 true JP2858494B2 (ja) 1999-02-17

Family

ID=17733273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3288678A Expired - Fee Related JP2858494B2 (ja) 1991-11-05 1991-11-05 プリント配線基板用予備はんだ

Country Status (1)

Country Link
JP (1) JP2858494B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head

Also Published As

Publication number Publication date
JPH05129771A (ja) 1993-05-25

Similar Documents

Publication Publication Date Title
JP4428448B2 (ja) 鉛フリーはんだ合金
JP3688429B2 (ja) 電子部品実装用基板および電子部品実装基板
JP4923336B2 (ja) 回路基板及び該回路基板を用いた電子機器
JP3232963B2 (ja) 有機基板接続用鉛レスはんだ及びそれを用いた実装品
WO1997000753A1 (fr) Metal d'apport de brasage, composant electronique soude et plaque de circuit electronique
US5973932A (en) Soldered component bonding in a printed circuit assembly
JP2003198117A (ja) はんだ付け方法および接合構造体
US6485843B1 (en) Apparatus and method for mounting BGA devices
KR101184108B1 (ko) 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
JP5382057B2 (ja) 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器
JPH1041621A (ja) 錫−ビスマスはんだの接合方法
JP2003332731A (ja) Pbフリー半田付け物品
KR19980086730A (ko) 땜납재료 및 그것을 사용한 전자부품
JP2858494B2 (ja) プリント配線基板用予備はんだ
US20020130163A1 (en) Soldering method, soldering device, and method and device of fabricating electronic circuit module
US20230328895A1 (en) Electronic component mounting structure and method for manufacturing same
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP3252743B2 (ja) セラミックス回路基板
EP0588093A1 (en) Method of treating surface of wiring on circuit board
JP2809298B2 (ja) 表面実装用基板を用いた半導体装置
JP2003258161A (ja) 電子部品実装用配線基板
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法
JP2003198116A (ja) はんだ付け方法および接合構造体
JPH04357899A (ja) 予備半田層付き回路基板の製造方法
JP2648408B2 (ja) 半導体素子搭載用プリント基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981020

LAPS Cancellation because of no payment of annual fees