KR100935871B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100935871B1
KR100935871B1 KR1020070119904A KR20070119904A KR100935871B1 KR 100935871 B1 KR100935871 B1 KR 100935871B1 KR 1020070119904 A KR1020070119904 A KR 1020070119904A KR 20070119904 A KR20070119904 A KR 20070119904A KR 100935871 B1 KR100935871 B1 KR 100935871B1
Authority
KR
South Korea
Prior art keywords
layer
circuit board
heat dissipation
hole
printed circuit
Prior art date
Application number
KR1020070119904A
Other languages
English (en)
Other versions
KR20090053201A (ko
Inventor
허철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070119904A priority Critical patent/KR100935871B1/ko
Publication of KR20090053201A publication Critical patent/KR20090053201A/ko
Application granted granted Critical
Publication of KR100935871B1 publication Critical patent/KR100935871B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J19/00Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J19/08Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor
    • B01J19/12Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing electromagnetic waves
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/15Nano-sized carbon materials
    • C01B32/158Carbon nanotubes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 표면에 회로패턴이 형성된 복수의 절연층 사이에 방열층을 선택적으로 개재하여 회로기판을 형성하는 단계, 회로기판의 일면과 타면을 관통하는 관통홀을 천공하는 단계, 관통홀의 내벽에 탄소나노튜브(carbon nano tube)층을 형성하는 단계 및 관통홀의 내벽에 전도성 금속을 증착하여 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 회로기판 내부에 방열층을 선택적으로 삽입함으로써 높은 방열효과와 휨강성을 갖도록 할 수 있다. 또한, 방열층과 회로패턴 간의 신뢰성 있는 전기적 연결을 구현하여 방열효과를 증대함과 아울러 방열층을 전원층 또는 그라운드 층으로 이용할 수 있다.
방열층, 알루미늄, 탄소나노튜브

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method of the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 인쇄회로기판에 요구되는 사항은 전자산업 시장에서의 고속화, 고밀도화와 밀접하게 연관되어 있으며, 이 사항들을 만족시키기 위해서는 인쇄회로기판의 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호 전달구조, 고기능화 등 많은 문제점들을 해결해야 한다.
특히. 고속화, 고전력 소비와 동시에 고밀도, 소형화되는 휴대폰, 서버, 네트워크 등의 장비에서 제품의 신뢰성향상과 오작동을 방지하기 위해 효율적인 방열은 매우 중요한 이슈가 되고 있다. 인쇄회로기판의 높은 발열온도는 세트의 오작동, 멈춤 등 오류의 중요한 원인이 된다.
인쇄회로기판의 온도를 낮추기 위해 지금까지 제품에 적용되는 기술은 고열이 발생하는 인쇄회로기판에 방열판(heat sink)를 설치하거나, 냉각팬(cooling fan)을 구동시켜 칩에서 발생하는 고열을 강제 배기하는 것이다. 이와 같은 방열방법은 구조가 복잡하고 많은 공간이 필요하여 전자기기의 부피가 증가되는 문제점이 있다.
본 발명은 회로기판 내부에 방열층을 선택적으로 삽입함으로써 방열효과와 휨강성을 높일 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
또한, 방열층과 회로패턴 간의 신뢰성 있는 전기적 연결을 구현하여 방열효과를 증대함과 아울러 방열층을 전원층 또는 그라운드 층으로 이용할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 표면에 회로패턴이 형성된 복수의 절연층 사이에 방열층을 선택적으로 개재하여 회로기판을 형성하는 단계, 회로기판의 일면과 타면을 관통하는 관통홀을 천공하는 단계, 관통홀의 내벽에 탄소나노튜브(carbon nano tube)층을 형성하는 단계 및 관통홀의 내벽에 전도성 금속을 증착하여 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
관통홀을 천공하는 단계 이후에, 관통홀에 플라즈마 처리하는 단계를 더 포함할 수 있다.
관통홀을 천공하는 단계는, CNC 드릴에 의해 수행될 수 있다.
방열층은 알루미늄(Al)을 포함하는 재질로 이루어질 수 있다.
탄소나노튜브층을 형성하는 단계는, 관통홀의 내벽에 촉매금속을 형성하는 단계 및 촉매금속에 탄소나노튜브를 성장시키는 단계를 포함할 수 있다.
촉매금속을 형성하는 단계는, 플라즈마 스퍼터링(plasma sputtering)에 의해 금속을 증착할 수 있다.
탄소나노튜브층을 형성하는 단계는, 관통홀의 내벽면에 노출된 방열층에 탄소나노튜브층을 형성할 수 있다.
도금층을 형성하는 단계는, 관통홀의 내벽에 시드층을 형성하는 단계 및 시드층을 전극으로 전해도금을 수행하는 단계를 포함할 수 있다.
도금층을 형성하는 단계 이후에, 회로기판의 표면에 외층 회로패턴을 형성하는 단계를 더 포함할 수 있다.
방열층은 도금층과 전기적으로 연결될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 표면에 회로패턴이 형성된 복수의 절연층 사이에 방열층을 선택적으로 개재된 회로기판과, 회로기판의 일면과 타면을 관통하는 관통홀과, 관통홀의 내벽에 형성되는 탄소나노튜브층 및 관통홀의 내벽에 형성되는 도금층을 포함하는 인쇄회로기판이 제공된다.
한편, 회로기판의 표면에 형성되는 외층 회로패턴을 더 포함할 수 있다.
방열층은 알루미늄(Al)을 포함하는 재질로 이루어질 수 있다.
탄소나노튜브층은, 관통홀에 노출되는 방열층에 형성될 수 있다.
방열층은 도금층과 전기적으로 연결될 수 있다.
회로기판 내부에 방열층을 선택적으로 삽입함으로써 높은 방열효과와 휨강성을 가질 수 있고, 방열층과 회로패턴 간의 신뢰성 있는 전기적 연결을 구현하여 방열효과를 증대함과 아울러 방열층을 전원층 또는 그라운드 층으로 이용할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 순서도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 흐름도이다. 도 2 내지 도 6을 참조하면, 회로패턴(2), 절연층(3), 회로기판(4), 비아(5), 방열층(6), 관통홀(8), 탄소나노튜브층(10), 도금층(12), 외층 회로패턴(14)이 도시되어 있다.
본 실시예에 따른 인쇄회로기판 제조방법은, 표면에 회로패턴(2)이 형성된 복수의 절연층(3) 사이에 방열층(6)을 선택적으로 개재하여 회로기판(4)을 형성하는 단계, 회로기판(4)의 일면과 타면을 관통하는 관통홀(8)을 천공하는 단계, 관통홀(8)의 내벽에 탄소나노튜브(carbon nano tube)층(10)을 형성하는 단계 및 관통홀(8)의 내벽에 전도성 금속을 증착하여 도금층(12)을 형성하는 단계를 포함하여, 회로기판(4) 내부에 방열층(6)을 선택적으로 삽입함으로써 높은 방열효과와 휨강성을 갖도록 할 수 있다. 또한, 방열층(6)과 회로패턴(2) 간의 신뢰성 있는 전기적 연결을 구현하여 방열효과를 증대함과 아울러 방열층(6)을 전원층 또는 그라운드 층으로 이용할 수 있다.
본 실시예에 따라 인쇄회로기판을 제조하는 방법을 살펴 보면, 먼저, 도 2에 도시된 바와 같이, 표면에 회로패턴(2)이 형성된 복수의 절연층(3) 사이에 방열층(6)을 선택적으로 개재하여 회로기판(4)을 형성한다(S100). 회로기판(4)을 형성하는 방법은 먼저, 방열층(6)에 절연층(3)을 적층하고, 절연층(3)에 회로패턴(2)을 형성한다. 그리고, 회로패턴(2)이 형성된 절연층(3)에 다시 절연층(3)의 적층과 회로패턴(2)을 형성과정을 반복하여 방열층(6)이 삽입된 다층의 회로기판(4)을 형성할 수 있다. 이때 회로패턴(2) 간의 전기적 도통을 위해 비아(5)(via)를 형성할 수 있음은 물론이다.
본 실시예에서는 도 2에 도시된 바와 같이, 회로패턴(2)의 형성된 복수의 절연층(3) 사이에 하나의 방열층(6)을 삽입하였으나, 인쇄회로기판의 방열성능을 고려하여 복수의 절연층(3) 사이에 하나 이상의 방열층(6)을 개재할 수 있다. 또한, 방열성능을 고려하여 복수의 절연층(3)의 층간 사이에 방열층(6)을 선택적으로 개재할 수 있다.
이와 같이, 복수의 절연층(3) 사이에 방열층(6)을 선택적으로 개재함으로써 전자기기 작동시 인쇄회로기판에서 발생하는 열을 효과적으로 방출할 수 있으며, 인쇄회로기판의 휨강성을 높일 수 있다.
절연층(3)은 방열층(6)에 액상의 절연성 물질을 도포하거나, 필름 형태의 절연성 물질을 접합하여 형성될 수 있다. 예를 들면, 액상 PI(polyimide) 레진(resin)를 도포하여 경화시키거나, 반경화 상태의 프리프레그(prepreg) 필름을 적층하여 구현할 수 있다.
방열층(6)은 열전도율이 좋은 금, 은, 구리, 알루미늄 등으로 이루어질 수 있다. 본 실시예에서는 알루미늄(Al)을 방열층(6)의 재료로 사용하였다. 알루미늄은 금, 은, 구리 등에 비해 열전도율이 작으나, 그 차이가 크지 않고 가격이 저렴하다.
이하에서는 알루미늄을 방열층(6)의 재료로서 사용하는 경우에 대해서 설명하기로 한다.
다음에, 도 3에 도시된 바와 같이, 회로기판(4)의 일면과 타면을 관통하는 관통홀(8)을 천공한다(S200). 방열층(6)에 의해 분리된 회로기판(4)의 층간 전기적 연결을 구현하고 회로기판(4)에서 발생하는 열을 방열층(6)을 통해 외기로 방출하기 위해, 방열층(6)이 개재된 회로기판(4)의 일면과 타면을 관통하는 관통홀(8)을 천공하고, 관통홀(8)의 내벽에 도금층(12)을 형성하게 된다.
한편, 설계상의 필요에 따라 레이저 드릴을 이용하여 관통홀(8)을 천공하는 것도 가능하다.
다음에, 도 4에 도시된 바와 같이, 관통홀(8)의 내벽에 탄소나노튜브층(10)을 형성한다(S300). 회로기판(4)에 관통홀(8)을 천공하면 관통홀(8)의 내벽면에 방열층(6)의 일부가 노출된다. 관통홀(8)에 노출된 방열층(6)은 이후 공정에서 관통홀(8)의 내벽면에 형성되는 도금층(12)과 전기적으로 연결되어 회로패턴(2)에서 발생한 열을 방열층(6)을 통해 외기로 방출하게 된다. 또한, 방열층(6)과 도금층(12)이 전기적으로 연결됨으로써 방열층(6)을 통해 인쇄회로기판에 전원을 인가하거나 그라운드(ground)할 수 있다.
그러나, 방열층(6)이 관통홀(8)에 의해 외기에 노출되는 경우 노출된 방열층(6)에 산화막이 형성되어 방열층(6)과 도금층(12)과의 접합강도가 저하될 수 있다. 따라서, 외기에 노출되는 방열층(6)의 산화를 방지하고, 전해도금시 금속이온이 잘 부착되도록 관통홀(8)의 내벽에 탄소나노튜브층(10)을 형성한다.
탄소나노튜브는 1개의 탄소 원자가 3개의 다른 탄소원자와 결합한 육각형 벌집 모양의 속이 비어 있는 튜브형 구조로서 열전도율이 매우 높고, 전기전도도 또한 매우 높다.
방열층(6)과 도금층(12) 사이에 이러한 탄소나노튜브를 성장시켜 탄소나노튜브층(10)을 형성하는 경우, 회로패턴(2)에서 발생한 열을 방열층(6)에 전달하게 되고, 방열층(6)에 전달된 열은 외기로 방출하게 된다. 또한, 방열층(6)과 도금층(12)은 높은 전기전도도를 갖는 탄소나노튜브층(10)에 의해 전기적으로 연결될 수 있다.
한편, 탄소나노튜브가 그물망 형태로 성장되어 탄소나노튜브층(10)을 형성하게 되므로, 도금층(12)과의 접촉면적이 증가되어 방열층(6)과 도금층(12)의 접착강도를 높일 수 있다.
관통홀(8)의 내벽에 촉매금속을 형성하지 않고 탄소나노튜브를 직접 성장시켜 탄소나노튜브층(10)을 형성할 수도 있으며, 관통홀(8)의 내벽에 촉매금속을 형성하고(S301) 탄소나노튜브를 성장시켜 탄소나노튜브층(10)을 형성하는 것도 가능하다(S302).
탄소나노튜브를 성장시키는 방법으로는 전기방전법(arc-discharge), 레이저 증착법(laser vaporization), 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition), 열 화학기상증착법(thermal chemical vapor deposition), 기상합성법(vapor phase growth), 전기분해법, Flame 합성법 등 당업자에게 자명한 방법이 사용될 수 있다.
촉매금속을 형성하지 않고 관통홀(8)의 내벽에 탄소나노튜브층(10)을 형성하는 경우, 관통홀(8)을 천공하고 관통홀(8)에 플라즈마 처리를 할 수 있다.
드릴에 의해 관통홀(8)이 천공하는 경우 절연층(3)의 일부가 녹아 관통홀(8)의 내벽에 부착되는 경우가 있는데, 이를 스미어(smear)라 한다. 이러한 스미어는 관통홀(8)에 도금층(12)을 형성하는 경우 절연층(3)과 도금층(12)의 부착력을 저하시킬 우려가 있어 이를 제거해야 한다. 이와 같이 스미어를 제거하는 공정을 디스미어(desmear)라 한다. 스미어를 제거하기 위해 화학적 방법을 사용하는 경우를 습식 디스미어라 하며, 물리적 방법을 사용하는 경우를 건식 디스미어라 한다.
스미어를 습식 디스미어에 의해 제거하는 경우 화학액에 의해 관통홀(8)의 내벽에 노출된 방열층(6)의 일부가 녹아 절연층(3)의 안쪽으로 함입될 수 있으며, 이러한 방열층(6)의 함입에 의해 관통홀(8)의 내벽에 형성되는 도금층(12)과 방열층(6)이 서로 접촉하지 못하고, 이로 인해, 열의 이동이 차단되어 방열효과가 떨어지며 전기적 연결이 단절되는 문제점이 있다.
특히, 방열층(6)으로 알루미늄(Al)을 사용하는 경우, 알루미늄이 습식 디스미어에 사용되는 강알칼리성의 화학액과 반응하여 절연층(3)의 내측으로 과도하게 함입되는 문제점이 있다.
따라서, 방열층(6)의 함입을 방지하기 위해 건식 디스미어를 적용한다. 즉, 관통홀(8)의 내벽에 플라즈마 처리를 수행하여 스미어를 제거함으로써 습식 디스미어에 따른 방열층(6)의 함입을 방지하는 것이다.
플라즈마 처리 방법은, 진공 챔버 내부에 아르곤(Ar), 수소(H2), 산소(O2) 등의 가스를 단독 또는 혼합하여 투입하면서 전기적 에너지를 가하면 가속된 전자의 충돌에 의하여 투입된 가스가 플라즈마 상태로 활성화되고, 이러한 플라즈마 상태에서 발생된 가스의 이온 또는 라디칼 등을 관통홀(8)의 내벽에 충돌시켜 관통홀(8) 내벽에 잔류하는 스미어를 제거한다.
또한, 촉매금속을 플라즈마 스퍼터링(plasma sputtering) 방법에 의해 관통홀(8)의 내벽에 형성하고 탄소나노튜브를 성장시켜 탄소나노튜브층(10)을 형성하는 경우 스퍼터링 과정에서 플라즈마 처리가 이루어져 디스미어 공정이 생략될 수 있다.
한편, 탄소나노튜브층(10)은 관통홀(8)의 내벽 전체에 형성하는 것도 가능하고, 관통홀(8)의 내벽면에 노출된 방열층(6) 위치를 포함하여 관통홀(8)의 내벽 일부에 형성하는 것도 가능하다. 또한, 관통홀(8)의 내벽면에 노출된 방열층(6)에만 탄소나노튜브층(10)을 형성하는 것도 가능하다.
그물망 형태의 탄소나노튜브층(10)은 도금층(12)과의 접속면적을 증대시키므로 도금층(12)의 접합강도를 높일 수 있다. 따라서, 도금층(12) 전체에 걸쳐 접합 강도를 높이고자 하는 경우에는 관통홀(8)의 내벽 전체에 탄소나노튜브층(10)을 형성하고, 도금층(12) 일부에만 접합강도를 높이고자 하는 경우에는 관통홀(8)의 내벽 일부에만 탄소나토튜브층(10)을 형성할 수 있다. 이는 설계상의 필요에 따라 탄소나노튜브층(10)의 형성 높이를 적절히 결정할 수 있음을 의미한다. 다만, 방열층(6)이 관통홀(8)에 의해 노출되는 경우 방열층(6)에 산화막이 형성되어 방열층(6)과 도금층(12)과의 접합강도가 저하될 수 있으므로 관통홀(8)에 의해 노출되는 방열층(6)의 표면에는 탄소나노튜브층(10)이 형성될 수 있도록 한다.
도 4에서는, 관통홀(8)의 내벽면에 노출된 방열층(6) 위치를 포함하여 관통홀(8)의 내벽 일부에 형성된 탄소나노튜브층(10)을 도시하고 있다.
다음에, 도 5에 도시된 바와 같이, 다음에, 관통홀(8)의 내벽에 전도성 금속을 증착하여 도금층(12)을 형성한다(S400). 상술한 바와 같이, 관통홀(8)의 내벽에 탄소나노튜브층(10)을 형성한 후, 관통홀(8)의 내벽에 도금층(12)을 형성함으로써 방열층(6)과 도금층(12)의 접합강도를 증진할 수 있다. 이를 통해 방열층(6)과 도금층(12)이 신뢰성 있는 전기적 연결이 구현되면, 전자기기의 작동에 의해 인쇄회로기판에 발생하는 열을 방열층(6)을 통해 효과적으로 방출할 수 있다. 또한, 방열층(6)과 도금층(12)이 전기적으로 연결됨으로써 방열층(6)을 통해 인쇄회로기판에 전원을 인가하거나 그라운드(ground)할 수 있어, 인쇄회로기판에 전원을 공급하는 전원층 또는 인쇄회로기판을 그라운드 하는 그라운드 층을 따로 형성할 필요가 없다.
관통홀(8) 내벽에 도금층(12)을 형성하는 방법은 관통홀(8)의 내벽에 무전해 도금으로 시드층을 형성하고, 시드층을 전극으로 전해도금을 수행하여 도금층(12)을 형성할 수 있다. 구리로 도금층(12)을 형성하는 경우 무전해 구리도금을 수행하여 시드층을 형성하고, 시드층을 전극으로 구리를 전해도금하여 구리로 이루어진 도금층(12)을 형성할 수 있다.
이외에, 전도성 금속을 증착하는 방법으로 증발(evaporation) 방법, 스퍼터링(sputtering) 방법 등 당업자에게 자명한 다양한 방법이 이용될 수 있다.
다음에, 도 6에 도시된 바와 같이, 회로기판(4)의 표면에 외층 회로패턴(14)을 형성한다(S500). 회로기판(4)의 표면에 회로패턴(2)이 형성되지 않은 경우, 관통홀(8)의 내벽에 도금층(12)을 형성하는 과정에서 회로기판(4)의 표면에도 도금층(12)이 형성되도록 하여, 회로기판(4)의 표면에 형성되는 도금층(12)을 선택적으로 식각하여 외층 회로패턴(14)을 형성할 수 있다.
관통홀(8)의 내벽에만 도금층(12)을 형성하는 경우에는, 애디티브 방법(additive process) 또는 서브트랙티브 법(subtractive process)을 이용하여 회로기판(4)의 표면에 외층 회로패턴(14)을 형성하는 것도 가능하다.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다. 도 7를 참조하면, 회로패턴(2), 절연층(3), 회로기판(4), 비아(5), 방열층(6), 관통홀(8), 탄소나노튜브층(10), 외층 회로패턴(14)이 도시되어 있다.
본 실시예의 인쇄회로기판은, 표면에 회로패턴(2)이 형성된 복수의 절연층(3) 사이에 방열층(6)을 선택적으로 개재된 회로기판(4)과, 회로기판(4)의 일면과 타면을 관통하는 관통홀(8)과, 관통홀(8)의 내벽에 형성되는 탄소나노튜브 층(10) 및 관통홀(8)의 내벽에 형성되는 도금층을 구성요소로 하여, 회로기판(4) 내부에 방열층(6)을 선택적으로 삽입함으로써 높은 방열효과와 휨강성을 갖도록 할 수 있다. 또한, 방열층(6)과 회로패턴(2) 간의 신뢰성 있는 전기적 연결을 구현하여 방열효과를 증대함과 아울러 방열층(6)을 전원층 또는 그라운드 층으로 이용할 수 있다.
회로기판(4)은 회로패턴(2)이 형성된 복수의 절연층(3) 사이에 방열층(6)을 선택적으로 개재하여 형성될 수 있으며, 방열층(6)이 삽입된 인쇄회로기판은 열을 효과적으로 방출할 수 있으며, 인쇄회로기판의 휨강성을 높일 수 있다.
회로기판(4)을 형성하는 방법은 먼저, 방열층(6)에 절연층(3)을 적층하고, 절연층(3)에 회로패턴(2)을 형성한다. 그리고, 회로패턴(2)이 형성된 절연층(3)에 다시 절연층(3)의 적층과 회로패턴(2)을 형성과정을 반복하여 다층의 회로기판(4)을 형성할 수 있다. 이때 회로패턴(2) 간의 전기적 도통을 위해 비아(5)를 형성할 수 있음은 물론이다.
본 실시예에서는 도 7에 도시된 바와 같이, 회로패턴(2)의 형성된 복수의 절연층(3) 사이에 하나의 방열층(6)을 삽입하였으나, 인쇄회로기판의 방열성능을 고려하여 복수의 절연층(3) 사이에 하나 이상의 방열층(6)을 개재할 수 있다. 또한, 방열성능을 고려하여 복수의 절연층(3)의 층간 사이에 방열층(6)을 선택적으로 개재할 수 있다.
방열층(6)은 열전도율이 좋은 금, 은, 구리, 알루미늄 등으로 이루어질 수 있다. 본 실시예에서는 알루미늄(Al)을 방열층(6)의 재료로 사용하였다. 알루미늄 은 금, 은, 구리 등에 비해 열전도율이 작으나, 그 차이가 크지 않고 가격이 저렴하다.
관통홀(8)에는 도금층이 형성되어 방열층(6)에 의해 분리된 회로기판(4)의 층간 전기적 연결을 구현하고, 회로기판(4)에서 발생하는 열을 방열층(6)을 통해 외기로 방출한다.
탄소나노튜브층(10)은 관통홀(8)의 천공으로 외기에 노출된 방열층(6)과 도금층과의 접합강도을 증진한다. 즉, 방열층(6)이 관통홀(8)에 의해 외기에 노출되는 경우 산화막이 형성되어 방열층(6)과 도금층과의 접합강도가 저하될 수 있다.
따라서, 외기에 노출되는 방열층(6)의 산화를 방지하고, 전해도금시 금속이온이 잘 부착되도록 관통홀(8)의 내벽에 탄소나노튜브층(10)을 형성하는 것이다.
탄소나노튜브층(10)은 관통홀(8)의 내벽 전체에 형성하는 것도 가능하고, 관통홀(8)의 내벽면에 노출된 방열층(6) 위치를 포함하여 관통홀(8)의 내벽 일부에 형성하는 것도 가능하다. 또한, 관통홀(8)의 내벽면에 노출된 방열층(6)에만 탄소나노튜브층(10)을 형성하는 것도 가능하다.
그물망 형태의 탄소나노튜브층(10)은 도금층과의 접속면적을 증대시키므로 도금층의 접합강도를 높일 수 있다. 따라서, 도금층 전체에 걸쳐 접합강도를 높이고자 하는 경우에는 관통홀(8)의 내벽 전체에 탄소나노튜브층(10)을 형성하고, 도금층 일부에만 접합강도를 높이고자 하는 경우에는 관통홀(8)의 내벽 일부에만 탄소나토튜브층(10)을 형성할 수 있다. 이는 설계상의 필요에 따라 탄소나노튜브층(10)의 형성 높이를 적절히 결정할 수 있음을 의미한다. 다만, 방열층(6)이 관통 홀(8)에 의해 노출되는 경우 방열층(6)에 산화막이 형성되어 방열층(6)과 도금층과의 접합강도가 저하될 수 있으므로 관통홀(8)에 의해 노출되는 방열층(6)의 표면에는 탄소나노튜브층(10)이 형성될 수 있도록 한다.
도 7에서는, 관통홀(8)의 내벽면에 노출된 방열층(6) 위치를 포함하여 관통홀(8)의 내벽 일부에 형성된 탄소나노튜브층(10)을 도시하고 있다.
도금층은 방열층(6)과 전기적으로 연결되어 기기의 작동에 의해 인쇄회로기판에 발생하는 열이 방열층(6)을 통해 외기로 방출한다. 또한, 방열층(6)과 도금층이 전기적으로 연결됨으로써 방열층(6)을 통해 인쇄회로기판에 전원을 인가하거나 그라운드(ground)할 수 있어, 인쇄회로기판에 전원을 공급하는 전원층 또는 인쇄회로기판을 그라운드 하는 그라운드 층을 따로 형성할 필요가 없다.
회로기판(4)의 표면에 외층 회로패턴(14)이 형성되지 않은 경우, 관통홀(8)의 내벽에 도금층을 형성하는 과정에서 회로기판(4)의 표면에도 도금층이 형성되도록 하여, 회로기판(4)의 표면에 형성되는 도금층을 선택적으로 식각하여 외층 회로패턴(14)을 형성할 수 있다.
관통홀(8)의 내벽에만 도금층을 형성하는 경우에는, 애디티브 방법(additive process) 또는 서브트랙티브 법(subtractive process)을 이용하여 회로기판(4)의 표면에 외층 회로패턴(14)을 형성하는 것도 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 순서도.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 흐름도.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도.
<도면의 주요부분에 대한 부호의 설명>
2 : 회로패턴 4 : 회로기판
6 : 방열층 8 : 관통홀
10 : 탄소나노튜브층 12 : 도금층
14 : 외층 회로패턴

Claims (15)

  1. 표면에 회로패턴이 형성된 복수의 절연층 사이에 방열층을 선택적으로 개재하여 회로기판을 형성하는 단계;
    상기 회로기판의 일면과 타면을 관통하는 관통홀을 천공하는 단계;
    상기 관통홀의 내벽에 탄소나노튜브(carbon nano tube)층을 형성하는 단계; 및
    상기 관통홀의 내벽에 전도성 금속을 증착하여 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 관통홀을 천공하는 단계 이후에,
    상기 관통홀에 플라즈마 처리하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 관통홀을 천공하는 단계는,
    CNC 드릴에 의해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    상기 방열층은 알루미늄(Al)을 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제1항에 있어서,
    상기 탄소나노튜브층을 형성하는 단계는,
    상기 관통홀의 내벽에 촉매금속을 형성하는 단계;
    상기 촉매금속에 탄소나노튜브를 성장시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제5항에 있어서,
    상기 촉매금속을 형성하는 단계는,
    플라즈마 스퍼터링(plasma sputtering)에 의해 금속을 증착하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제1항에 있어서,
    상기 탄소나노튜브층을 형성하는 단계는,
    상기 관통홀의 내벽면에 노출된 상기 방열층에 상기 탄소나노튜브층을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제1항에 있어서,
    상기 도금층을 형성하는 단계는,
    상기 관통홀의 내벽에 시드층을 형성하는 단계; 및
    상기 시드층을 전극으로 전해도금을 수행하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제1항에 있어서,
    상기 도금층을 형성하는 단계 이후에,
    상기 회로기판의 표면에 외층 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  10. 제1항에 있어서,
    상기 방열층은 상기 도금층과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  11. 표면에 회로패턴이 형성된 복수의 절연층 사이에 방열층을 선택적으로 개재된 회로기판과;
    상기 회로기판의 일면과 타면을 관통하는 관통홀과;
    상기 관통홀의 내벽에 형성되는 탄소나노튜브층; 및
    상기 관통홀의 내벽에 형성되는 도금층을 포함하는 인쇄회로기판.
  12. 제11항에 있어서,
    상기 회로기판의 표면에 형성되는 외층 회로패턴을 더 포함하는 인쇄회로기판.
  13. 제11항에 있어서,
    상기 방열층은 알루미늄(Al)을 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  14. 제11항에 있어서,
    상기 탄소나노튜브층은,
    상기 관통홀에 노출되는 상기 방열층에 형성되는 것을 특징으로 하는 인쇄회로기판.
  15. 제11항에 있어서,
    상기 방열층은 상기 도금층과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
KR1020070119904A 2007-11-22 2007-11-22 인쇄회로기판 및 그 제조방법 KR100935871B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070119904A KR100935871B1 (ko) 2007-11-22 2007-11-22 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070119904A KR100935871B1 (ko) 2007-11-22 2007-11-22 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090053201A KR20090053201A (ko) 2009-05-27
KR100935871B1 true KR100935871B1 (ko) 2010-01-07

Family

ID=40860739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119904A KR100935871B1 (ko) 2007-11-22 2007-11-22 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100935871B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101453423B1 (ko) * 2013-07-31 2014-10-22 주식회사 두인 플랙서블 인쇄회로기판에 전도성 금속 도금층을 형성하는 방법
KR101549768B1 (ko) 2014-01-02 2015-09-02 (주)드림텍 Facl을 이용한 양면 fpcb 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055559B1 (ko) * 2009-06-23 2011-08-08 삼성전기주식회사 피막을 갖는 인쇄회로기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191045A (ja) 2003-12-24 2005-07-14 Kyocera Corp 配線基板
KR100674321B1 (ko) 2005-09-02 2007-01-24 삼성전기주식회사 방열특성이 향상된 인쇄회로기판 및 그 제조방법
KR20070079794A (ko) * 2006-02-03 2007-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
JP2007305617A (ja) 2006-05-08 2007-11-22 Clover Denshi Kogyo Kk 多層配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191045A (ja) 2003-12-24 2005-07-14 Kyocera Corp 配線基板
KR100674321B1 (ko) 2005-09-02 2007-01-24 삼성전기주식회사 방열특성이 향상된 인쇄회로기판 및 그 제조방법
KR20070079794A (ko) * 2006-02-03 2007-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
JP2007305617A (ja) 2006-05-08 2007-11-22 Clover Denshi Kogyo Kk 多層配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101453423B1 (ko) * 2013-07-31 2014-10-22 주식회사 두인 플랙서블 인쇄회로기판에 전도성 금속 도금층을 형성하는 방법
KR101549768B1 (ko) 2014-01-02 2015-09-02 (주)드림텍 Facl을 이용한 양면 fpcb 제조 방법

Also Published As

Publication number Publication date
KR20090053201A (ko) 2009-05-27

Similar Documents

Publication Publication Date Title
KR20090053628A (ko) 인쇄회로기판 및 그 제조방법
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP5961703B2 (ja) 配線基板およびその実装構造体
KR100925189B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP2017504193A (ja) 印刷回路基板用セグメントビアの形成方法
KR100935871B1 (ko) 인쇄회로기판 및 그 제조방법
KR100827315B1 (ko) 전자소자 내장 인쇄회로기판 제조방법
US8362367B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
KR100962371B1 (ko) 인쇄회로기판 및 그 제조방법
KR20100029431A (ko) 양면 인쇄회로기판 제조방법
JP2002043753A (ja) 多層プリント配線板の製造方法
JP4972753B2 (ja) 印刷回路基板の製造方法
JP2010087085A (ja) 電子部品内蔵基板及びその製造方法
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR101092587B1 (ko) 코어기판 및 코어기판 제조방법
JP2008147532A (ja) 配線基板の製造方法
JP6001439B2 (ja) 配線基板および実装構造体
KR20090070117A (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
JP2004281437A (ja) フィルドビア付き両面金属張積層板及び製造方法
CN116406084A (zh) 散热型线路板的制备方法以及散热型线路板
JP2004289006A (ja) カーボンアルミ芯基板
JPH06112649A (ja) 多層プリント板の層間接続の製造方法
JPH1168291A (ja) プリント配線板及びその製造方法
JP2001156415A (ja) プリント配線基板及びその製造方法並びに多層プリント配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee