KR20100053964A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100053964A
KR20100053964A KR1020080112865A KR20080112865A KR20100053964A KR 20100053964 A KR20100053964 A KR 20100053964A KR 1020080112865 A KR1020080112865 A KR 1020080112865A KR 20080112865 A KR20080112865 A KR 20080112865A KR 20100053964 A KR20100053964 A KR 20100053964A
Authority
KR
South Korea
Prior art keywords
metal film
film
printed circuit
circuit board
nickel
Prior art date
Application number
KR1020080112865A
Other languages
English (en)
Other versions
KR101426038B1 (ko
Inventor
심창한
강성일
박세철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080112865A priority Critical patent/KR101426038B1/ko
Priority to US12/475,764 priority patent/US8409726B2/en
Priority to JP2009258564A priority patent/JP5474500B2/ja
Publication of KR20100053964A publication Critical patent/KR20100053964A/ko
Application granted granted Critical
Publication of KR101426038B1 publication Critical patent/KR101426038B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12868—Group IB metal-base component alternative to platinum group metal-base component [e.g., precious metal, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 간단한 방법으로, 회로 패턴을 형성하기 위한 금속박과 폴리머막과의 접합력을 향상시킬 수 있도록 한 것으로, 이를 위하여, 제1금속막과, 상기 제1금속막의 일면에 위치하는 폴리머막과, 상기 제1금속막과 폴리머막의 사이에 개재되고, 상기 제1금속막을 향한 제1면과 상기 폴리머막을 향한 제2면을 구비하며, 상기 제2면의 표면이 상기 제1면의 표면보다 거칠게 구비된 제2금속막을 포함하는 인쇄회로기판 및 그 제조방법을 제공한다.

Description

인쇄회로기판 및 그 제조방법 {Printed circuit board and method of manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세히는 금속박과 수지재와의 접합성이 더욱 향상된 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판(Printed circuit board; PCB)은 각종 전자 및 기계 기구에 있어서 필수적인 부품의 하나이다.
이러한 인쇄회로기판은 에폭시 또는 폴리 이미드로 구비된 폴리머 절연판의 한쪽 또는 양쪽에 동박을 부착시킨 다음, 에칭 또는 도금을 통해 필요한 회로를 구성한다.
이 때, 동박과 폴리머 절연판과의 접합력을 증대시키기 위한 노력들이 다양하게 있어 왔다.
이러한 접합력 증대를 위한 대표적인 예로는 동박 표면에 극성 폴리머를 도포하여 폴리머 수지와 동박과의 결합력을 강화하는 방법이 있다. 그러나, 이 방법은 화학적 결합에 의존하게 됨으로, 결합력 증가에는 한계를 가진다. 또한 극성 폴 리머를 고온에서 가교하는 과정에서 유기물 성분들이 기화되면서 내부 압력이 발생되어 버블과 같은 결함을 발생시킬 수 있다.
또 다른 예로는 동박의 표면에 물리적 또는 화학적으로 노듈(nodule)을 형성하여, 이 노듈의 요철 구조로 인해 동박과 폴리머 수지 간의 접합력을 증가시키는 것이다. 동박 표면의 노듈 생성을 위한 방법으로는 제트 스크러브(Jet Scrub) 방식, 브러쉬 연마, 소프트 에칭 등의 방법이 사용되는 데, 소프트 에칭이 가장 널리 사용되고 있다. 그런데, 이 방법은 노듈의 형상이 1~2㎛ 정도의 깊이를 나타냄으로, 후속 공정인 에칭을 통한 회로 형성 시에 에칭 직선성이 저하하게 되어 회로폭이 불균일하게 되기 쉬운 문제가 생기고, 또 노듈 형성 후, 동박 표면에 산화막이 형성되어, 산화막 제거를 위한 공정이 필요하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 회로 패턴을 형성하기 위한 금속박과 폴리머막과의 접합력을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 데에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 제1금속막과, 상기 제1금속막의 일면에 위치하는 폴리머막과, 상기 제1금속막과 폴리머막의 사이에 개재되고, 상기 제1금속막을 향한 제1면과 상기 폴리머막을 향한 제2면을 구비하며, 상기 제2면의 표면이 상기 제1면의 표면보다 거칠게 구비된 제2금속막을 포함하는 인쇄회로기판을 제공한다.
상기 제1금속막은 구리 또는 구리 합금으로 구비될 수 있다.
상기 제2금속막은 니켈 또는 니켈 합금으로 구비될 수 있다.
본 발명은 또한 상기 폴리머막 및 상기 제2면의 사이에 위치하는 제3금속막을 더 포함할 수 있다.
상기 제3금속막은 니켈, 팔라듐, 금 또는 이들의 합금으로 구비될 수 있다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 제1금속막을 준비하는 단계와, 상기 제1금속막의 일면 상에 전기도금으로 제2금속막을 형성하되, 상기 제2금속막은 상기 제1금속막에 접하는 제1면과 상기 제1면의 반대측의 제2면을 구비하고, 상기 제2면이 상기 제1면보다 거칠게 되도록 하는 단계와, 상기 제2금속막의 제2면 상에 폴리머막을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.
상기 제1금속막은 구리 또는 구리 합금으로 구비될 수 있다.
상기 제2금속막은 니켈 또는 니켈 합금으로 구비될 수 있다.
상기 전기도금으로 제2금속막을 형성하는 단계는, 10 A/dm2 이상의 전류밀도에서 3초 내지 20초 동안 행해질 수 있다.
상기 전기도금으로 제2금속막을 형성하는 단계는, 도금욕이 니켈 설페이트 또는 니켈 클로라이드를 포함하고, 상기 니켈 설페이트 또는 니켈 클로라이드는 2.5 내지 3.5 g/L일 수 있다.
상기 폴리머막의 형성 전에, 상기 제2금속막의 제2면 상에 제3금속막을 더 형성하고, 상기 제3금속막 상에 상기 폴리머막을 형성할 수 있다.
상기 제3금속막은 니켈, 팔라듐, 금 또는 이들의 합금으로 구비될 수 있다.
상기와 같은 본 발명에 따르면, 간단한 방법으로 회로 패턴을 형성할 제1금속막과 폴리머막과의 접착력을 높여줄 수 있다.
또한, 확산 방지막의 형성으로 장기 신뢰성 및 고온 흡습 환경에서의 접착력 향상 효과를 나타낼 수 있다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 단면을 도시한 단면도이다.
도 1에서 볼 수 있듯이, 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판은 제1금속막(10), 제2금속막(20) 및 폴리머막(30)을 포함한다.
제1금속막(10)은 구리 또는 구리 합금으로 구비되며, 회로 패턴이 형성될 도전층에 해당한다.
이 제1금속막(10)과 대향되게 폴리 이미드 또는 아크릴 수지 등으로 폴리머막(40)이 구비된다.
그리고, 제1금속막(10)과 폴리머막(40)의 사이에는 제2금속막(20)이 개재되는 데, 이 제2금속막(20)은 니켈 또는 니켈 합금으로 구비된다.
본 발명에 있어, 상기 제2금속막(20)은 제1금속막(10)을 향한 제1면(21)과, 폴리머막(40)을 향한 제2면(22)을 갖는다.
상기 제2금속막(20)은 후술하는 바와 같이, 제1금속막(10)의 표면에 전기도금의 방법으로 형성될 수 있는 데, 상기 제2면(22)의 표면이 제1면(21)의 표면보다 거칠게 구비되도록 하는 것이 바람직하다.
그리고, 제2금속막(20)의 제2면(22) 상으로는 이 제2면(22)을 덮도록 폴리머막(40)이 형성된다.
본 발명의 경우, 이처럼 제2금속막(20)에 있어 폴리머막(40)과 접하는 제2면(22)이 거칠게 구비됨으로 인해 폴리머막(40)과 제2금속막(20)간의 접합력이 향 상된다. 또, 제2금속막(20)은 제1금속막(10)에 도금으로 밀착되어 있으므로, 제1금속막(10)의 폴리머막(40)과의 접합력은 상기 제2금속막(20)으로 인해 더욱 향상될 수 있다.
본 발명은 이처럼 표면이 거칠게 형성된 제2금속막(20)을 제1금속막(10)에 형성함으로써 간단하게 폴리머막(40)과 제1금속막(10)간 접합력을 향상시킬 수 있게 된다.
상기와 같은 인쇄회로기판은 다음과 같은 공정으로 제작된다.
먼저, 구리 또는 구리 합금으로 구비된 제1금속막(10)을 준비한다.
다음으로, 상기 제1금속막(10)의 일면, 도 1에서 볼 때, 제1금속막(10)의 상면에 전기도금으로 제2금속막(20)을 형성한다. 이 때, 상기 제2금속막(20)은 거친 도금층이 되도록 형성하는 데, 전술한 바와 같이, 상기 제1금속막(10)에 접하는 제1면(21)과 상기 제1면(21)의 반대측의 제2면(22) 중 상기 제2면(22)이 상기 제1면(21)보다 거칠게 되도록 도금한다.
이 때, 제2금속막(20)은 니켈 또는 니켈 합금으로 구비되도록 한다.
제2금속막(20)과 같이 거친 도금층을 형성할 수 있는 니켈 도금욕의 조성은 니켈 설페이트(Nickel sulfate) 또는 니켈 클로라이드(Nickel Chloride) 2.5 내지 3.5 g/l, 암모늄 설페이트(Ammonium sulfate) 2.5 내지 3.0 g/l, 나트륨 설페이트(Sodium sulfate) 4.5 내지 5.0 g/l, 나트륨 클로라이드(Sodium chloride) 1.5 내지 2.0 g/l, 붕산(Boric acid) 2.0 내지 3.0g/l을 포함할 수 있다. 이러한 도금욕 조성에서도 알 수 있듯이, 제2금속막(20)과 같은 거친 도금층을 형성하기 위한 도금욕은 니켈 설페이트(Nickel sulfate) 또는 니켈 클로라이드(Nickel Chloride)가 일반적인 니켈 도금층 형성 시의 도금욕 조성의 10% 미만의 저농도가 되도록 하는 것이 바람직하다.
그리고 이러한 저농도 도금욕에 후술하는 바와 같이 일반 니켈 도금층 형성시보다 고전류밀도로 전기를 흘려 니켈의 결정성장이 저밀도로 거칠게 급격히 성장에 거친 표면을 갖도록 하는 것이다.
구체적으로, 상기와 같은 조성의 도금욕에 10ASD(A/dm2) 이상의 고전류 밀도를 인가하여 표면이 거친 니켈 도금층의 제2금속막(20)을 형성한다. 또한, 이러한 도금 공정은 일측의 롤러에 감겨진 제1금속막(10)을 도금욕으로 공급하고, 도금이 완료되면 타측의 롤러로 감겨지는 릴-투-릴 타입(reel to reel type)으로 이루어질 수 있다. 그리고, 니켈 도금 속도를 빠르게 하고, 안정적으로 거친 니켈 도금층을 얻기 위해 50ASD의 고전류를 인가할 수 있다. 처리 시간은 3초 내지 20초 정도인 것이 바람직하다. 도금 처리 시간 3초 미만에서는 니켈 결정의 성장이 일어나지 않으며, 20초를 넘을 경우 니켈 결정의 과다 성장으로 인해 거친 니켈 도금층에 스머트(smut) 등과 같이 2차 오염이 생길 수 있다.
이렇게 거친 니켈 도금층으로 구비되는 제2금속막(20)은 0.1 내지 0.5 ㎛의 두께로 형성될 수 있는 데, 0.1㎛ 미만의 두께에서는 거친 도금층의 효과가 적게 되고, 0.5㎛를 초과하는 두께에서는 니켈 도금의 과다 성장으로 인해 도금층의 박리 현상의 문제가 일어날 수 있다. 즉, 니켈의 수직 방향으로의 성장은 0.1㎛ 두께 미만에서는 미미하며, 0.5㎛ 초과 두께에서는 수직 방향으로의 과다 성장으로 인해 도금층 내에서의 분리 현상이 생길 수 있다.
도 2에는 상기 본 발명의 일 실시예에 따른 인쇄회로기판의 제2금속막(20)의 제2면(22)의 표면을 보여주는 전자 현미경 사진이 도시되어 있다. 도 2에서 볼 수 있듯이, 본 발명에 따른 인쇄회로기판의 제2면(22)의 표면은 현저하게 거칠게 형성됨으로써, 후속하는 폴리머막(40)이 형성될 때에 폴리머 수지가 접착된 후 표면 거칠기에 의해 자연적으로 발생하는 제2면(22)과 폴리머 수지 간의 형상 결합력이 추가되어 폴리머막(40)과 제2금속막(20)간의 접착력이 향상될 수 있음을 알 수 있다.
본 발명에 따른 제2금속막(20)의 제작 후, 제2면(22)이 원하는 표면 거칠기로 형성되었는지에 대한 검사는 SEM(Scanning Electron Microscope)으로 확인이 가능하지만, 실제 공정에 적용하는 경우에는 검사에 시간이 소요되므로 보다 빠르게 공정 중에 표면 거칠기를 확인하는 방안이 필요하다.
이를 위해 광택도를 측정하는 방법을 사용할 수 있다. 즉, 광택도가 0.2 내지 0.8의 범위에 있는 경우 원하는 표면 거칠기를 가지는 제2금속막(20)이 제작된 것으로 볼 수 있다. 광택도가 0.2 미만에서는 거칠기가 지나치게 형성되어, 폴리머막(40)을 형성하는 폴리머 수지가 성형 중에 번져 나와 2차 품질 문제를 야기하는 RBO(Resin bleed Overflow) 등의 문제가 생길 수 있고, 광택도가 0.8을 초과할 경우에는 거칠기가 충분치 않아서 MSL(Moisture Sensitivity Level) 향상의 효과가 없다.
상기와 같이 제2금속막(20)을 형성한 후에는 제2금속막(20)의 제2면(22) 상으로 폴리 이미드 단량체의 전구체를 캐스팅한 후, 고온에서의 가교를 통해 폴리 이미드로 이루어진 폴리머막(40)을 형성할 수 있다.
종래에는 COF 원소재를 제조함에 있어, 폴리이미드 필름 위에 스퍼터링 방식으로 니켈, 크롬 같은 시드층을 형성한 후, 동 도금을 통해 동박을 형성했는 데, 상기와 같은 본 발명은 먼저 동박, 즉, 제1금속막(10)에 전기 도금으로 거친 표면을 갖는 제2금속막(20)을 형성한 후, 제2금속막(20) 상에 전술한 방법으로 폴리머막(40)을 형성함으로써, 제1금속막(10)과 폴리머막(40)간의 접착력 향상을 기할 수 있을 뿐 아니라, 제조 공정이 간단해, 생산성 및 제조원가를 향상시킬 수 있다.
한편, 상기와 같은 본 발명의 공정은 도 2에서 볼 수 있듯이, 제1금속막(10)의 양면에 대해 제2금속막(20) 및 폴리머막(40)을 순차로 형성함으로써, 인쇄회로기판을 외면이 절연처리된 필름으로 구현할 수도 있다.
도 3 및 도 4는 본 발명의 또 다른 일 실시예를 도시한 것이다.
먼저, 도 3에서 볼 수 있듯이, 두 개의 제1금속막(10)(10')의 표면에 전술한 거친 도금 방법에 의해 각각 제2금속막(20)(20')을 형성한 후, 각 제2금속막(20)(20')의 제2면들(22)(22')이 서로 대향하도록 배치시킨다.
그 다음, 도 4에서 볼 수 있듯이, 대향된 제2면들(22)(22')의 사이로 폴리 이미드 단량체의 전구체를 캐스팅한 후, 고온에서의 가교를 통해 폴리 이미드로 이루어진 폴리머막(40)을 형성한다.
이 경우, 중심에 폴리머막(40)이 존재하는 상태에서 양면으로 회로패턴을 형 성할 수 있는 제1금속막(10)(10')을 배치시킬 수 있다.
또한, 이 실시예에서는 전술한 도 2에 따른 실시예에서와 같이 각 제1금속막(10)(10')의 양면에 제2금속막(20)(20')들을 도금한 후, 폴리머막(40) 형성공정을 거침으로써 도 5에서 볼 수 있듯이, 중심에 폴리머막(40)이 존재하는 상태에서 그 양면으로 회로패턴을 형성할 수 있는 제1금속막들(10)(10')을 배치시키고, 이 제1금속막들(10)(10')의 외면을 덮도록 다시 폴리머막(40)이 형성된 다층 인쇄회로기판을 얻을 수 있다.
도 6은 본 발명의 바람직한 또 다른 일 실시예에 따른 인쇄회로기판의 단면을 도시한 단면도이다.
도 6을 참조하면, 도 1에서와 같이 제1금속막(10)의 일 면에 전술한 거친 도금층 형성공정에 의해 제2금속막(20)을 형성한 후, 이 제2금속막(20)의 제2면(22) 상으로 제3금속막(30)을 형성하고, 이 제3금속막(30) 상에 폴리머막(40)을 형성한 것이다.
상기 제3금속막(30)은 니켈(Ni), 팔라듐(Pd), 금(Au) 또는 이들의 합금으로 구비될 수 있는 데, 이는 폴리머막(40)의 형성 시 제1금속막(10)의 금속 성분이 폴리머막(40) 방향으로 확산되는, 즉, 폴리머막(40) 과 제2금속막(20) 사이 계면으로 확산되어 폴리머막(40)과 제2금속막(20)간의 접착력을 저하시키는 것을 방지할 수 있는 확산 방지막으로서의 기능을 하도록 한다. 즉, 폴리머막(40)과 제2금속막(20)의 사이에 제3금속막(30)을 개재시킴으로써 제1금속막(10)의 금속 성분의 확산을 방지하도록 해, 장기 신뢰성 및 고온 흡습 환경에서의 접착력 향상 효과를 얻도록 할 수 있다.
상기 제3금속막(30)은 제2금속막(20)과 같은 거친 도금층 형성방법으로 형성되는 것이 아니라, 일반적인 도금 방법으로 형성될 수 있다. 따라서, 제2금속막(20)을 형성하는 도금욕보다 고농도의 도금욕을 사용하며, 저전류밀도로 도금한다.
상기 제3금속막(30)의 제2금속막(20)의 거친 면인 제2면(22) 상에 형성되므로, 제2면(22)의 거친 표면 특성이 제3금속막(30)의 표면에도 나타나도록 얇게 형성하는 것이 바람직하다.
이러한 제3금속막(30)은 0.1 내지 0.5 ㎛의 두께로 형성하는 데, 0.1㎛ 미만의 두께로 형성할 경우, 확산 방지막으로서의 기능을 하기 어렵고, 0.5㎛를 초과할 경우, 전술한 바와 같이 제2금속막(20)의 거친 면인 제2면(22)의 거친 표면 특성이 제3금속막(30)의 표면에 나타나지 않아 제3금속막(30)과 폴리머막(40) 간의 접착력이 떨어질 수 있다.
상기 제3금속막(30)은 도 6에서 볼 수 있듯이, 단층으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 복층으로 형성될 수도 있다.
이러한 제3금속막(30)의 구조는 도 2 내지 도 5의 실시예의 구조에도 동일하게 적용할 수 있다.
<실험예>
구리 합금으로 이루어진 제1금속막을 준비하였다.
니켈 설페이트(Nickel sulfate) 3.5 g/l, 암모늄 설페이트(Ammonium sulfate) 2.75 g/l, 나트륨 설페이트(Sodium sulfate) 4.75 g/l, 나트륨 클로라이드(Sodium chloride) 1.75 g/l, 붕산(Boric acid) 2.5 g/l의 도금욕에 20 ASD의 전류밀도를 흘려준 상태에서 제1금속막을 담가 20초간 도금한다.
상기와 같은 도금욕으로 형성된 제2금속막의 거친 면인 제2면은 도 7에서 볼 수 있듯이, 충분히 거칠게 형성되어 있기 때문에 후속하는 폴리머막과의 접합력이 더욱 높아질 수 있다.
상기 제2금속막의 제2면 상에 폴리 이미드 단량체의 전구체를 캐스팅한 후, 450℃에서 가교하여 폴리머막을 형성한다.
본 발명은 각종 전기, 기계 및 전자 장비에 사용되는 경질 인쇄회로기판 및 연질 인쇄회로기판의 제조에 적용될 수 있다. 특히, 파인 피치 패턴의 회로를 에칭 형성할 수 있는 캐스팅 타입 FCCL에 더욱 유용하다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시 예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 단면도.
도 2는 본 발명의 바람직한 다른 일 실시예에 따른 인쇄회로기판의 단면도.
도 3 및 도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 인쇄회로기판의 제조방법을 도시한 단면도.
도 5는 본 발명의 바람직한 또 다른 일 실시예에 따른 인쇄회로기판의 단면도.
도 6은 본 발명의 바람직한 또 다른 일 실시예에 따른 인쇄회로기판의 단면도.
도 7은 본 발명의 실험예의 제2면에 대한 SEM 사진.

Claims (12)

  1. 제1금속막;
    상기 제1금속막의 일면에 위치하는 폴리머막; 및
    상기 제1금속막과 폴리머막의 사이에 개재되고, 상기 제1금속막을 향한 제1면과 상기 폴리머막을 향한 제2면을 구비하며, 상기 제2면의 표면이 상기 제1면의 표면보다 거칠게 구비된 제2금속막;을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1금속막은 구리 또는 구리 합금으로 구비된 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제2금속막은 니켈 또는 니켈 합금으로 구비된 인쇄회로기판.
  4. 제1항에 있어서,
    상기 폴리머막 및 상기 제2면의 사이에 위치하는 제3금속막을 더 포함하는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 제3금속막은 니켈, 팔라듐, 금 또는 이들의 합금으로 구비된 인쇄회로 기판.
  6. 제1금속막을 준비하는 단계;
    상기 제1금속막의 일면 상에 전기도금으로 제2금속막을 형성하되, 상기 제2금속막은 상기 제1금속막에 접하는 제1면과 상기 제1면의 반대측의 제2면을 구비하고, 상기 제2면이 상기 제1면보다 거칠게 되도록 하는 단계; 및
    상기 제2금속막의 제2면 상에 폴리머막을 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 제1금속막은 구리 또는 구리 합금으로 구비된 인쇄회로기판의 제조방법.
  8. 제6항에 있어서,
    상기 제2금속막은 니켈 또는 니켈 합금으로 구비된 인쇄회로기판의 제조방법.
  9. 제6항에 있어서,
    상기 전기도금으로 제2금속막을 형성하는 단계는,
    10 A/dm2 이상의 전류밀도에서 3초 내지 20초 동안 행해지는 인쇄회로기판의 제조방법.
  10. 제6항에 있어서,
    상기 전기도금으로 제2금속막을 형성하는 단계는,
    도금욕이 니켈 설페이트 또는 니켈 클로라이드를 포함하고, 상기 니켈 설페이트 또는 니켈 클로라이드는 2.5 내지 3.5 g/L인 인쇄회로기판의 제조방법.
  11. 제6항에 있어서,
    상기 폴리머막의 형성 전에,
    상기 제2금속막의 제2면 상에 제3금속막을 더 형성하고, 상기 제3금속막 상에 상기 폴리머막을 형성하는 인쇄회로기판의 제조방법.
  12. 제11항에 있어서,
    상기 제3금속막은 니켈, 팔라듐, 금 또는 이들의 합금으로 구비된 인쇄회로기판의 제조방법.
KR1020080112865A 2008-11-13 2008-11-13 인쇄회로기판 및 그 제조방법 KR101426038B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080112865A KR101426038B1 (ko) 2008-11-13 2008-11-13 인쇄회로기판 및 그 제조방법
US12/475,764 US8409726B2 (en) 2008-11-13 2009-06-01 Printed circuit board with multiple metallic layers and method of manufacturing the same
JP2009258564A JP5474500B2 (ja) 2008-11-13 2009-11-12 印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112865A KR101426038B1 (ko) 2008-11-13 2008-11-13 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100053964A true KR20100053964A (ko) 2010-05-24
KR101426038B1 KR101426038B1 (ko) 2014-08-01

Family

ID=42164147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112865A KR101426038B1 (ko) 2008-11-13 2008-11-13 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US8409726B2 (ko)
JP (1) JP5474500B2 (ko)
KR (1) KR101426038B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069947A1 (en) * 2011-11-09 2013-05-16 Lg Innotek Co., Ltd. Tape carrier package and method of manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103125149B (zh) * 2010-09-27 2016-09-14 吉坤日矿日石金属株式会社 印刷电路板用铜箔、其制造方法、印刷电路板用树脂基板以及印刷电路板
CN103635009A (zh) * 2012-08-28 2014-03-12 昆山雅森电子材料科技有限公司 印刷电路板用黄色聚酰胺酰亚胺保护膜及其制造方法
CN103813616A (zh) * 2012-11-13 2014-05-21 昆山雅森电子材料科技有限公司 复合式叠构覆盖膜及具有该覆盖膜的电路板及其制法
JP6310193B2 (ja) * 2013-07-02 2018-04-11 Ｊｘ金属株式会社 キャリア付銅箔、その製造方法、銅張積層板の製造方法及びプリント配線板の製造方法
JP6310192B2 (ja) * 2013-07-02 2018-04-11 Ｊｘ金属株式会社 キャリア付銅箔及びその製造方法、銅張積層板の製造方法及びプリント配線板の製造方法
JP6310191B2 (ja) * 2013-07-02 2018-04-11 Ｊｘ金属株式会社 キャリア付銅箔及びその製造方法、銅張積層板の製造方法及びプリント配線板の製造方法
US9783902B2 (en) 2013-10-25 2017-10-10 Om Sangyo Co., Ltd. Method for producing plated article
DE102014210483A1 (de) * 2014-06-03 2015-12-03 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer Folienanordnung und entsprechende Folienanordnung
US20170334170A1 (en) * 2016-03-23 2017-11-23 Atieh Haghdoost Articles including adhesion enhancing coatings and methods of producing them
KR102462505B1 (ko) 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지
CN110996546A (zh) * 2019-12-31 2020-04-10 华宇华源电子科技（深圳）有限公司 一种增强pcb板表面耐压能力的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517507B2 (ko) * 1972-06-29 1980-05-12
US3984907A (en) * 1975-07-25 1976-10-12 Rca Corporation Adherence of metal films to polymeric materials
JPS5856758B2 (ja) * 1975-12-17 1983-12-16 ミツイアナコンダドウハク カブシキガイシヤ ドウハクヒヨウメンシヨリホウホウ
JPS56155592A (en) * 1980-04-03 1981-12-01 Furukawa Circuit Foil Copper foil for printed circuit and method of manufacturing same
JPS61110794A (ja) * 1984-11-06 1986-05-29 Mitsui Mining & Smelting Co Ltd 銅箔の表面処理方法
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
JPH04359518A (ja) * 1991-06-06 1992-12-11 Nec Corp 半導体装置の製造方法
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
TW317575B (ko) * 1994-01-21 1997-10-11 Olin Corp
JP3000877B2 (ja) * 1995-02-20 2000-01-17 松下電器産業株式会社 金メッキ電極の形成方法、基板及びワイヤボンディング方法
US6171714B1 (en) * 1996-04-18 2001-01-09 Gould Electronics Inc. Adhesiveless flexible laminate and process for making adhesiveless flexible laminate
US6359233B1 (en) * 1999-10-26 2002-03-19 Intel Corporation Printed circuit board multipack structure having internal gold fingers and multipack and printed circuit board formed therefrom, and methods of manufacture thereof
US6497806B1 (en) * 2000-04-25 2002-12-24 Nippon Denkai, Ltd. Method of producing a roughening-treated copper foil
US6622374B1 (en) * 2000-09-22 2003-09-23 Gould Electronics Inc. Resistor component with multiple layers of resistive material
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
KR100401340B1 (ko) 2001-11-16 2003-10-10 엘지전선 주식회사 Ｐｃｂ용 전해동박의 표면처리방법
WO2004005588A1 (ja) * 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP4115293B2 (ja) * 2003-02-17 2008-07-09 古河サーキットフォイル株式会社 チップオンフィルム用銅箔
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP2005353918A (ja) 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔及びその製造方法
KR100819800B1 (ko) 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
JP4626390B2 (ja) * 2005-05-16 2011-02-09 日立電線株式会社 環境保護を配慮したプリント配線板用銅箔
CN101466875B (zh) * 2006-06-12 2011-01-05 日矿金属株式会社 具有粗化处理面的轧制铜或铜合金箔以及该轧制铜或铜合金箔的粗化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069947A1 (en) * 2011-11-09 2013-05-16 Lg Innotek Co., Ltd. Tape carrier package and method of manufacturing the same
US9674955B2 (en) 2011-11-09 2017-06-06 Lg Innotek Co., Ltd. Tape carrier package, method of manufacturing the same and chip package

Also Published As

Publication number Publication date
JP2010118662A (ja) 2010-05-27
US8409726B2 (en) 2013-04-02
KR101426038B1 (ko) 2014-08-01
US20100116528A1 (en) 2010-05-13
JP5474500B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
KR101426038B1 (ko) 인쇄회로기판 및 그 제조방법
KR101199817B1 (ko) 금속 피복 폴리이미드 복합체, 그 복합체의 제조 방법 및 그 복합체의 제조 장치
TWI619851B (zh) 具近似絨毛狀銅瘤的電解銅箔與線路板組件的製造方法
US20060088723A1 (en) Surface treated copper foil and circuit board
JP5115527B2 (ja) プリント配線板用銅箔およびその製造方法
TW201218323A (en) Method for manufacturing package substrate for semiconductor element mounting
KR20060105412A (ko) 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재
US20130270218A1 (en) Rolled Copper Foil or Electrolytic Copper Foil for Electronic Circuit, and Method of Forming Electronic Circuit Using Same
US11028495B2 (en) Method for producing porous copper foil and porous copper foil produced by the same
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
WO2010074054A1 (ja) 電子回路の形成方法
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
TWI713418B (zh) 立體配線基板、立體配線基板的製造方法以及立體配線基板用基材
WO2010018790A1 (ja) マルチ導通部を有する多層積層回路基板
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP2009212221A (ja) 回路基板の製造方法
JP4294363B2 (ja) ２層フレキシブル銅張積層板及びその２層フレキシブル銅張積層板の製造方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP2001168485A (ja) 配線基板および転写媒体とそれらの製造方法
KR101324225B1 (ko) 인쇄회로기판의 제조방법
KR20080092256A (ko) 칩 온 필름 배선기판 및 그 제조방법
JP4540100B2 (ja) ２層フレキシブル銅張積層板及びその２層フレキシブル銅張積層板の製造方法
JP2655870B2 (ja) プリント配線基板及びその製造方法
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법
TW201334648A (zh) 用於記憶卡之印刷電路板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 6