WO2015068555A1 - 多層基板およびその製造方法 - Google Patents

多層基板およびその製造方法 Download PDF

Info

Publication number
WO2015068555A1
WO2015068555A1 PCT/JP2014/077634 JP2014077634W WO2015068555A1 WO 2015068555 A1 WO2015068555 A1 WO 2015068555A1 JP 2014077634 W JP2014077634 W JP 2014077634W WO 2015068555 A1 WO2015068555 A1 WO 2015068555A1
Authority
WO
WIPO (PCT)
Prior art keywords
via hole
insulating layer
end position
multilayer substrate
diameter
Prior art date
Application number
PCT/JP2014/077634
Other languages
English (en)
French (fr)
Inventor
竹村　和彦
伊勢坊　和弘
福田　寛
善和 及川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201490001150.8U priority Critical patent/CN205902230U/zh
Publication of WO2015068555A1 publication Critical patent/WO2015068555A1/ja
Priority to US15/141,080 priority patent/US9877390B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Definitions

  • the present invention relates to a multilayer substrate including a via conductor with high dimensional accuracy therein and a method for manufacturing the same.
  • a multilayer substrate in which a plurality of via conductors are provided is known (see Patent Document 1).
  • the multilayer substrate 100 described in Patent Document 1 is formed by laminating a plurality of insulating resin layers 101, and a mounting electrode 103 for mounting the component 102 is formed on the upper surface thereof.
  • an external electrode 104 for connecting to a mother board disposed in various electronic devices is formed on the lower surface, and predetermined mounting electrodes 103 and external electrodes 104 are respectively formed in via conductors.
  • 105 and the wiring electrode 106 are connected.
  • the wiring provided in the multilayer substrate 100 is made into a three-dimensional structure, so that the multilayer substrate 100 is reduced in size.
  • the pitch of the terminals of the components 102 has been reduced.
  • the mounting electrode 103 connected to the terminal of the component 102 has a larger area in plan view than the area of the end surface of the via conductor 105 connected immediately below the mounting electrode 103. Therefore, there is a limit in reducing the pitch of the mounting electrodes 103.
  • a laser beam is irradiated from one main surface side of each insulating layer at a predetermined position of each insulating layer formed of a ceramic green sheet or the like to form a via hole penetrating in the thickness direction of the insulating layer.
  • the via hole is formed in a truncated cone shape in which the opening diameter on one main surface side of the insulating layer on the laser light irradiation side is larger than the opening diameter on the other main surface side.
  • a via conductor is formed by filling the conductive paste from the opening on the large diameter side of the via hole.
  • the via conductor 105 When the via conductor 105 is formed by such a method, there are the following problems in reducing the pitch of the via conductor 105 connected to the terminal of the component 102. That is, when filling the via hole with the conductive paste, the conductive paste may ooze out from the opening on the small diameter side of the via hole, and the dimensional accuracy of the via conductor 105 varies. As a result, when setting the gap between the via conductors 105, it is necessary to secure a margin corresponding to the variation in dimensional accuracy, which hinders the narrowing of the pitch of the via conductors 105.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a technique for obtaining a multilayer substrate including a via conductor with high dimensional accuracy.
  • the multilayer substrate of the present invention is a multilayer substrate including a laminate in which a plurality of insulating layers are stacked, and a predetermined predetermined insulating layer among the plurality of insulating layers is formed.
  • a via hole formed through the predetermined insulating layer, and a via conductor formed by filling the via hole with a conductive paste, and the via hole has a lower end position, an upper end position, and a middle thereof.
  • the position is characterized in that the degree of diameter spreading from the middle position to the upper end position is larger than the degree of diameter spreading from the lower end position to the middle position.
  • the via hole formed through the predetermined insulating layer has a lower end position, an upper end position, and an intermediate position at the lower end position, the upper end position from the intermediate position compared to the extent of the diameter from the lower end position toward the intermediate position. Since the degree of spread of the diameter toward the surface is large, the lower opening diameter of the via hole is smaller than the upper opening diameter.
  • the via hole is compared with the case of filling the conductive paste from the upper opening having the larger diameter.
  • the filling pressure of the conductive paste filled in is reduced.
  • the via hole is formed with a larger diameter spread from the middle position to the upper end position than the diameter spread from the lower position to the middle position, the conventional frustoconical via with a constant spread degree is formed.
  • the portion from the middle position of the via hole to the upper end position is easily deformed by the pressing force during printing of the conductive paste. When this portion is deformed, the apparent volume in the via hole at the time of paste filling is reduced, so that the amount of conductive paste in the via hole is reduced.
  • the via hole may be formed by continuously forming a lower portion having a first frustum shape and an upper portion having a second frustum shape. Even when the via hole is formed in this manner, a multilayer substrate including a via conductor with high dimensional accuracy can be provided as described above.
  • the via hole may be formed so that the inner peripheral shape in the longitudinal section has a curve. Even when the via hole is formed in this manner, a multilayer substrate including a via conductor with high dimensional accuracy can be provided as described above.
  • the filling pressure of the conductive paste filled in the via hole can be reduced as compared with the case of filling the conductive paste from the large diameter side of the via hole. Also, by forming the via hole shape so that the extent of the diameter extending from the middle position to the upper end position is larger than the diameter spreading from the lower end position to the middle position, for example, using a printing technique.
  • the conductive paste is filled in the via hole, the portion from the middle position of the via hole to the upper end position is deformed by the pressing force at the time of printing. When the portion is deformed, the apparent volume in the via hole when the conductive paste is filled is reduced, so that the filling amount of the conductive paste in the via hole can be reduced.
  • a multilayer substrate with high via conductors can be manufactured.
  • the component 6 is a semiconductor component formed of Si, GaAs, or the like, or a chip component such as a chip capacitor or a chip inductor, and is mounted on the upper surface of the multilayer substrate 2 by a known surface mounting technique.
  • laser light is irradiated from the side opposite to the surface facing the carrier film 9 of the insulating layer 3a (hereinafter sometimes referred to as the upper surface of the insulating layer 3a).
  • a recess 10 is formed at a predetermined position of the insulating layer 3a (first laser irradiation step).
  • laser irradiation conditions for example, squeezing, strength, and irradiation time
  • the opening diameter of the recess 10 is the same as the opening diameter on the upper side of the via hole 4a to be formed later.
  • the insulating layer 3a is completed by peeling the insulating layer 3a from the carrier film 9.
  • the carrier film 9 is peeled off, a part of the lower end portion of the via conductor 5a may be taken to the carrier film 9 side and the via conductor 5a may be lost.
  • the small diameter of the via conductor 5a Since the side is in contact with the carrier film 9, it is possible to prevent or reduce the loss of the via conductor 5a when the carrier film 9 is peeled off.
  • the multilayer substrate 2 is completed by firing the laminate 3 at a predetermined temperature (for example, 850 ° C.).
  • a predetermined temperature for example, 850 ° C.
  • This manufacturing method can also be applied to the case where an aggregate of a plurality of multilayer substrates 2 is formed.
  • a dividing groove for dividing into each multilayer substrate 2 may be formed by dicing or the like.
  • the multilayer substrate 2 including the via conductor 5a with high dimensional accuracy can be provided.
  • the upper end surface of the via conductor 5c may be disposed at a position corresponding to the boundary between the upper portion 4a1 and the lower portion 4a2 that is the midway position of the via hole 4a.
  • the upper portion 4a1 of the via hole 4a is formed with a larger extent than the lower portion 4a2. Therefore, with the above configuration, when the upper end surface of the via conductor 5c and the terminal of the component 6 are directly connected by a solder bump or the like, the solder bump or the like easily enters the upper portion 4a1 of the via hole 4a. be able to.
  • FIG. 5 is a diagram showing a modification of the via conductor 5c in FIG.
  • the via hole 4a is formed such that the lower portion 4a2 having the first frustoconical shape and the upper portion 4a1 having the second frustoconical shape are continuously formed, each having a different degree of spread.
  • the via hole 4d may be formed so that the upper portion 4d1 has a truncated cone shape and the lower portion 4d2 has a cylindrical shape.
  • the via hole 4e may be formed so that the inner peripheral shape in the longitudinal cross section has a curve. In these cases, the same effects as those of the multilayer substrates 2 and 2a according to the above-described embodiments can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　寸法精度が高いビア導体を備える多層基板を得る技術を提供する。　複数の絶縁層３ａ，３ｂが積層されて成る積層体３を備える多層基板２は、積層体３の最上層の絶縁層３ａに、該絶縁層３ａを貫通して形成されたビア孔４ａと、このビア孔４ａに導電性ペーストが充填されて成るビア導体５ａとを備え、ビア孔４ａは、その下端位置、上端位置およびこれらの途中位置において、下端位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されている。このようなにビア孔４ａを形成することで、ビア孔４ａの小径側の開口から導電性ペーストを充填した場合に、大径側の開口からの導電性ペーストの滲みが防止されるため、ビア導体５ａの寸法精度が向上する。

Description

多層基板およびその製造方法
本発明は、その内部に寸法精度の高いビア導体を備える多層基板およびその製造方法に関する。
　従来より、その内部に複数のビア導体が設けられた多層基板が知られている（特許文献１参照）。例えば、特許文献１に記載の多層基板１００は、図８に示すように、複数の絶縁樹脂層１０１が積層されて成り、その上面には部品１０２を実装するための実装電極１０３が形成される。一方、その下面には、種々の電子機器に配設されるマザー基板に接続するための外部電極１０４が形成され、所定の実装電極１０３と外部電極１０４とが、それぞれ内部に形成されたビア導体１０５および配線電極１０６を介して接続される。このように多層基板１００に設ける配線を立体構造にすることで、多層基板１００の小型化が図られている。
特開２００８－３００４８２号公報（段落００１８、図５等参照）
　近年の多層基板１００に実装される部品１０２の小型・高密度化に伴って、部品１０２の端子の狭ピッチ化が進んでいる。そして、このような部品１０２を実装するために、多層基板１００の実装電極１０３の狭ピッチ化も必要となっている。しかしながら、従来の多層基板１００では、部品１０２の端子に接続される実装電極１０３は、その平面視での面積が、該実装電極１０３の直下で接続されるビア導体１０５の端面の面積よりも大きく形成されるため、実装電極１０３の狭ピッチ化を図るのに限界があった。
　そこで、端子が狭ピッチで配置された部品１０２の実装に対応するため、多層基板１００に実装電極１０３を設けずに、ビア導体１０５の端面を部品１０２の端子に直接接続する技術が検討されている。
　ここで、ビア導体の形成方法の一例について簡単に説明する。まず、セラミックグリーンシートなどで形成された各絶縁層の所定位置に、該絶縁層の一方主面側からレーザ光を照射して、絶縁層の厚み方向で貫通するビア孔を形成する。このとき、ビア孔は、レーザ光照射側である絶縁層の一方主面側の開口径が、他方主面側の開口径よりも大きい、円錐台形状に形成される。そして、印刷技術を用いて、ビア孔の大径側の開口から導電性ペーストを充填することによりビア導体を形成する。
　このような方法でビア導体１０５を形成した場合、部品１０２の端子に接続されるビア導体１０５の狭ピッチ化を図る上で次のような課題があった。すなわち、ビア孔に導電性ペーストを充填する際、ビア孔の小径側の開口から導電性ペーストが滲み出す場合があり、ビア導体１０５の寸法精度にばらつきが生じる。その結果、ビア導体１０５間のギャップを設定する際、この寸法精度のばらつき分のマージンを確保しなければならず、ビア導体１０５の狭ピッチ化の妨げになるという課題である。
　本発明は、上記した課題に鑑みてなされたものであり、寸法精度が高いビア導体を備える多層基板を得る技術を提供することを目的とする。
　上記した目的を達成するために、本発明の多層基板は、複数の絶縁層が積層されて成る積層体を備える多層基板において、前記複数の絶縁層のうちの予め定められた所定の絶縁層に、該所定の絶縁層を貫通して形成されたビア孔と、前記ビア孔に導電性ペーストが充填されて成るビア導体とを備え、前記ビア孔は、その下端位置、上端位置およびこれらの途中位置において、前記下端位置から前記途中位置に向かう径の広がり度合に比べ、前記途中位置から前記上端位置に向かう径の広がり度合が大きく形成されていることを特徴としている。
　この場合、所定の絶縁層を貫通して形成されたビア孔は、その下端位置、上端位置およびこれらの途中位置において、下端位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されるため、ビア孔の下側の開口径は上側の開口径よりも小さくなる。
　したがって、例えば、径の小さい方の下側の開口から導電性ペーストを印刷技術などを用いて充填すると、径の大きい方の上側の開口から導電性ペーストを充填する場合と比較して、ビア孔に充填される導電性ペーストの充填圧が低くなる。また、ビア孔は下側位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されるため、広がり度合が一定な従来の円錐台形状のビア孔と比較して、ビア孔の途中位置から上端位置までの部分が、導電性ペーストの印刷時の押圧力により変形し易くなる。この部分が変形すると、ペースト充填時のビア孔内の見かけ上の容積が減少するため、ビア孔内の導電性ペーストの充填量が減少する。
　このように、ビア孔内に充填される導電性ペーストの充填圧および充填量が低減されることで、ビア孔の上側の開口から導電性ペーストが滲み出る量が低減するため、ビア導体の寸法精度が向上し、これにより、寸法精度の高いビア導体を備える多層基板を提供することができる。
　また、前記絶縁層が、セラミック材料で形成されていてもよい。この場合、絶縁層を形成する材料として、例えば、低温同時焼成セラミック（ＬＴＣＣ）などを用いることができる。
　また、前記ビア孔は、第１の錐台形状を有する下側部分と、第２の錐台形状を有する上側部分とが連続して形成されて成るようにしてもよい。このようにビア孔を形成しても、上記同様、寸法精度の高いビア導体を備える多層基板を提供することができる。
　また、前記ビア孔は、その縦断面における内周形状が曲線を有するように形成されていてもよい。このようにビア孔を形成しても、上記同様、寸法精度の高いビア導体を備える多層基板を提供することができる。
　また、前記所定の絶縁層が前記積層体の最上層に配置され、前記ビア導体における前記所定の絶縁層の上面側の端面が、前記積層体の表面から露出していてもよい。このようにすると、露出したビア導体の端面を部品実装用の実装電極として使用することができる。また、ビア導体の寸法精度が向上すると、ビア導体の狭ピッチ化を図ることができるため、端子が狭ピッチで配置された部品の実装が可能になる。さらに、径の大きい方のビア導体の端面を部品実装用の実装電極として使用することができるため、端子が狭ピッチ化された部品の実装に対応しつつ、部品との接続強度を確保することができる。
　また、前記ビア導体における前記所定の絶縁層の上面側の端面が、前記ビア孔内の窪んだ位置に配置されていてもよい。このようにビア導体の端面がビア孔内の窪んだ位置に配置されると、例えば、この端面と部品の端子とを半田などで直接接続させたときに、ビア導体の端面がビア孔内の窪んだ位置に配置される分だけ、部品の多層基板の上面からの高さが低くなる。そのため、多層基板に部品を実装してモジュールを構成した場合に、このモジュールの低背化を図ることができる。また、部品をフリップチップ実装する場合は、部品の半田バンプがビア孔内の窪みで位置決めされるため、部品の実装性が向上する。
　前記ビア導体における前記所定の絶縁層の上面側の端面が、前記ビア孔の前記途中位置に相当する位置に配置されていてもよい。ビア孔の途中位置から上端位置までの部分は、下端位置から途中位置までの部分に比べて広がり度合が大きく形成されている。したがって、このように構成とすることで、ビア導体の上端面と部品の端子とを半田バンプなどで直接接続する際に、半田バンプ等が、ビア孔の前記途中位置から上端位置までの部分に入り込みやすい構造とすることができる。
　また、本発明の多層基板の製造方法は、複数の絶縁層が積層されて成る積層体を備える多層基板の製造方法において、前記複数の絶縁層を個別に準備する絶縁層準備工程を備え、前記絶縁層準備工程では、予め定められた所定の絶縁層を準備する際、レーザ加工により、その下端位置、上端位置およびこれらの途中位置において、前記下端位置から途中位置に向かう径の広がり度合に比べ、前記途中位置から上端位置に向かう径の広がり度合が大きくなるように、前記所定の絶縁層を貫通するビア孔を形成した後、前記ビア孔の小径側から導電性ペーストを充填してビア導体を形成することを特徴としている。
　この多層基板の製造方法では、所定の絶縁層を準備する際、レーザ加工により、該所定の絶縁層を貫通するビア孔の形状を、その下端位置、上端位置およびこれらの途中位置において、下端位置から途中位置に向かう径の広がりに比べ、途中位置から上端位置に向かう径の広がり度合が大きくなるように形成する。そうすると、ビア孔の下端側の開口径が上端側の開口径よりも小さく形成される。そして、ビア孔の小径側から導電性ペーストを充填してビア導体を形成する。
　このビア導体の形成方法によると、ビア孔内に充填される導電性ペーストの充填圧を、ビア孔の大径側から導電性ペーストを充填する場合と比較して小さくすることができる。また、ビア孔の形状を、その下端位置から途中位置に向かう径の広がりに比べ、途中位置から上端位置に向かう径の広がり度合が大きくなるように形成することで、例えば、印刷技術を用いてビア孔内に導電性ペーストを充填する場合に、ビア孔の途中位置から上端位置までの部分が、印刷時の押圧力により変形する。当該部分が変形すると、導電性ペーストの充填時のビア孔内の見かけ上の容積が減少するため、ビア孔内の導電性ペーストの充填量を減らすことができる。このように、ビア孔内に充填される導電性ペーストの充填圧および充填量を低減させることで、ビア孔の大径側からの導電性ペーストの滲みを低減させることができるため、寸法精度の高いビア導体を備える多層基板を製造することができる。
　また、ビア導体の寸法精度が向上することで、ビア導体間のピッチを狭く設定することができるため、ビア導体の端面を部品実装用の実装電極として使用したときに、端子が狭ピッチで配置された部品の実装が容易になる。また、ビア導体間のピッチを狭くして多層基板の内部の配線を高密度化することができるため、多層基板の小型化を図ることもできる。
　本発明によれば、所定の絶縁層を貫通して形成されたビア孔は、その下端位置、上端位置およびこれらの途中位置において、下端位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されるため、ビア孔の下側の開口径は上側の開口径よりも小さくなる。
　したがって、例えば、印刷技術などを用いて、ビア孔の小径側の開口から導電性ペーストを充填すると、大径側の開口から導電性ペーストを充填する場合と比較して、ビア孔に充填される導電性ペーストの充填圧が低くなる。また、ビア孔は下側位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されるため、広がり度合が一定な従来の円錐台形状のビア孔と比較して、ビア孔の途中位置から上端位置までの部分が、導電性ペーストの印刷時の押圧力により変形し易くなる。この部分が変形すると、ペースト充填時のビア孔内の見かけ上の容積が減少するため、ビア孔内の導電性ペーストの充填量が減少する。
　このように、ビア孔内に充填される導電性ペーストの充填圧および充填量が低減されることで、ビア孔の上側の開口から導電性ペーストが滲み出る量が低減するため、ビア導体の寸法精度が向上し、これにより、寸法精度の高いビア導体を備える多層基板を提供することができる。
本発明の第１実施形態にかかる多層基板を備えるモジュールの断面図である。 図１のビア導体の拡大断面図である。 図１の多層基板の製造方法を説明するための図である。 本発明の第２実施形態にかかる多層基板の部分断面図である。 図４のビア導体の変形例を示す図である。 ビア孔の変形例を示す図である。 ビア孔の変形例を示す図である。 従来の多層基板の断面図である。
　＜第１実施形態＞
　本発明の第１実施形態にかかる多層基板２について、図１および図２を参照して説明する。なお、図１は本発明の第１実施形態にかかる多層基板２を備えるモジュール１の断面図、図２は図１のＡ領域の拡大図であり、ビア導体５ａおよびその周辺の拡大断面図を示す。
　この実施形態にかかる多層基板２は、図１に示すように、複数（この実施形態では２つ）の絶縁層３ａ，３ｂが積層されて成る積層体３と、各絶縁層３ａ，３ｂそれぞれにおいて、絶縁層３ａ，３ｂを貫通して形成された複数のビア孔４ａ，４ｂと、各ビア孔４ａ，４ｂそれぞれに導電性ペーストが充填されて成るビア導体５ａ，５ｂとを備える。また、多層基板２の上面には部品６が実装されるとともに、該多層基板２の上面および部品６が封止樹脂層７により被覆され、これらの多層基板２、部品６および封止樹脂層７により、モジュール１が形成されている。なお、多層基板２を構成する絶縁層３ａ，３ｂの層数は、適宜、変更可能である。
　絶縁層３ａ，３ｂは、セラミックやガラスエポキシ樹脂などの絶縁材料でそれぞれ形成ており、その内部にはビア導体５ａ，５ｂが形成されるとともに、その主面に図示省略の配線電極が形成されている。なお、この実施形態では、絶縁層３ａ，３ｂを形成する材料として、低温同時焼成セラミック（ＬＴＣＣ）が使用されている。
　ビア導体５ａ，５ｂは、それぞれ、絶縁層３ａ，３ｂを貫通して形成されたビア孔４ａ，４ｂに、ＣｕやＡｇなどの金属を含む導電性ペーストを充填することにより形成される。このとき、最上層の絶縁層３ａ（本発明の「所定の絶縁層」に相当）に形成された各ビア孔４ａそれぞれは、図２に示すように、それぞれ広がり度合が異なる第１の円錐台形状を有する下側部分４ａ２と、第２の円錐台形状を有する上側部分４ａ１とが連続して形成されて成る。換言すれば、ビア孔４ａは、その下端位置、上端位置およびこれらの途中位置（上側部分４ａ１と下側部分４ａ２との境界位置）において、下端位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されている。
　このような形状のビア孔４ａは、ビア孔４ａの下側の開口径が上側の開口径よりも小さく形成される。また、ビア導体５ａは、このビア孔４ａに導電性ペーストが充填されて形成されるため、ビア孔４ａの形状と同じ形状で形成されることになる。なお、ビア孔ａの上側部分４ａ１および下側部分４ａ２は、角錐台形状にそれぞれ形成されていてもよい。
　また、ビア導体５ａの上端面は、積層体３の表面（上面）から露出しており、該端面が部品６を実装するための実装電極として用いられる。つまり、ビア導体５ａの上端面と部品６の端子とが半田８を介して直接接続される。このように、最上層の絶縁層３ａに形成されたビア導体５ａが本発明の「ビア導体」に相当する。
　一方、下側の絶縁層３ｂに形成されるビア孔４ｂは、円柱状に形成されており、該ビア孔４ｂに導電性ペーストが充填されて成るビア導体５ｂの形状も円柱状に形成されている。なお、このビア孔４ｂも最上層の絶縁層３ａに形成されたビア孔４ａと同様の形状に形成する構成であってもよい。
　部品６は、ＳｉやＧａＡｓ等で形成された半導体素子や、チップコンデンサ、チップインダクタ等のチップ部品であり、周知の表面実装技術により、多層基板２の上面に実装される。
　封止樹脂層７は、例えば、エポキシ樹脂で形成され、多層基板２の上面および部品６を保護するために設けられている。この封止樹脂層７は、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式などにより形成することができる。
　（多層基板２の製造方法）
　この実施形態にかかる多層基板２の製造方法について、図３を参照して説明する。なお、図３は、多層基板２の製造方法を説明するための図であり、（ａ）～（ｆ）はそれぞれ図２に対応する図である。なお、以下に説明する製造方法は、後述の第２実施形態にかかる多層基板１ａの製造方法にも適用することができる。
　この多層基板２の製造方法は、積層体３を構成する各絶縁層３ａ，３ｂを個別に準備する絶縁層準備工程を備えている。例えば、最上層に配される絶縁層３ａを準備する場合について説明すると、まず、図３（ａ）に示すように、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーをキャリアフィルム９上に流延成形することで、シート化されたキャリアフィルム９付きの絶縁層３ａ（所謂、セラミックグリーンシート）を用意する。
　次に、図３（ｂ）に示すように、絶縁層３ａのキャリアフィルム９との対向面の反対面（以下、絶縁層３ａの上面という場合もある。）側からレーザ光を照射して、絶縁層３ａの所定位置に凹部１０を形成する（第１レーザ照射工程）。このとき、凹部１０の開口径が、後に形成されるビア孔４ａの上側の開口径と同じ大きさになるように、レーザ照射条件（例えば、しぼり、強度、照射時間）が設定されている。
　次に、図３（ｃ）に示すように、第１レーザ照射工程のレーザ光の照射位置を維持したまま、照射条件を変えてレーザ光を照射することにより、絶縁層３ａおよびキャリアフィルム９を貫通するビア孔４ａを形成する（第２レーザ照射工程）。このときのレーザ光は、ビア孔４ａが、その下端位置、上端位置およびこれらの途中位置において、下側位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されるように、その照射条件が設定されている。このような２段階のレーザ加工により、それぞれ広がり度合が異なる第１の円錐台形状を有する下側部分４ａ２と、第２の円錐台形状を有する上側部分４ａ１とが連続して形成されて成るビア孔４ａが形成される。
　次に、図３（ｄ）に示すように、印刷技術を用いて、ビア孔４ａの内部にＣｕやＡｇ等の金属を含有する導電性ペーストを充填してビア導体５ａを形成する。具体的には、絶縁層３ａの上面を、印刷装置のステージの吸着面１１に吸着させた上で、キャリアフィルム９側（ビア孔４ａの小径側）から導電性ペーストを充填する。このとき、印刷装置のスキージによる押圧力により、ビア孔４ａの上側部分４ａ１が変形し、該上側部分４ａ１が印刷装置の吸着面１１に略密着した状態となり、この状態のビア孔４ａに導電性ペーストが充填される。
　そして、印刷装置の吸着を解除すると、ビア孔４ａの上側部分４ａ１が元の形状に戻る。その際、ビア孔４ａ内の導電性ペーストの充填圧の残圧等により、ビア孔４ａの上側部分４ａ１にも導電性ペーストが充填されてビア導体５ａが形成される（図３（ｅ）参照）。
　次に、絶縁層３ａの上面に、印刷技術などを用いて配線電極を形成する。最後に、キャリアフィルム９から絶縁層３ａを剥離することで絶縁層３ａが完成する。なお、キャリアフィルム９を剥離する際に、ビア導体５ａの下端部の一部がキャリアフィルム９側に取られてビア導体５ａが欠損する場合があるが、この実施形態では、ビア導体５ａの小径側がキャリアフィルム９と接しているため、キャリアフィルム９の剥離時にビア導体５ａが欠損するのを防止、または軽減することができる。
　下層側の絶縁層３ｂも同様の方法で準備する。このとき、円柱状のビア孔４ｂは、パンチ加工などで形成することができる。
　このように準備された各絶縁層３ａ，３ｂを、所定の順序で積み重ねてプレスを行うことにより積層体３を形成する。
　最後に、所定の温度（例えば、８５０℃）で積層体３を焼成することにより、多層基板２が完成する。なお、この製造方法は、複数の多層基板２の集合体を形成する場合にも適用することができる。この場合、各絶縁層３ａ，３ｂを積み重ねてプレスした後、個々の多層基板２に分割するための分割溝をダイシングなどで形成するとよい。
　したがって、上記した実施形態によれば、最上層の絶縁層３ａを貫通して形成されたビア孔４ａは、その下端位置、上端位置およびこれらの途中位置において、下端位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されるため、ビア孔４ａの下側の開口径は上側の開口径よりも小さくなる。
　したがって、印刷技術などを用いて、ビア孔４ａの小径側の開口（下側の開口）から導電性ペーストを充填すると、ビア孔４ａの大径側の開口（上側の開口）から導電性ペーストを充填する場合と比較して、ビア孔４ａに充填される導電性ペーストの充填圧が低くなる。また、ビア孔４ａは下側位置から途中位置に向かう径の広がり度合に比べ、途中位置から上端位置に向かう径の広がり度合が大きく形成されるため、広がり度合が一定な従来の円錐台形状のビア孔と比較して、ビア孔４ａの途中位置から上端位置までの部分（上側部分４ａ１）が、導電性ペーストの印刷時の押圧力により変形し易くなる。この部分４ａ１が変形すると、ペースト充填時のビア孔４ａ内の見かけ上の容積が減少するため、ビア孔４ａ内の導電性ペーストの充填量が減少する。
　このように、ビア孔４ａ内に充填される導電性ペーストの充填圧および充填量が低減すると、ビア孔４ａの大径側の開口から導電性ペーストが滲み出る量が低減するため、ビア導体５ａの寸法精度が向上し、これにより、寸法精度の高いビア導体５ａを備える多層基板２を提供することができる。
　また、最上層の絶縁層３ａに形成されたビア導体５ａの上端面を積層体３の表面から露出させることで、ビア導体５ａを部品実装用の実装電極として利用することができる。また、ビア導体５ａの寸法精度が向上することで、ビア導体５ａの狭ピッチ化、すなわち、実装電極の狭ピッチ化を図ることができるため、端子が狭ピッチで配置された部品６の実装が可能になる。さらに、ビア導体５ａの大径側の端面（上端面）を部品実装用の実装電極として使用するため、端子が狭ピッチで配置された部品６の実装に対応しつつ、部品６との接続強度を確保することができる。
　また、上記した多層基板２の製造方法によると、最上層の絶縁層３ａを準備する際、該絶縁層３ａを貫通するビア孔４ａの形状が、その下端位置、上端位置およびこれらの途中位置において、下端位置から途中位置に向かう径の広がりに比べ、途中位置から上端位置に向かう径の広がり度合が大きくなるように形成し、このビア孔４ａの小径側から導電性ペーストを充填してビア導体５ａを形成する。
　このようにすると、ビア孔４ａの大径側から導電性ペーストを充填する場合と比較して、ビア孔４ａ内に充填される導電性ペーストの充填圧を小さくすることができる。また、ビア孔４ａの形状を、その下端位置から途中位置に向かう径の広がりに比べ、途中位置から上端位置に向かう径の広がり度合が大きくなるように形成することで、印刷技術を用いてビア孔４ａ内に導電性ペーストを充填する場合に、ビア孔４ａの途中位置から上端位置までの部分（上側部分４ａ１）が、印刷時の押圧力により変形する。当該部分４ａ１が変形すると、導電性ペーストの充填時のビア孔４ａ内の見かけ上の容積が減少するため、ビア孔４ａ内の導電性ペーストの充填量を減らすことができる。このように、ビア孔４ａ内に充填される導電性ペーストの充填圧および充填量を低減させることで、ビア孔４ａの大径側からの導電性ペーストの滲みを低減させることができるため、寸法精度の高いビア導体５ａを備える多層基板２を製造することができる。また、ビア孔４ａ内に充填される導電性ペーストの量が減ることで、積層体３を焼成したときに生じるビア導体５ａの隆起を抑えることができる。
　また、ビア導体５ａの寸法精度が向上することで、部品６の実装電極として使用されるビア導体５ａの上端面のピッチを狭く設定することができるため、端子が狭ピッチで配置された部品の実装に対応することができる多層基板２を製造することができる。また、ビア導体間のピッチを狭くして多層基板の内部の配線を高密度化することにより、従来より小型な多層基板２を製造することができる。
　＜第２実施形態＞
　本発明の第２実施形態にかかる多層基板２ａについて、図４を参照して説明する。なお、図４は、多層基板２ａの部分断面図であり、図２に対応する図である。
　この実施形態にかかる多層基板２ａが、図１および図２を参照して説明した第１実施形態の多層基板１と異なるところは、図４に示すように、最上層の絶縁層３ａに形成されたビア導体５ｃの上端面が、ビア孔４ａ内の窪んだ位置に配置されていることである。その他の構成は、第１実施形態の多層基板１と同じであるため、同一符号を付すことにより説明を省略する。
　このように、ビア導体５ｃの上端面をビア孔４ａ内の窪んだ位置に配置することで、ビア導体５ｃの上端面と部品６の端子とを半田バンプなどで直接接続した際、ビア導体５ｃの上端面がビア孔４ａ内の窪んだ位置に配置される分だけ、部品６の多層基板１ａの上面からの高さが低くなる。そのため、多層基板１ａに部品６が実装されて成るモジュール１の低背化を図ることができる。
　また、部品６をフリップチップ実装する際は、部品６の半田バンプがビア孔４ａ内の窪みで位置決めされるため、部品６の実装性が向上する。
　（ビア導体５ｃの変形例）
　なお、ビア導体５ｃの上端面は、図５に示すように、ビア孔４ａの前記途中位置である上側部分４ａ１と下側部分４ａ２との境界に相当する位置に配置されていてもよい。ビア孔４ａの上側部分４ａ１は、下側部分４ａ２に比べて広がり度合が大きく形成されている。したがって、上記構成とすることで、ビア導体５ｃの上端面と部品６の端子とを半田バンプなどで直接接続する際に、半田バンプ等が、ビア孔４ａの上側部分４ａ１に入り込みやすい構造とすることができる。なお、図５は、図４のビア導体５ｃの変形例を示す図である。
　（ビア孔の変形例）
　次に、ビア孔の変形例について、図６および図７を参照して説明する。なお、図６および図７は、ビア孔の変形例を示す図であり、それぞれ図２に対応する図である。
　上記した各実施形態では、ビア孔４ａが、それぞれ広がり度合が異なる、第１の円錐台形状を有する下側部分４ａ２と、第２の円錐台形状を有する上側部分４ａ１とが連続して形成されて成る場合について説明したが、例えば、図６に示すように、上側部分４ｄ１が円錐台形状を有し、下側部分４ｄ２が円柱状を有するようにビア孔４ｄが形成されていてもよい。また、図７に示すように、ビア孔４ｅは、その縦断面における内周形状が曲線を有するように形成されていてもよい。これらの場合も、上記した各実施形態にかかる多層基板２，２ａと同様の効果を得ることができる。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態では、それぞれ広がり度合の異なる上側部分４ａ１および下側部分４ｂ２で構成されたビア孔４ａを、レーザ照射条件の異なる２回のレーザ加工で形成する場合について説明したが、レーザ光のしぼり、強度、照射時間等を調整することにより、１回のレーザ加工で上記ビア孔４ａを形成することもできる。このようにすると、多層基板２，２ａの製造工程の簡略化を図ることができる。
　また、本発明は、その内部にビア導体を備える種々の多層基板に適用することができる。
　２，２ａ　　　　　　　　　多層基板
　３　　　　　　　　　　　　積層体
　３ａ，３ｂ　　　　　　　　絶縁層
　４ａ，４ｂ，４ｄ，４ｅ　　ビア孔
　４ａ１，４ｄ１　　　　　　上側部分
　４ａ２，４ｄ２　　　　　　下側部分
　５ａ，５ｂ，５ｃ　　　　　ビア導体

Claims (8)

  1. 　複数の絶縁層が積層されて成る積層体を備える多層基板において、
    　前記複数の絶縁層のうちの予め定められた所定の絶縁層に、該所定の絶縁層を貫通して形成されたビア孔と、
    　前記ビア孔に導電性ペーストが充填されて成るビア導体とを備え、
    　前記ビア孔は、その下端位置、上端位置およびこれらの途中位置において、前記下端位置から前記途中位置に向かう径の広がり度合に比べ、前記途中位置から前記上端位置に向かう径の広がり度合が大きく形成されていることを特徴とする多層基板。
  2. 　前記絶縁層が、セラミック材料で形成されていることを特徴とする請求項１に記載の多層基板。
  3. 　前記ビア孔は、第１の錐台形状を有する下側部分と、第２の錐台形状を有する上側部分とが連続して形成されて成ることを特徴とする請求項１または２に記載の多層基板。
  4. 　前記ビア孔は、その縦断面における内周形状が曲線を有することを特徴とする請求項１または２に記載の多層基板。
  5. 　前記所定の絶縁層が前記積層体の最上層に配置され、
    　前記ビア導体における前記所定の絶縁層の上面側の端面が、前記積層体の表面から露出していることを特徴とする請求項１ないし４のいずれかに記載の多層基板。
  6. 　前記ビア導体における前記所定の絶縁層の上面側の端面が、前記ビア孔内の窪んだ位置に配置されていることを特徴とする請求項５に記載の多層基板。
  7. 　前記ビア導体における前記所定の絶縁層の上面側の端面が、前記ビア孔の前記途中位置に相当する位置に配置されていることを特徴とする請求項６に記載の多層基板。
  8. 　複数の絶縁層が積層されて成る積層体を備える多層基板の製造方法において、
    　前記複数の絶縁層を個別に準備する絶縁層準備工程を備え、
    　前記絶縁層準備工程では、
    　予め定められた所定の絶縁層を準備する際、レーザ加工により、その下端位置、上端位置およびこれらの途中位置において、前記下端位置から途中位置に向かう径の広がり度合に比べ、前記途中位置から上端位置に向かう径の広がり度合が大きくなるように、前記所定の絶縁層を貫通するビア孔を形成した後、
    　前記ビア孔の小径側から導電性ペーストを充填してビア導体を形成することを特徴とする多層基板の製造方法。
PCT/JP2014/077634 2013-11-07 2014-10-17 多層基板およびその製造方法 WO2015068555A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201490001150.8U CN205902230U (zh) 2013-11-07 2014-10-17 多层基板
US15/141,080 US9877390B2 (en) 2013-11-07 2016-04-28 Multilayer substrate and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-230759 2013-11-07
JP2013230759 2013-11-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/141,080 Continuation US9877390B2 (en) 2013-11-07 2016-04-28 Multilayer substrate and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2015068555A1 true WO2015068555A1 (ja) 2015-05-14

Family

ID=53041338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/077634 WO2015068555A1 (ja) 2013-11-07 2014-10-17 多層基板およびその製造方法

Country Status (3)

Country Link
US (1) US9877390B2 (ja)
CN (1) CN205902230U (ja)
WO (1) WO2015068555A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107877A (ja) * 2018-12-25 2020-07-09 Tdk株式会社 回路基板及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112702840B (zh) 2019-10-23 2023-10-27 奥特斯(中国)有限公司 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
KR20210111501A (ko) * 2020-03-03 2021-09-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 모듈

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236891A (ja) * 1995-03-01 1996-09-13 Nippondenso Co Ltd フレキシブル配線板とその製造方法
JP2000012736A (ja) * 1998-06-26 2000-01-14 Ngk Spark Plug Co Ltd フリップチップ用セラミック多層配線基板
JP2001119139A (ja) * 1999-10-21 2001-04-27 Denso Corp プリント配線板の製造方法
JP2003197811A (ja) * 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
JP2003332716A (ja) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2009117564A (ja) * 2007-11-06 2009-05-28 Ngk Spark Plug Co Ltd 配線基板
JP2010287879A (ja) * 2009-06-09 2010-12-24 Ibiden Co Ltd 両面回路基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092547B2 (ja) 2007-05-30 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
KR100990618B1 (ko) * 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
US8049110B2 (en) * 2008-10-01 2011-11-01 Hewlett-Packard Development Company, L.P. Microelectronic device
WO2011024790A1 (ja) * 2009-08-24 2011-03-03 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
KR101376123B1 (ko) * 2010-08-31 2014-03-19 쿄세라 코포레이션 배선기판 및 그 실장 구조체
KR101273773B1 (ko) * 2011-12-07 2013-06-12 삼성전기주식회사 인쇄회로기판 및 그의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236891A (ja) * 1995-03-01 1996-09-13 Nippondenso Co Ltd フレキシブル配線板とその製造方法
JP2000012736A (ja) * 1998-06-26 2000-01-14 Ngk Spark Plug Co Ltd フリップチップ用セラミック多層配線基板
JP2001119139A (ja) * 1999-10-21 2001-04-27 Denso Corp プリント配線板の製造方法
JP2003197811A (ja) * 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
JP2003332716A (ja) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2009117564A (ja) * 2007-11-06 2009-05-28 Ngk Spark Plug Co Ltd 配線基板
JP2010287879A (ja) * 2009-06-09 2010-12-24 Ibiden Co Ltd 両面回路基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107877A (ja) * 2018-12-25 2020-07-09 Tdk株式会社 回路基板及びその製造方法
JP7486934B2 (ja) 2018-12-25 2024-05-20 Tdk株式会社 回路基板

Also Published As

Publication number Publication date
US20160242287A1 (en) 2016-08-18
CN205902230U (zh) 2017-01-18
US9877390B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
US20070178279A1 (en) Hybrid multilayer substrate and method for manufacturing the same
US8163596B2 (en) Stackable electronic package and method of making same
TWI649841B (zh) High frequency module and manufacturing method thereof
JP5278149B2 (ja) 回路基板及び回路モジュール
JP2005347648A (ja) 積層電子部品及びその製造方法
WO2013035716A1 (ja) モジュールの製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
WO2015068555A1 (ja) 多層基板およびその製造方法
US8279618B2 (en) Circuit substrate and circuit substrate manufacturing method
JP4432517B2 (ja) 複合多層基板
WO2019111873A1 (ja) モジュール
JP4821424B2 (ja) セラミック多層基板及びその製造方法
JP2012064600A (ja) 多層基板およびその製造方法
JP5535451B2 (ja) セラミック配線基板およびその製造方法
JP2013207172A (ja) モジュールおよびその製造方法
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JP2006128229A (ja) 複合多層基板
JP4385782B2 (ja) 複合多層基板及びその製造方法
WO2012056883A1 (ja) 複合基板、モジュール、複合基板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP6750728B2 (ja) 積層型電子部品および積層型電子部品モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14860538

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14860538

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP