JP2010287879A - 両面回路基板及びその製造方法 - Google Patents

両面回路基板及びその製造方法 Download PDF

Info

Publication number
JP2010287879A
JP2010287879A JP2010094849A JP2010094849A JP2010287879A JP 2010287879 A JP2010287879 A JP 2010287879A JP 2010094849 A JP2010094849 A JP 2010094849A JP 2010094849 A JP2010094849 A JP 2010094849A JP 2010287879 A JP2010287879 A JP 2010287879A
Authority
JP
Japan
Prior art keywords
hole
substrate
conductor
double
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010094849A
Other languages
English (en)
Inventor
Kota Noda
宏太 野田
Tsutomu Yamauchi
勉 山内
Satoru Kawai
悟 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010287879A publication Critical patent/JP2010287879A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Abstract

【課題】高い歩留まりで、貫通孔を有する両面回路基板を製造する。
【解決手段】両面回路基板の製造方法が、絶縁基板11を準備することと、絶縁基板11の第1面、第2面側にそれぞれ第1孔13a、第2孔14aを形成することと、第1孔13aと第2孔14aを繋ぐ第3孔15を絶縁基板11内に形成することで貫通孔150を絶縁基板11に形成することと、絶縁基板11の第1面、第2面にそれぞれ導体パターン12a、12bを形成することと、貫通孔150を導電性物質で充填することで導体パターン12aと導体パターン12bとを電気的に接続するためのスルーホール導体160を形成することと、を含む。第1孔13aは絶縁基板11の第1面に径がR1である第1開口13bを有し、第2孔14aは絶縁基板11の第2面に径がR2である第2開口14bを有し、第3孔15の径はR1及びR2より小さい。
【選択図】図1A

Description

本発明は、両面回路基板に関し、特に貫通孔を有する両面回路基板に関する。
電気的特性の向上等を図る観点から、両面回路基板に形成された貫通孔(スルーホール)の内部をめっきにより金属で充填する方法が検討されている。例えば特許文献1には、貫通孔の形状を鼓状(砂時計の形状)にすることで、ボイド等の発生を防止する技術が開示されている。
特開2006−41463号公報
特許文献1に記載の方法において第1孔と第2孔とからなる貫通孔を形成するには、第1孔の位置に対し、第2孔を形成する位置を精度よく合わせる必要があると考えられる。
本発明の実施形態は上記実情に鑑みてなされたもので、高い歩留まりで、貫通孔を有する両面回路基板を製造することができる両面回路基板の製造方法と、その製造方法により製造される両面回路基板を提供することを目的とする。
本発明の第1の観点に係る両面回路基板の製造方法は、表裏面の一方を第1面、他方を第2面とする基板を準備することと、前記基板の第1面側に第1孔を形成することと、前記基板の第2面側に第2孔を形成することと、前記第1孔と前記第2孔を繋ぐ第3孔を前記基板内に形成することで、前記第1孔と前記第2孔と該第3孔とからなる貫通孔を前記基板に形成することと、前記基板の第1面に第1の導体回路を形成することと、前記基板の第2面に第2の導体回路を形成することと、前記貫通孔を導電性物質で充填することで、前記第1の導体回路と前記第2の導体回路とを電気的に接続するためのスルーホール導体を形成することと、を含む両面回路基板の製造方法であって、前記第1孔は前記基板の第1面に径がR1である第1開口を有し、前記第2孔は前記基板の第2面に径がR2である第2開口を有し、前記第3孔の径は前記R1及び前記R2より小さい。
「準備すること」には、材料や部品を購入して自ら製造することのほかに、完成品を購入して使用することなども含まれる。
本発明の第2の観点に係る両面回路基板は、第1面と該第1面とは反対側の第2面とを有し、スルーホール導体用の貫通孔を有する基板と、前記基板の第1面に形成されている第1の導体回路と、前記基板の第2面に形成されている第2の導体回路と、前記貫通孔に形成され、前記第1の導体回路と前記第2の導体回路とを電気的に接続するスルーホール導体と、からなる両面回路基板であって、前記貫通孔は、前記基板の第1面側に形成されている第1孔と、前記基板の第2面側に形成されている第2孔と、該第1孔と該第2孔とを繋ぎ前記基板内に形成されている第3孔とからなり、前記第1孔は前記基板の第1面に径がR1である第1開口を有し、前記第2孔は前記基板の第2面に径がR2である第2開口を有し、前記第3孔の径は前記R1及び前記R2より小さい。
本発明によれば、高い歩留まりで、貫通孔を有する両面回路基板を製造することができる。
本発明の実施形態に係る両面回路基板の断面図である。 本発明の実施形態に係る両面回路基板の平面図である。 本発明の実施形態に係る両面回路基板の製造方法について、出発基板を用意する工程を説明するための図である。 アライメントマークを形成する工程を説明するための図である。 アライメントマークが形成された基板の平面図である。 第1孔を形成する工程を説明するための図である。 第1孔が形成された基板の断面図である。 第1孔が形成された基板の平面図である。 図5Aの一部拡大図である。 第1孔の第1面側の開口(第1開口)の第1の別例を示す図である。 第1孔の第1面側の開口(第1開口)の第2の別例を示す図である。 第1孔の形状の第1の別例を示す図である。 第1孔の形状の第2の別例を示す図である。 第1孔を形成する工程の第1の別例を示す図である。 第1孔を形成する工程の第2の別例を示す図である。 第2孔を形成する工程を説明するための図である。 第2孔が形成された基板の断面図である。 第2孔が形成された基板の平面図である。 図10Aの一部拡大図である。 第2孔の第2面側の開口(第2開口)の第1の別例を示す図である。 第2孔の第2面側の開口(第2開口)の第2の別例を示す図である。 第2孔の形状の第1の別例を示す図である。 第2孔の形状の第2の別例を示す図である。 第1孔及び第2孔を同時に形成する例を示す図である。 第1孔と第2孔とを連通する第3孔を形成する工程を説明するための図である。 第3孔が形成された基板の断面図である。 第3孔が形成された基板の平面図である。 第3孔の開口の第1の別例を示す図である。 第3孔の開口の第2の別例を示す図である。 第3孔の開口の第3の別例を示す図である。 第3孔の形状の第1の別例を示す図である。 第3孔の形状の第2の別例を示す図である。 比較例に係る基板に、テーパーした貫通孔を形成した様子を示す図である。 本発明の実施形態に係る基板に、テーパーした第3孔を形成した様子を示す図である。 比較例に係る基板の貫通孔の形態を示す図である。 比較例に係る基板の貫通孔にめっきを充填した様子を示す図である。 無電解めっき膜を形成する工程を説明するための図である。 電解めっき膜を形成する工程を説明するための図である。 本発明の実施形態に係る両面回路基板を用いて製造される多層プリント配線板の断面図である。 多層プリント配線板を製造する第1の工程を説明するための図である。 多層プリント配線板を製造する第2の工程を説明するための図である。 多層プリント配線板を製造する第3の工程を説明するための図である。 多層プリント配線板を製造する第4の工程を説明するための図である。 多層プリント配線板を製造する第5の工程を説明するための図である。 第1孔と第2孔とをずらして(オフセットして)配置した基板の一例を示す図である。 導体層のない絶縁基板を出発基板として製造される基板の一例を示す図である。 スルーホール導体を形成するためのめっき方法の別例の第1の工程を説明するための図である。 スルーホール導体を形成するためのめっき方法の別例の第2の工程を説明するための図である。
以下、本発明の実施形態に係る両面回路基板及びその製造方法について説明する。なお、図中、矢印Z1、Z2は、それぞれ基板の主面(表裏面)の法線方向(又はコア基板の厚み方向)に相当する基板の積層方向を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(基板の主面に平行な方向)を指す。基板の主面は、X−Y平面となる。以下、相反する積層方向を向いた2つの主面を、第1面(矢印Z1側の面)、第2面(矢印Z2側の面)という。また、積層方向において、コア(絶縁基板11)に近い側を下層、コアから遠い側を上層という。
本実施形態に係る両面回路基板は、図1Aに示すようなプリント配線板10である。プリント配線板10は、絶縁基板11と、導体パターン(導体回路)12a、12bと、スルーホール導体160と、を備える。導体パターン(導体回路)12aは第1の導体パターン(導体回路)であり、導体パターン(導体回路)12bは第2の導体パターン(導体回路)である。
絶縁基板11には、絶縁基板11を貫通する貫通孔150及びアライメントマーク1000(貫通孔)が形成される。アライメントマーク1000は、プリント配線板10を製造する際に、位置決めに使用される。なお、アライメントマーク1000は、必要がなければ割愛してもよい。
貫通孔150は、第1孔13aと第2孔14aと第3孔15とからなる。第1孔13aは、絶縁基板11の第1面側に形成されている。第1孔13aは、絶縁基板11の第1面に第1孔13aの第1開口13bを有している。第1孔13aの第1開口13bの幅(径)はR1である。第2孔14aは、絶縁基板11の第2面側に形成されている。第2孔14aは、絶縁基板11の第2面に第2孔14aの第2開口14bを有している。第2孔14aの第2開口14bの幅(径)はR2である。第3孔15は、第1孔13aと第2孔14aとを連通する。第3孔15と第1孔13aとの境界(第3孔15と第1孔13aが繋がっている部分)に、第3孔15の第3開口15aが形成される。
第1面から第3孔15と第1孔13aが接合している第1接合部までの距離はD1である。第1接合部は、第1孔13aの内壁と第3孔15の内壁が交差している部分である。第3孔15の第3開口15aの径はR11である。R1は、R11より大きい。R1は、D1より大きいことが好ましい。また、D1は、絶縁基板11の厚さD11未満であることが好ましい。D1がこの範囲内であれば、第1孔13aは、絶縁基板11を貫通しない。
一方、第3孔15と第2孔14aとの境界(第3孔15と第2孔14aが繋がっている部分)には、第3孔15の第4開口15bが形成される。第2面から第3孔15と第2孔14aが接合している第2接合部までの距離はD2である。第2接合部は第2孔14aの内壁と第3孔15の内壁が交差している部分である。第3孔15の第4開口15bの径はR12である。R2は、R12より大きい。R2は、D2よりも大きいことが好ましい。また、D2は、絶縁基板11の厚さD11未満であることが好ましい。D2がこの範囲内であれば、第2孔14aは、絶縁基板11を貫通しない。
第3孔15の径はR11とR12のうち、大きい方の値である。また、第1接合部から第2接合部までの距離が第3孔15の深さd3である。
第1接合部、第2接合部が第1面、第2面と平行でない場合のD1、D2、d3については、後述する(図24参照)。
本実施形態では、第1孔13aと第2孔14aは、例えば互いに同一の形状及び同一の寸法を有し、互いに対向するように配置される。第1孔13aと第2孔14aとが対称的な構造を有することで、応力やボイドの発生等が抑制される。D1及びD2は、それぞれ絶縁基板11の厚さD11の半分(1/2)未満であることが好ましい。D1、D2がこの範囲内であれば、第1孔13aと第2孔14aとが対向する位置に形成されても、絶縁基板11を貫通することはない。なお、第1孔13aと第2孔14aとは、非対称の構造であってもよい。
本実施形態では、R1はR12及びR11より大きく、R2はR12及びR11より大きい。このため、第1孔13aを形成する位置と第2孔14aを形成する位置がずれても、貫通孔150を形成することができる。つまり、第1孔13aの第1開口13bの重心を通り、絶縁基板11の第1面に垂直な直線L1(図5C参照)と、第2孔14aの第2開口14bの重心を通り、絶縁基板11の第1面に垂直な直線L2(図10C参照)とが一致しなくても、貫通孔150を形成することができる。
第1孔13a、第2孔14a、及び第3孔15には、それぞれ導体(例えば銅のめっき膜)が充填される。スルーホール導体160は、第1孔13aを充填している導体16aと第2孔14aを充填している導体16bと第3孔15を充填している導体16とからなる。また、本実施形態では、アライメントマーク1000にも、導体16cが充填される。スルーホール導体160は、第1面の導体パターン(第1の導体回路)12aと絶縁基板11の第2面の導体パターン(第2の導体回路)12bとを電気的に接続する。
導体パターン12a及び12bは、例えば図1Bに示すように、同一基板(絶縁基板11)における複数のスルーホール導体160間を電気的に接続する。ただしこれに限定されず、導体パターン12a及び12bのパターンは任意である。
なお、プリント配線板10における各部の材質、形状、寸法等の詳細については、後述の製造方法の説明の中で説明する。
プリント配線板10は、以下の工程を経て製造される。
まず、例えば図2に示すように、出発基板として導体層付基板100を用意する。導体層付基板100は、例えばエポキシ樹脂とガラスクロス等の心材とからなる絶縁基板11と、例えば銅箔からなる導体層1001及び1002と、を有する。絶縁基板11は第1面と第1面とは反対側の第2面とを有している。導体層1001は、絶縁基板11の第1面に形成され、導体層1002は、絶縁基板11の第2面に形成される。
絶縁基板11の厚さD11は0.1mm〜0.8mmが好ましい。この厚さであれば、後工程で貫通孔150(図1A)をレーザで形成しやすい。絶縁基板11の厚さD11は、0.3mm〜0.4mmであることがより好ましい。絶縁基板11の強度を確保することができるとともに、後工程で貫通孔150(図1A)をレーザで形成しやすい。導体層1001の厚さD12a、導体層1002の厚さD12bは、それぞれ例えば12μmである。
導体層1001及び1002の材料としては、銅のほか、ニッケルなどの他の金属、又は金属以外の導体も用いることができる。ただし、導体層1001及び1002としては銅箔が好ましく、導体層付基板100としては銅張積層板が好ましい。本実施形態では、銅張積層板(導体層付基板100)を出発材料に用いている。
絶縁基板11は、例えば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、アリル化ファニレンエーテル樹脂(A−PPE樹脂)等の絶縁性材料からなる。絶縁基板11は、硬化済みの樹脂と補強材とからなる絶縁基板であってもよい。補強材としては、ガラスクロス、ガラス不織布、又はアラミド不織布が好ましい。
続けて、図3Aに示すように、例えばドリル又はレーザ等により、導体層付基板100(銅張積層板)にアライメントマーク1000を形成する。その後、導体層1001及び1002を黒化処理する。アライメントマーク1000が形成される位置は、図3Bに示すように、導体層付基板100の4隅が好ましい。なお、アライメントマーク1000は絶縁基板11を貫通する孔が好ましい。ただしこれに限定されず、アライメントマーク1000は非貫通の孔であってもよい。
続けて、導体層付基板100をレーザ加工機にセットする。そして、例えば図4に示すように、導体層1001にレーザを照射する。これにより、図5Aに示すように、絶縁基板11の第1面側に第1孔13aが形成される。レーザの照射位置は、アライメントマーク1000を基準にして位置決めされる。そして、レーザは、後工程で貫通孔150(図1A)を形成する予定の位置(以下、貫通孔形成予定位置という)に照射される。
第1孔13aは、図5Bに示すように、例えば複数の貫通孔形成予定位置に形成される。ただし、貫通孔形成予定位置の数は任意であり、1つであってもよい。第1孔13aの第1開口13bの形状は、例えば円形である。図5Aは第1孔13aの第1開口13bの重心を通り、絶縁基板11の第1面に垂直な平面で基板を切断することで得られる断面図である。図5Aに示すように、第1孔13aの深さはd1である。第1孔13aの深さd1は、絶縁基板11の厚さD11の半分未満であることが好ましい。第1孔13aの深さd1は、D11/30〜D11/3であることが好ましい。第1開口13bの幅R1(径)は、例えば80μmである。幅R1は、60〜100μmであることが好ましい。
第1孔13aの内壁は、図5Cに示すように、テーパーする。本実施形態における第1孔13aの壁面は、絶縁基板11の第1面から第2面に向けて第1孔13aの幅(径)が徐々に(例えば指数関数的に)小さくなる曲面である。すなわち、絶縁基板11の第1面から第2面に向かって第1孔13aがテーパーすることは、絶縁基板11の第1面から第2面に向けて第1孔13aの内壁が徐々に細くなることを含んでいる。
第1孔13aの第1開口13bの形状は、円形に限定されず任意である。例えば図6Aに示すように、第1開口13bの形状は楕円形であってもよい。この場合、第1開口13bの幅R1は、長径に相当する。また、例えば図6Bに示すように、第1開口13bの形状は四角形であってもよい。この場合、第1開口13bの幅R1は、対角の距離に相当する。その他、第1開口13bの形状は三角形又は六角形等の多角形であってもよい。
第1孔13aの壁面は、図5Cに示した曲面に限られず、例えば図7Aに示すように、斜面であってもよい。すなわち、導体層付基板100の第1面から第2面に向かって第1孔13aがテーパーすることは、第1面から第2面に向かって第1孔13aが直線的に縮径することを含んでいる。また、第1孔13aがテーパーしていることも必須ではなく、例えば図7Bに示すように、第1孔13aの壁面は、導体層付基板100の第1面に垂直であってもよい。
テーパーする第1孔13aを形成する方法を以下に例示する。
例えば先の図4に示したように、導体層1001に直接レーザを照射することで、先の図5Cに示したようなテーパーする第1孔13aを形成することができる。図4中に、レーザ強度(エネルギー)を模式的に示す。この図4の例では、レーザ強度が略均一である。
ただしこの方法に限定されず、例えば図8Aに示すように、導体層1001に開口1001aを形成し、その開口1001aから露出する絶縁基板11にレーザを照射することで、先の図5Cに示したようなテーパーする第1孔13aを形成することができる。この方法は、いわゆるコンフォーマルマスク法である。図8A中に、レーザ強度(エネルギー)を模式的に示す。この図8Aの例では、レーザ強度が略均一である。
また、例えば図8Bに示すように、中心部のエネルギーが周辺部のエネルギーより高いレーザを導体層付基板100や絶縁基板11に照射することによっても、先の図5Cに示したようなテーパーする第1孔13aを形成することができる。図8B中に、レーザ強度(エネルギー)を模式的に示す。この図8Bの例では、中心部のエネルギーが周辺部のエネルギーより強い。レーザの強度が中心から周辺に向かって指数関数的にエネルギーが弱くなっている。テーパーする第1孔13aを形成する上では、こうしたレーザ強度の分布が好ましい。
複数のパルスのレーザを照射して、第1孔13aを形成してもよい。この場合、最終のパルスのレーザの径は第1のパルスのレーザの径より小さくすることが好ましい。最終のパルスのレーザに中心部のエネルギー密度が周辺部のエネルギー密度より高いレーザを使用することで、テーパーする第1孔13aを容易に形成することができる。
レーザの照射回数は1回でも複数回でもよい。ただし、複数回のレーザ照射であれば、第1孔13aの形状や深さd1を制御し易い。
レーザ加工装置のマスクやコンフォーマルマスク法のマスクの大きさを調整することで、R1の大きさを調整することができる。
次に、導体層付基板100を裏返し、導体層付基板100をレーザ加工機にセットする。そして、例えば図9に示すように、導体層付基板100の導体層1002にレーザを照射する。これにより、図10Aに示すように、第1孔13aに対向する位置に第2孔14aが形成される。第2孔14aは絶縁基板11の第2面側に形成される。レーザの照射位置は、アライメントマーク1000を基準にして、貫通孔形成予定位置に位置決めされる。すなわち、レーザは、第1孔13aに対向する位置に照射される。これにより、第2孔14aは、図10Bに示すように、貫通孔形成予定位置に形成される。第1孔13aと第2孔14aとが互いに同一のアライメントマーク1000を基準にして形成されることで、両者の位置精度は高くなる。
第2孔14aの第2開口14bの形状は、例えば円形である。図10Aは第2孔14aの第2開口の重心を通り、絶縁基板11の第1面に垂直な平面で基板を切断することで得られる断面図である。図10Aに示すように、第2孔14aの深さはd2である。第2孔14aの深さd2は、絶縁基板11の厚さD11の半分(1/2)未満であることが好ましい。第2孔14aの深さd2は、D11/30〜D11/3であることが好ましい。幅R2(径)は、例えば80μmである。幅R2は、60〜100μmであることが好ましい。
第2孔14aは、図10Cに示すように、テーパーする。本実施形態における第2孔14aの壁面は、絶縁基板11の第2面から第1面に向けて第2孔14aの幅(径)が徐々に(例えば指数関数的に)小さくなる曲面である。すなわち、絶縁基板11の第2面から第1面に向かって第2孔14aがテーパーすることは、絶縁基板11の第2面から第1面に向けて第2孔14aの内壁が徐々に細くなることを含んでいる。
第2孔14aの第2開口14bの形状は、円形に限定されず任意である。例えば図11Aに示すように、第2開口14bの形状は楕円形であってもよい。この場合、第2開口14bの幅R2は、長径に相当する。また、例えば図11Bに示すように、第2開口14bの形状は四角形であってもよい。この場合、第2開口14bの幅R2は、対角の距離に相当する。その他、第2開口14bの形状は三角形又は六角形等の多角形であってもよい。
第2孔14aの壁面は、図10Cに示した曲面に限られず、例えば図12Aに示すように、斜面であってもよい。すなわち、絶縁基板11の第2面から第1面に向かって第2孔14aがテーパーすることは、第2面から第1面に向かって第2孔14aが直線的に縮径することを含んでいる。また、第2孔14aがテーパーしていることも必須ではなく、例えば図12Bに示すように、第2孔14aの壁面は、導体層付基板100の第2面に垂直であってもよい。
テーパーする第2孔14aの形成方法は、基本的には、第1孔13aの場合と同様である。すなわち、例えば先の図9に示したように導体層1002に直接レーザを照射することで、テーパーする第2孔14aを形成することができる。その他、図8A、図8Bに例示した方法によっても、導体層付基板100の第2面側に、テーパーする第2孔14aを形成することができる。
本実施形態では、第1孔13aを形成(図4)してから導体層付基板100を裏返し、続けて第2孔14aを形成(図9)している。しかしながら、これに限定されない。例えば図13に示すように、導体層付基板100の第1面と第2面との両方からレーザを照射して、第1孔13aと第2孔14aとを同時に形成してもよい。
続けて、図14に示すように、絶縁基板11の第2面側から第2孔14aの第2開口14bにより露出している絶縁基板11にレーザを照射する。レーザが照射される位置は第1孔13aの第1開口13b内であり、レーザはアライメントマーク1000を基準にして照射されている。レーザとしては、例えばCOレーザ又はUV−YAG(Ultraviolet-Visible−Yttrium-Aluminum-Garnet)レーザ等を使用することができる。これにより、図15Aに示すように、第3孔15が形成される。
第3孔15を形成することで、第1孔13aと第2孔14aと第3孔15とからなる貫通孔150が形成される。第1孔13aと第2孔14aを第3孔15で繋ぐため、第1孔13aの深さd1と第2孔14aの深さd2の和は絶縁基板11の厚さより小さいことが好ましい。第1孔13aと第2孔14aと第3孔15とからなる貫通孔150を形成するため、第1孔13aの深さと第2孔14aの深さと第3孔15の深さの和は絶縁基板11の厚さより大きいことが好ましい。
その後、デスミア処理をする。これにより、貫通孔150等に残るスミアが除去される。なお、この穴あけ(第3孔15の形成)は、第1面側から行ってもよい。
レーザの照射位置は、アライメントマーク1000を基準にして、貫通孔形成予定位置に位置決めされる。すなわち、レーザは、第2孔14aと第1孔13aを繋ぐように照射される。これにより、第1孔13aと第2孔14aは第3孔15により繋がり、導体層付基板100を貫通する貫通孔150が形成される。第1孔13a、第2孔14a、及び第3孔15が、互いに同一のアライメントマーク1000を基準にして形成されることで、それら3つの位置精度は高くなる。
第3孔15の第3開口15a及び第4開口15bの形状は、図15B(平面図)に示すように、それぞれ例えば円形である。第3開口15aの幅R11(径)は20〜30μmであり、第4開口15bの幅R12(径)は、40〜70μmであることが好ましい。R11とR1の比(R1/R11)は1.5〜5が好ましい。R12とR2の比(R2/R12)は1.1〜2.5が好ましい。この範囲であると、第1孔13aと第2孔14aが第3孔15により連結されやすい。
第3孔15は、先の図15Aに示されるように、テーパーする。本実施形態における第3孔15の壁面は、斜面である。すなわち、絶縁基板11の第2面から第1面に向かって第3孔15がテーパーすることは、第2面から第1面に向かって第3孔15が直線的に縮径されることを含んでいる。
第3孔15の第3開口15a及び第4開口15bの形状は、図15Bに例示した円形に限定されず任意である。例えば図16Aに示すように、第3孔15の第3開口15a及び第4開口15bの形状は楕円形であってもよい。この場合、第3開口15aの幅R11及び第4開口15bの幅R12は、長径に相当する。また、例えば図16Bに示すように、第3開口15a及び第4開口15bの形状は四角形であってもよい。この場合、第3開口15aの幅R11及び第4開口15bの幅R12は、対角の距離に相当する。その他、第3開口15a及び第4開口15bの形状は三角形又は六角形等の多角形であってもよい。さらに、図16Cに示すように、第3開口15aの形状と第4開口15bの形状とは、互いに異なっていてもよい。
第3孔15の壁面は、図15Aに示した斜面に限られず、例えば図17Aに示すように、絶縁基板11の第2面から第1面に向けて第3孔15の幅(径)が徐々に小さくなる曲面であってもよい。すなわち、絶縁基板11の第2面から第1面に向かって第3孔がテーパーすることは、絶縁基板11の第2面から第1面に向けて第3孔15の幅が徐々に細くなることを含んでいる。また、第3孔15がテーパーしていることも必須ではなく、例えば図17Bに示すように、第3孔15の壁面は、絶縁基板11の第1面及び第2面の各々に垂直であってもよい。この場合、第3開口15aの幅R11と第4開口15bの幅R12とは等しくなる。
上述のように、本実施形態では、第1孔13a及び第2孔14aを形成してから、これらを連通する第3孔15を形成する。このため、導体層付基板100の両面からレーザを照射することで、導体層付基板100を貫通する貫通孔150を形成する場合において、第1孔13a及び第2孔14aが形成されていない導体層付基板100a(図18A)よりも、本実施形態は、貫通孔150を容易に形成することができる。本実施形態の方法によれば、第1孔13aと第2孔14aを第1孔13aと第2孔14aより細い第3孔15で繋ぐので、図18Bに示すように、貫通孔150の径(R1とR2の内、大きい方の径)を小さくできる。そのため、貫通孔150間のピッチを小さくできるので、本実施形態のプリント配線板はインピーダンスが小さくなる。同様に、絶縁基板11の第1面と第2面からレーザを照射することで、絶縁基板11を貫通する貫通孔150を形成する場合において、第1孔13a及び第2孔14aが形成されていない絶縁基板11よりも、本実施形態は、貫通孔150を容易に形成することができる。
また、第1孔13a及び第2孔14aを有さない貫通孔150a(図19A参照)は、図19Bに示すように、スルーホール導体内にボイドが残りやすい。すなわち、ボイドが発生し易い。これに対し、本実施形態では、第3孔15より大きな第1孔13aと第2孔14aが絶縁基板11の第1面側と第2面側に形成されているので、貫通孔150aに比べ、本実施形態の貫通孔150はめっきで充填しやすい。
第3孔15を形成する方法として、導体層付基板100の両面(第1面及び第2面)からそれぞれ穴あけ(例えばレーザ照射)を行って第3孔15を形成する手法も考えられる。しかしこの場合、第1面からレーザを照射する位置と第2面からレーザを照射する位置とを高い精度で一致させる必要があるため、穴あけの位置決めに厳しい精度が要求される。この点、本実施形態では、片面のみから穴あけを行うため、それほど高い位置精度が要求されない。
続けて、貫通孔150の壁面を含む基板表面にめっきを析出させるためのPd等の触媒を形成する。続けて、図20Aに示すように、例えば無電解めっきにより、貫通孔150の壁面を含む基板表面に無電解めっき膜1003を形成する。無電解めっき膜1003の材料としては、銅やニッケル、チタン、クロム等を採用することができる。無電解めっき膜以外に、スパッタ膜やCVD膜を例示することができる。スパッタ膜やCVD膜の場合、触媒は不要である。本実施形態では、貫通孔150の壁面を含む基板表面に無電解銅めっきにより無電解銅めっき膜が形成されている。
次に、無電解めっき膜1003をシード層として、例えば電解めっき処理を行う。これにより、図20Bに示すように、例えば電解めっき膜1004が形成される。電解めっき膜1004の材料としては、銅や、ニッケル、半田等を採用することができる。本実施形態では、シード層上に電解銅めっきにより電解銅めっき膜が形成されている。触媒がシードとして機能する場合、無電解めっき膜やスパッタ膜などのシード層は必要ない。貫通孔150の壁面を含む基板表面に電解めっき膜を触媒を介して形成することができる。
電解めっき膜1004は、第1孔13a、第2孔14a、及び第3孔15に充填される。同時に、絶縁基板11の第1面と第2面上に電解めっき膜1004などの導体膜が形成される。絶縁基板11の第1面上に形成されている導体膜が第1の導体膜であり、絶縁基板11の第2面上に形成されている導体膜が第2の導体膜である。本実施形態では、電解めっき膜1004は導体層1001、1002とシード層を介して絶縁基板11の第1面と第2面に形成されている。
スルーホール導体160は第1孔13aと第2孔14a、第3孔15を充填する導体からなる。本実施形態では、スルーホール導体160が電解銅めっきからなっている。スルーホール導体160としては、めっき以外に導電性ペーストを例示することができる。導電性ペーストの場合、シード層は不要である。導電性ペースト内に分散されている導電性材料として、半田被覆されている銅や銀などの導電性粒子が好ましい。スルーホール導体160は、絶縁基板11の第1面の導体パターンと絶縁基板11の第2面の導体パターンとの導通などに用いられる。また、アライメントマーク1000(貫通孔)にも導体16cが形成される。
続けて、例えばエッチングにより、絶縁基板11表面の電解めっき膜1004等をパターニングする。これにより、絶縁基板11の第1面、第2面に、それぞれ導体パターン12a、12bが形成され、プリント配線板10が完成する(図1A参照)。第1面の導体パターン12aと第2面の導体パターン12bとは、スルーホール導体160を介して電気的に接続される。
プリント配線板10は、例えば外形加工、反り修正、通電検査、外観検査、及び最終検査等を経ることにより、製品となる。
(応用例)
プリント配線板10をコア基板として用いることで、ビルドアッププリント配線板を製造することができる。この場合、絶縁基板11の材料や寸法等は、ビルドアップ層及び部品を支持することが可能な強度、上層を形成する際に必要な耐熱性、熱膨張性、寸法安定性、さらには反りやねじれに対する耐久性等が得られるように選定することが好ましい。図21に、プリント配線板10を用いて製造される多層プリント配線板20を示す。
多層プリント配線板20は、プリント配線板10と、プリント配線板10の第1面、第2面に積層されている絶縁層201、202と、絶縁層201、202上に形成されている導体パターン203、204と、導体パターン12aと導体パターン203とを電気的に接続するビア導体201bと、導体パターン12bと導体パターン204とを電気的に接続するビア導体202bと、半田パッド201c、202c(導体パターン203、204の一部)を露出する開口205a、206aを有するソルダーレジスト層205、206と、半田パッド201c、202c上に形成されている半田バンプ205b、206bと、を備える。導体パターン203、204は、例えば回路として機能する。
多層プリント配線板20の製造方法を以下に示す。
まず、プリント配線板10をコア基板として用い、図22Aに示すように、プリント配線板10の両面(第1面及び第2面)上に絶縁層201、202を形成する。プリント配線板10の第1面と第2面は対向する面である。具体的には、例えばプリント配線板10の両面上に絶縁フィルム(味の素ファインテクノ株式会社製のABFシリーズ)を積層し、その後、その絶縁フィルムを熱硬化することで絶縁層201、202が形成される。
次に、図22Bに示すように、絶縁層201、202に例えばレーザを照射し、導体パターン12a、12bやスルーホール導体160に至るビアホール201a、202aを形成する。続けて、ビアホール201a、202aの壁面と絶縁層201、202上とに、例えば銅からなる無電解めっき膜211、212を形成する。無電解めっきの材料としては、銅のほか、例えばニッケル等を使用することができる。無電解めっきの代わりにスパッタ膜を使用してもよい。無電解めっき膜やスパッタ膜はシード層として機能する。
続けて、図22Cに示すように、無電解めっき膜211、212上に開口213a、214aを有するめっきレジスト213、214を形成する。続けて、開口213a、214aから露出している無電解めっき膜211、212上に、例えば銅からなる電解めっき膜215、216を形成する。電解めっきの材料としては、銅のほか、ニッケル等を使用することができる。その後、めっきレジスト213、214を除去する。
続けて、電解めっき膜215、216から露出している無電解めっき膜211、212を、例えばエッチングにより除去する。これにより、図23Aに示すように、無電解めっき膜211、212及び電解めっき膜215、216からなる導体パターン203、204及びビア導体201b、202bが形成される。ビア導体201b、202bは、ビアホール201a、202aにめっき膜が充填されているフィルドビアであることが好ましい。ちなみに、シード層としてスパッタ膜を使用する場合には、スパッタ膜とスパッタ膜上の電解めっき膜とからなる導体パターン203、204及びビア導体201b、202bが形成される。
なお、上述した絶縁層201、202の形成からパターニングまでの工程を、積層する層の数だけ繰り返すことで、図21に示した多層プリント配線板20よりも多層のプリント配線板を製造することもできる。
続けて、基板の両面(第1面及び第2面)に、液状又はドライフィルム状の感光性レジスト(ソルダーレジスト)を塗布又はラミネートする。そして、所定のパターンを有するマスクフィルムを感光性レジストの表面に密着させ、紫外線で露光し、アルカリ水溶液で現像する。その結果、図23Bに示すように、導体パターン203、204の一部に相当する半田パッド201c、202cを露出させるための開口205a、206aを有するソルダーレジスト層205、206が形成される。開口205a、206aはビア導体の少なくとも一部を露出してもよい。なお、熱硬化型のソルダーレジストを用いてもよい。
続けて、半田パッド201c、202c上に、半田ペーストを印刷する。半田ペーストの代わりに、半田ボールを半田パッド上に搭載してもよい。その後、リフローを行って、先の図21に示したような、半田バンプ205b、206bを形成する。これにより、多層プリント配線板20が完成する。多層プリント配線板20は、半田バンプ205b、206bを介して、例えばICチップ等の電子部品又はドータボード等と電気的に接続される。
以上、本発明の実施形態に係る導体層付基板及びその製造方法について説明したが、本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
上記実施形態において、各孔の位置、サイズ、又は形状、あるいは各層の材質、サイズ、パターン、又は層数等は、本発明の趣旨を逸脱しない範囲において任意に変更可能である。
例えば上記実施形態では、第1孔13aと第2孔14aとを、互いに同一の形状及び同一の寸法で、互いに対向するように配置している。しかしながら、これに限定されない。第1孔13aと第2孔14aとは、異なる形状であってもよく、また、異なる寸法であってもよい。
さらに、第1孔13aと第2孔14aとを、ずらして(オフセットして)配置してもよい。図24に、直線L1と直線L2が一致しない貫通孔150bを示す。貫通孔150bでは、第1接合部が第1面と平行でないため、D1は第1面と第1面から最も近い第1接合部との距離となり、第2接合部が第2面と平行でないため、D2は第2面と第2面から最も近い第2接合部との距離となる。また、d3は、第1接合部と第2接合部との距離の最大値である。第1孔13aと第2孔14aとがオフセットされることで、第1孔13aの位置と第2孔14aの位置とが一致している貫通孔150(直線L1と直線L2が一致している例)に比べ、貫通孔150bは、第1孔13aや第2孔14aより細い第3孔15の長さが長くなりやすい。そのため、スルーホール導体160の信頼性が高くなると考えられる。第3孔15は細いので、プリント配線板の反りが発生してもスルーホール導体160が基板の反りに追従しやすくなると考えられる。その結果、スルーホール導体160が破損し難くなると考えられる。
上記実施形態の工程は、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
上記実施形態では、出発基板として導体層付基板100を使用している。しかしながら、これに限定されず、例えば導体層のない絶縁基板11を出発基板としてもよい。絶縁基板11を出発材料とする場合、導体層付基板100を出発材料とする工法と同様な方法でプリント配線板10を形成することができる。絶縁基板11を出発材料とする場合、絶縁基板11上に形成される導体パターンはシード層と電解めっき膜とからなる。触媒がシードとして機能する場合、絶縁基板11上に形成される導体パターンは電解めっき膜とからなる。
また、図25に示すように、導体層のない状態で、絶縁基板11に直接レーザを照射して、第1孔13a、第2孔14a、及び第3孔15を形成してもよい。この場合、中心部のエネルギーが周辺部のエネルギーより高いレーザを絶縁基板11に照射する手法(図8B参照)が特に有効である。こうした手法によれば、テーパーしている第1孔13a、第2孔14a、及び第3孔15を容易に形成することができる。
第1孔13a、第2孔14a、及び第3孔15の形成手法はレーザに限られず任意である。例えばドリル等によって、これらを形成してもよい。ただし、第1孔13a、第2孔14a、及び第3孔15を高い精度で形成する上では、レーザが好ましい。
めっき方法も、上記実施形態に示した方法に限られず任意である。以下、めっき方法の別例を示す。
図2〜図4、図9、図14、図20A等の工程を経て、貫通孔150を有する絶縁基板11を電解めっき液1004aに浸漬する。絶縁基板11は貫通孔150の内壁を含む表面にシード層が形成されていることが好ましい。但し、触媒がシードとして機能する場合、シード層は不要である。電解めっき液1004aとしては、例えば市販の電解銅めっき液を使用することができる。
その後、図26Aに示すように、絶縁基板11の第1面に絶縁体2000を押し当てる。また、絶縁基板11の第2面には絶縁体3000を押し当てる。絶縁体2000、3000としては、スポンジやハケなどを利用することができる。図26Aでは、スポンジ(絶縁体2000、3000)はシード層に押し当てられている。触媒がシードとして機能する場合、出発材料が導体層付基板100ならスポンジは銅箔などの導体層に押し当てられ、出発材料が絶縁基板11ならスポンジは絶縁基板に押し当てられる。
続けて、図26Bに示すように、絶縁基板11と絶縁体2000、3000との少なくとも一方を移動させる。すなわち、絶縁基板11と絶縁体2000、3000とは、互いに反対方向に移動する。こうすることで、無電解めっき膜1003あるいは触媒がシード層となり、絶縁基板11上に電解めっき膜1004(図20B)が形成される。
こうした方法によれば、絶縁体2000、3000を使わない電解めっきに比べて、第1面上又は第2面上に形成される導体膜(導体パターン12a、12b)の厚みが薄くなる。また、絶縁体2000、3000を絶縁基板11に押し当てながら電解めっき膜1004を形成するため、絶縁基板11と導体層との間の密着力が高くなりやすい。貫通孔150内が電解めっき膜で充填されやすい。
めっきに先立ち、めっき膜の形成面に、グラフトポリマー等による表面処理を施してもよい。特に、出発材料が絶縁基板11の場合、絶縁基板11とめっき膜との密着強度が高くなる。
各導体層の形成方法は任意である。ただし、導体回路等の導体パターンを形成する上では、プリント配線板の分野で周知のセミアディティブ法又はサブトラクティブ法により形成することが好ましい。
上記実施形態における第1面と第2面とを逆にしてもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明の両面回路基板は、電子機器の回路基板に適している。また、本発明の両面回路基板の製造方法は、電子機器の回路基板の製造に適している。
10 プリント配線板(両面回路基板)
11 絶縁基板
12a 導体パターン(第1の導体回路)
12b 導体パターン(第2の導体回路)
13a 第1孔
13b 第1開口
14a 第2孔
14b 第2開口
15 第3孔
15a 第3開口
15b 第4開口
16、16a、16b、16c 導体
20 多層プリント配線板(両面回路基板)
100 導体層付基板
150 貫通孔(スルーホール)
160 スルーホール導体
201、202 絶縁層
201a、202a ビアホール
201b、202b ビア導体
201c、202c 半田パッド
203 導体パターン(第1の導体回路)
204 導体パターン(第2の導体回路)
205、206 ソルダーレジスト層
205b、206b 半田バンプ
1000 アライメントマーク

Claims (14)

  1. 表裏面の一方を第1面、他方を第2面とする基板を準備することと、
    前記基板の第1面側に第1孔を形成することと、
    前記基板の第2面側に第2孔を形成することと、
    前記第1孔と前記第2孔を繋ぐ第3孔を前記基板内に形成することで、前記第1孔と前記第2孔と該第3孔とからなる貫通孔を前記基板に形成することと、
    前記基板の第1面に第1の導体回路を形成することと、
    前記基板の第2面に第2の導体回路を形成することと、
    前記貫通孔を導電性物質で充填することで、前記第1の導体回路と前記第2の導体回路とを電気的に接続するためのスルーホール導体を形成することと、
    を含む両面回路基板の製造方法であって、
    前記第1孔は前記基板の第1面に径がR1である第1開口を有し、前記第2孔は前記基板の第2面に径がR2である第2開口を有し、前記第3孔の径は前記R1及び前記R2より小さい、
    ことを特徴とする両面回路基板の製造方法。
  2. さらに、前記基板の第1面に第1の導体膜を形成することと、前記基板の第2面に第2の導体膜を形成することを有し、前記第1の導体膜を形成することと前記第2の導体膜を形成することと前記スルーホール導体を形成することは同時である、
    ことを特徴とする請求項1に記載の両面回路基板の製造方法。
  3. 前記第1孔の深さと前記第2孔の深さとの和は前記基板の厚さより小さい、
    ことを特徴とする請求項1又は2に記載の両面回路基板の製造方法。
  4. 前記第1孔は、前記基板の前記第1面から前記第2面に向かってテーパーする、
    ことを特徴とする請求項1乃至3のいずれか一項に記載の両面回路基板の製造方法。
  5. 前記第2孔は、前記基板の前記第2面から前記第1面に向かってテーパーする、
    ことを特徴とする請求項1乃至4のいずれか一項に記載の両面回路基板の製造方法。
  6. 前記第3孔は、前記基板の前記第2面から前記第1面に向かってテーパーしている、
    ことを特徴とする請求項1乃至5のいずれか一項に記載の両面回路基板の製造方法。
  7. 前記第3孔は、前記基板の前記第1面から前記第2面に向かってテーパーしている、
    ことを特徴とする請求項1乃至5のいずれか一項に記載の両面回路基板の製造方法。
  8. 前記第1孔と前記第2孔と前記第3孔はレーザにより形成されている、
    ことを特徴とする請求項1乃至7のいずれか一項に記載の両面回路基板の製造方法。
  9. 前記第1孔の深さ及び前記第2孔の深さは、それぞれ前記基板の厚さの半分未満である、
    ことを特徴とする請求項1乃至8のいずれか一項に記載の両面回路基板の製造方法。
  10. 第1面と該第1面とは反対側の第2面とを有し、スルーホール導体用の貫通孔を有する基板と、
    前記基板の第1面に形成されている第1の導体回路と、
    前記基板の第2面に形成されている第2の導体回路と、
    前記貫通孔に形成され、前記第1の導体回路と前記第2の導体回路とを電気的に接続するスルーホール導体と、
    からなる両面回路基板であって、
    前記貫通孔は、前記基板の第1面側に形成されている第1孔と、前記基板の第2面側に形成されている第2孔と、該第1孔と該第2孔とを繋ぎ前記基板内に形成されている第3孔とからなり、前記第1孔は前記基板の第1面に径がR1である第1開口を有し、前記第2孔は前記基板の第2面に径がR2である第2開口を有し、前記第3孔の径は前記R1及び前記R2より小さい、
    ことを特徴とする両面回路基板。
  11. 前記第1孔の深さと前記第2孔の深さとの和は前記基板の厚さより小さい、
    ことを特徴とする請求項10に記載の両面回路基板。
  12. 前記第1孔の深さ及び前記第2孔の深さは、それぞれ前記基板の厚さの半分未満であり、前記第1孔の深さと前記第2孔の深さと前記第3孔の深さの和は前記基板の厚さより大きい、
    ことを特徴とする請求項11に記載の両面回路基板。
  13. 前記第1孔は前記基板の前記第1面から前記第2面に向かってテーパーしている、
    ことを特徴とする請求項10乃至12のいずれか一項に記載の両面回路基板。
  14. 前記第2孔は前記基板の前記第2面から前記第1面に向かってテーパーしている、
    ことを特徴とする請求項10乃至13のいずれか一項に記載の両面回路基板。
JP2010094849A 2009-06-09 2010-04-16 両面回路基板及びその製造方法 Pending JP2010287879A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18523209P 2009-06-09 2009-06-09
US12/757,157 US8413324B2 (en) 2009-06-09 2010-04-09 Method of manufacturing double-sided circuit board

Publications (1)

Publication Number Publication Date
JP2010287879A true JP2010287879A (ja) 2010-12-24

Family

ID=43299940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010094849A Pending JP2010287879A (ja) 2009-06-09 2010-04-16 両面回路基板及びその製造方法

Country Status (5)

Country Link
US (2) US8413324B2 (ja)
JP (1) JP2010287879A (ja)
KR (1) KR101148545B1 (ja)
CN (1) CN101925264B (ja)
TW (1) TWI413473B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175100A (ja) * 2011-02-22 2012-09-10 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2012212858A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2013041926A (ja) * 2011-08-12 2013-02-28 Fujikura Ltd 部品内蔵基板の製造方法
JP2013074261A (ja) * 2011-09-29 2013-04-22 Hitachi Chemical Co Ltd 配線板及びその製造方法
WO2015068555A1 (ja) * 2013-11-07 2015-05-14 株式会社村田製作所 多層基板およびその製造方法
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
US9214936B2 (en) 2013-06-18 2015-12-15 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
JP2015228478A (ja) * 2014-06-02 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクター及びその製造方法
JP2017108039A (ja) * 2015-12-11 2017-06-15 株式会社ジェイデバイス 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
US10980112B2 (en) 2017-06-26 2021-04-13 Murata Manufacturing Co., Ltd. Multilayer wiring board
JP2021086880A (ja) * 2019-11-26 2021-06-03 Ngkエレクトロデバイス株式会社 セラミック配線基板、およびセラミック配線基板の製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101276333B1 (ko) * 2009-11-30 2013-06-18 한국전자통신연구원 3차원 인터커넥션 구조 및 그 제조 방법
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8595927B2 (en) 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
CH704884B1 (fr) * 2011-04-29 2015-04-30 Suisse Electronique Microtech Substrat destiné à recevoir des contacts électriques.
JP5002718B1 (ja) * 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
JP6117492B2 (ja) * 2012-07-06 2017-04-19 シャープ株式会社 構造体
TWI487041B (zh) * 2012-08-08 2015-06-01 Subtron Technology Co Ltd 封裝載板及其製作方法
CN103796450B (zh) * 2012-10-29 2016-08-03 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6421430B2 (ja) * 2014-03-31 2018-11-14 デクセリアルズ株式会社 ポリマー素子、電子機器、カメラモジュールおよび撮像装置
US9269607B2 (en) 2014-06-17 2016-02-23 Globalfoundries Inc. Wafer stress control with backside patterning
CN107027238B (zh) * 2016-01-29 2020-08-18 奥特斯(中国)有限公司 包括铜填充多径激光钻孔的元件载体
WO2018071874A2 (en) 2016-10-13 2018-04-19 Sanmina Corporation Improved multilayer printed circuit board via hole registration and accuracy
US10014260B2 (en) * 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
KR101994758B1 (ko) * 2017-10-16 2019-07-01 삼성전기주식회사 박막형 인덕터
KR102438179B1 (ko) * 2017-11-02 2022-08-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지, 및 상기 반도체 장치의 제조 방법
JP2019098558A (ja) * 2017-11-29 2019-06-24 キヤノン株式会社 インクジェットヘッド用基板の製造方法
CN110165442B (zh) * 2018-02-12 2020-11-03 泰达电子股份有限公司 金属块焊接柱组合及其应用的电源模块
CN108767622B (zh) * 2018-06-04 2019-12-10 朋友电力科技有限公司 一种便于安装和更换导线与设备转换的连接器的制备工艺
KR20200055432A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
US11393761B2 (en) * 2018-12-25 2022-07-19 Tdk Corporation Circuit board and its manufacturing method
CN111508925B (zh) * 2019-01-31 2024-04-23 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造部件承载件的方法
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
US11711885B2 (en) * 2020-01-31 2023-07-25 Ttm Technologies, Inc. Method of manufacturing printed circuit board assemblies with engineered thermal paths
CN111212527A (zh) * 2020-01-15 2020-05-29 广东科翔电子科技股份有限公司 一种应用于光模块高密度互连hdi板的通孔填镀方法
CN113453414A (zh) * 2020-03-27 2021-09-28 三赢科技(深圳)有限公司 双面二维码及其制作方法、柔性电路板
TWI764583B (zh) * 2021-02-22 2022-05-11 大陸商常州欣盛半導體技術股份有限公司 雙面及多層fpc用基板及其加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017968A (en) * 1975-09-18 1977-04-19 Jerobee Industries, Inc. Method of making plated through hole printed circuit board
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JP3226533B2 (ja) * 1990-10-01 2001-11-05 ソニー株式会社 多層配線基板及びその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
JPH11186717A (ja) 1997-12-19 1999-07-09 Mitsubishi Electric Corp 薄膜回路基板の製造方法
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP2003234572A (ja) * 2002-02-06 2003-08-22 Nitto Denko Corp 両面配線基板の製造方法
TWI271131B (en) * 2002-04-23 2007-01-11 Via Tech Inc Pattern fabrication process of circuit substrate
JP2003347700A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 配線基板
JP2004363212A (ja) 2003-06-03 2004-12-24 Hitachi Metals Ltd スルーホール導体を持った配線基板
JP4179186B2 (ja) * 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
TWI235019B (en) 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method
JP2008078343A (ja) 2006-09-21 2008-04-03 Cmk Corp プリント配線板及びその製造方法
US8191248B2 (en) * 2008-09-17 2012-06-05 Unimicron Technology Corp. Method for making an embedded structure
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9078343B2 (en) 2011-02-22 2015-07-07 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2012175100A (ja) * 2011-02-22 2012-09-10 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2012212858A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2013041926A (ja) * 2011-08-12 2013-02-28 Fujikura Ltd 部品内蔵基板の製造方法
JP2013074261A (ja) * 2011-09-29 2013-04-22 Hitachi Chemical Co Ltd 配線板及びその製造方法
US9214936B2 (en) 2013-06-18 2015-12-15 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
US9513144B2 (en) 2013-06-18 2016-12-06 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
US9877390B2 (en) 2013-11-07 2018-01-23 Murata Manufacturing Co., Ltd. Multilayer substrate and method for manufacturing the same
WO2015068555A1 (ja) * 2013-11-07 2015-05-14 株式会社村田製作所 多層基板およびその製造方法
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
JP2015228478A (ja) * 2014-06-02 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクター及びその製造方法
JP2017108039A (ja) * 2015-12-11 2017-06-15 株式会社ジェイデバイス 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
US11189553B2 (en) 2015-12-11 2021-11-30 Amkor Technology Singapore Holding Pte. Ltd. Wiring substrate, semiconductor package having the wiring substrate, and manufacturing method thereof
US11908783B2 (en) 2015-12-11 2024-02-20 Amkor Technology Singapore Holding Pte. Ltd. Wiring substrate, semiconductor package having the wiring substrate, and manufacturing method thereof
US10980112B2 (en) 2017-06-26 2021-04-13 Murata Manufacturing Co., Ltd. Multilayer wiring board
JP2021086880A (ja) * 2019-11-26 2021-06-03 Ngkエレクトロデバイス株式会社 セラミック配線基板、およびセラミック配線基板の製造方法
JP7449076B2 (ja) 2019-11-26 2024-03-13 Ngkエレクトロデバイス株式会社 セラミック配線基板の製造方法

Also Published As

Publication number Publication date
US8766106B2 (en) 2014-07-01
KR101148545B1 (ko) 2012-05-25
KR20100132454A (ko) 2010-12-17
CN101925264A (zh) 2010-12-22
US20120181076A1 (en) 2012-07-19
TW201112906A (en) 2011-04-01
CN101925264B (zh) 2014-03-12
US8413324B2 (en) 2013-04-09
US20100307807A1 (en) 2010-12-09
TWI413473B (zh) 2013-10-21

Similar Documents

Publication Publication Date Title
TWI413473B (zh) 兩面電路基板及其製造方法
KR101153761B1 (ko) 프린트 배선판 및 그 제조 방법
US20110209905A1 (en) Wiring board and method for manufacturing the same
JP5165265B2 (ja) 多層プリント配線板の製造方法
JPWO2010076875A1 (ja) プリント配線板及びその製造方法
WO2008053833A1 (fr) Tableau de câblage imprimé multicouche
KR20120112069A (ko) 다층 프린트 배선판의 제조 방법
JP2014236029A (ja) プリント配線板及びプリント配線板の製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
KR20170118780A (ko) 인쇄 배선판 및 그 제조 방법
JP2014154621A (ja) プリント配線板、プリント配線板の製造方法
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
KR100754070B1 (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
JP2015038909A (ja) 配線板及びその製造方法
KR101170764B1 (ko) 다층 회로기판 제조방법
JP2013197548A (ja) 配線板及びその製造方法
KR20080020936A (ko) 인쇄회로기판 및 그 제조방법
JP5432228B2 (ja) プリント配線板およびその製造方法
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2014072311A (ja) 多層配線基板及びその製造方法
JP2013187458A (ja) 多層プリント配線基板の製造方法及び多層プリント配線基板
JP2004022713A (ja) 多層配線基板
KR100789521B1 (ko) 다층 인쇄회로기판의 제조방법