TWI413473B - 兩面電路基板及其製造方法 - Google Patents

兩面電路基板及其製造方法 Download PDF

Info

Publication number
TWI413473B
TWI413473B TW099113366A TW99113366A TWI413473B TW I413473 B TWI413473 B TW I413473B TW 099113366 A TW099113366 A TW 099113366A TW 99113366 A TW99113366 A TW 99113366A TW I413473 B TWI413473 B TW I413473B
Authority
TW
Taiwan
Prior art keywords
hole
substrate
conductor
circuit board
opening
Prior art date
Application number
TW099113366A
Other languages
English (en)
Other versions
TW201112906A (en
Inventor
Kota Noda
Tsutomu Yamauchi
Satoru Kawai
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201112906A publication Critical patent/TW201112906A/zh
Application granted granted Critical
Publication of TWI413473B publication Critical patent/TWI413473B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Description

兩面電路基板及其製造方法
本發明係關於兩面電路基板，特別係關於具有貫通孔之兩面電路基板。
由謀求提高電力特性等之觀點，已有研討利用電鍍以金屬填充形成於兩面電路基板之貫通孔(通孔)內部之方法。例如專利文獻1揭示一種使貫通孔之形狀為鼓狀(沙漏之形狀)從而防止空隙等之產生之技術。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利公開2006-41463號公報
專利文獻1所記載之方法中，要形成包含第1孔與第2孔之貫通孔，必須考慮將形成第2孔之位置對第1孔之位置高精度對準。
本發明之實施形態係鑑於上述實情而完成者，其目的係提供一種可以高成品率製造具有貫通孔之兩面電路基板之兩面電路基板之製造方法，及利用該製造方法製造之兩面電路基板。
本發明之第1觀點之兩面電路基板之製造方法包含：準備以表裡面之一方為第1面、另一方為第2面之基板；於前述基板之第1面側形成第1孔；於前述基板之第2面側形成第2孔；於前述基板內形成連接前述第1孔與前述第2孔之第3孔，從而於前述基板形成包含前述第1孔、前述第2孔與該第3孔之貫通孔；於前述基板之第1面形成第1導體電路；於前述基板之第2面形成第2導體電路；及以導電性物質填充前述貫通孔，從而形成用以電性連接前述第1導體電路與前述第2導體電路之通孔導體；且，前述第1孔於前述基板之第1面具有徑為R1之第1開口，前述第2孔於前述基板之第2面具有徑為R2之第2開口，前述第3孔之徑小於前述R1及前述R2。
所謂「準備」，除了意指購入材料或零件自行製造外，亦包含購入完成品並使用等。
本發明之第2觀點之兩面電路基板包含：具有第1面及該第1面相反側之第2面，且具有通孔導體用貫通孔之基板；形成於前述基板第1面之第1導體電路；形成於前述基板第2面之第2導體電路；及形成於前述貫通孔，將前述第1導體電路與前述第2導體電路電性連接之通孔導體；且，前述貫通孔包含形成於前述基板第1面側之第1孔、形成於前述基板第2面側之第2孔、及連接該第1孔與第2孔並形成於前述基板內之第3孔，前述第1孔於前述基板之第1面具有徑為R1之第1開口，前述第2孔於前述基板之第2面具有徑為R2之第2開口，前述第3孔之徑小於前述R1及R2。
根據本發明，可以高成品率製造具有貫通孔之兩面電路基板。
以下，針對本發明之實施形態之兩面電路基板及其製造方法進行說明。再者，圖中箭頭Z1、Z2係指示相當於各個基板主面(表裡面)之法線方向(或芯基板之厚度方向)之基板的積層方向。另一方面，箭頭X1、X2及Y1、Y2係指示與各個積層方向正交之方向(與基板主面平行之方向)。基板主面為X-Y平面。以下，將朝向相反的積層方向之2個主面稱為第1面(箭頭Z1側之面)、第2面(箭頭Z2側之面)。另，在積層方向上，將接近核心(絕緣基板11)之側稱為下層，將遠離核心之側稱為上層。
本實施形態之兩面電路基板係如圖1A所示之印刷電路板10。印刷電路板10具備絕緣基板11、導體圖案(導體電路)12a、12b、及通孔導體160。導體圖案(導體電路)12a係第1導體圖案(導體電路)，導體圖案(導體電路)12b係第2導體圖案(導體電路)。
於絕緣基板11形成有貫通絕緣基板11之貫通孔150及對齊標記1000(貫通孔)。對齊標記1000係在製造印刷電路板10時用於定位。再者，對齊標記1000若無必要也可省略。
貫通孔150包含第1孔13a、第2孔14a與第3孔15。第1孔13a形成於絕緣基板11之第1面側。第1孔13a於絕緣基板11之第1面具有第1孔13a之第1開口13b。第1孔13a之第1開口13b之寬度(徑)為R1。第2孔14a形成於絕緣基板11之第2面側。第2孔14a於絕緣基板11之第2面具有第2孔14a之第2開口14b。第2孔14a之第2開口14b之寬度(徑)為R2。第3孔15連通第1孔13a與第2孔14a。於第3孔15與第1孔13a之交界(第3孔15與第1孔13a連接之部份)形成有第3孔15之第3開口15a。
從第1面至第3孔15與第1孔13a接合之第1接合部之距離為D1。第1接合部係第1孔13a之內壁與第3孔15之內壁交叉之部份。第3孔15之第3開口15a之徑為R11。R1比R11大。R1較佳大於D1。另，D1較佳小於絕緣基板11之厚度D11。只要D1在該範圍內，則第1孔13a不會貫通絕緣基板11。
另一方面，於第3孔15與第2孔14a之交界(第3孔15與第2孔14a連接之部份)形成有第3孔15之第4開口15b。從第2面至第3孔15與第2孔14a接合之第2接合部之距離為D2。第2接合部係第2孔14a之內壁與第3孔15之內壁交叉之部份。第3孔15之第4開口15b之徑為R12。R2比R12大。R2較佳大於D2大。另，D2較佳小於絕緣基板11之厚度D11。只要D2在該範圍內，則第2孔14a不會貫通絕緣基板11。
第3孔15之徑係R11與R12中較大一方之值。另，從第1接合部至第2接合部之距離係第3孔15之深度d3。
針對第1接合部、第2接合部不與第1面、第2面平行的情形之D1、D2、d3將於後述(參照圖24)。
本實施形態中，第1孔13a與第2孔14a具有例如相互相同之形狀及相同尺寸，以互相對向之方式配置。使第1孔13a與第2孔14a具有對稱構造，可抑制應力或空隙之產生等。D1及D2較佳各自不滿絕緣基板11之厚度D11之一半(1/2)。只要D1、D2在該範圍內，則即使第1孔13a與第2孔14a形成於對向之位置，亦不會貫通絕緣基板11。再者，第1孔13a與第2孔14a可為非對稱構造。
本實施形態中，R1比R12及R11大，且R2比R12及R11大。因此，即使形成第1孔13a之位置與形成第2孔14a之位置偏移，亦可形成貫通孔150。即，通過第1孔13a之第1開口13b之重心、與絕緣基板11之第1面垂直之直線L1(參照圖5C)，及通過第2孔14a之第2開口14b之重心、與絕緣基板11之第1面垂直之直線L2(參照圖10C)即使不一致，亦可形成貫通孔150。
對第1孔13a、第2孔14a、及第3孔15分別填充導體(例如銅鍍膜)。通孔導體160包含填充第1孔13a之導體16a、填充第2孔14a之導體16b、及填充第3孔15之導體16。另，本實施形態中，於對齊標記1000中亦填充導體16c。通孔導體160將第1面之導體圖案(第1導體電路)12a及絕緣基板11之第2面的導體圖案(第2導體電路)12b電性連接。
例如如圖1B所示，導體圖案12a及12b係將同一基板(絕緣基板11)之複數通孔導體160間電性連接。惟不限於此，導體圖案12a及12b之圖案為任意。
再者，針對印刷電路板10之各部之材質、形狀、尺寸等之詳情，在後述製造方法之說明中說明。
印刷電路板10係經由以下步驟而製造。
首先，例如如圖2所示，準備附導體層基板100作為出發基板。附導體層基板100具有包含例如環氧樹脂與玻璃鉻等芯材之絕緣基板11、及包含例如銅箔之導體層1001及1002。絕緣基板11具有第1面及與第1面相反側之第2面。導體層1001形成於絕緣基板11之第1面上，導體層1002形成於絕緣基板11之第2面上。
絕緣基板11之厚度D11為0.1 mm~0.8 mm較佳。只要為該厚度，則在之後步驟中易以雷射形成貫通孔150(圖1A)。絕緣基板11之厚度為0.3 mm~0.4 mm更佳。可確保絕緣基板11之強度，且在之後步驟中易以雷射形成貫通孔150(圖1A)。導體層1001之厚度D12a，導體層1002之厚度D12b分別為例如12 μm。
作為導體層1001及1002之材料，除銅外亦可使用鎳等其他金屬，或金屬以外之導體。惟作為導體層1001及1002以銅箔較佳，作為附導體層基板100以銅箔積層板較佳。本實施形態中，將銅箔積層板(附導體層基板100)用作為出發材料。
絕緣基板11例如包含環氧樹脂、聚醯亞胺樹脂、雙馬來酰亞胺三嗪樹脂(BT樹脂)、烯丙基化聚苯醚樹脂(A-PPE樹脂)等絕緣性材料。絕緣基板11亦可以是包含硬化後之樹脂與強化材之絕緣基板。作為強化材，較佳為玻璃鉻、玻璃不織布、或芳族聚醯胺不織布。
接著，如圖3A所示，利用例如鑽頭或雷射等，於附導體層基板100(覆銅箔層壓板)形成對齊標記1000。其後，將導體層1001及1002進行黑化處理。如圖3B所示，形成對齊標記1000之位置較佳在附導體層100之4角。再者，對齊標記1000較佳係貫通絕緣基板11之孔。惟不限於此，對齊標記1000亦可為非貫通之孔。
接著，將附導體層基板100設置於雷射加工機上。然後，例如如圖4所示，對導體層1001照射雷射。藉此，如圖5A所示，於絕緣基板11之第1面側形成第1孔13a。雷射之照射位置係以對齊標記1000為基準而定位。並且，雷射照射於要在之後步驟形成貫通孔150(圖1A)之預定位置(以下稱貫通孔形成預定位置)。
如圖5B所示，第1孔13a形成於例如複數之貫通孔形成預定位置，惟貫通孔形成預定位置之數量為任意，亦可為1個。第1孔13a之第1開口13b之形狀例如為圓形。圖5A係通過第1孔13a之第1開口13b之重心，在與絕緣基板11之第1面垂直之平面切斷基板而得之剖面圖。如圖5A所示，第1孔13a之深度為d1。第1孔13a之深度d1不滿絕緣基板11之厚度D11的一半較佳。第1孔13a之深度d1為D11/30~D11/3較佳。第1開口13b之寬度R1(徑)例如為80 μm。寬度R1例如為60~100 μm較佳。
如圖5C所示，第1孔13a之內壁逐漸變細。本實施形態之第1孔13a之壁面係第1孔13a之寬度(徑)從絕緣基板11之第1面向第2面逐漸(例如指數函數地)變小之曲面。即，第1孔13a從絕緣基板11之第1面向第2面逐漸變細，係包含第1孔13a之內壁從絕緣基板11之第1面向第2面逐漸變細。
第1孔13a之第1開口13b之形狀不限於圓形，可為任意。例如如圖6A所示，第1開口13b之形狀亦可為橢圓形。此情形時，第1開口13b之寬度R1相當於長徑。另，例如如圖6B所示，第1開口13b之形狀亦可為四角形。此情形時，第1開口13b之寬度R1相當於對角之距離。此外，第1開口13b之形狀亦可為三角形或六角形等多角形。
第1孔13a之壁面不限於圖5C所示之曲面，例如如圖7A所示，亦可為斜面。即，第1孔13a從附導體層基板100之第1面向第2面逐漸變細，係包含第1孔13a從第1面向第2面直線縮徑。另，第1孔13a不必一定要逐漸變細，例如如圖7B所示，第1孔13a之壁面亦可與附導體層基板100之第1面垂直。
以下例示逐漸變細之第1孔13a之形成方法。
例如如先前之圖4所示，對導體層1001直接照射雷射，藉此可形成如先前之圖5C所示之逐漸變細的第1孔13a。圖4中，模式化顯示雷射強度(能量)。該圖4之例中雷射強度大致均一。
惟不限於此方法，例如如圖8A所示，於導體層1001形成開口1001a，對從該開口1001a露出之絕緣基板11照射雷射，從而可形成如先前圖5C所示之逐漸變細之第1孔13a。該方法即所謂護形掩模法。圖8A中，模式化顯示雷射強度(能量)。該圖8A之例中，雷射強度大致均一。
另，例如如圖8B所示，將中心部之能量高於周邊部能量之雷射照射於附導體層基板100或絕緣基板11，藉此可形成如先前圖5C所示之逐漸變細之第1孔13a。圖8B中，模式化顯示雷射強度(能量)。該圖8B之例中，中心部之能量比周邊部之能量強。雷射之強度其能量從中心向周邊指數函數地變弱。在形成逐漸變細之第1孔13a上，如此之雷射強度之分佈較佳。
亦可照射複數脈衝之雷射而形成第1孔13a。此情形時，最終脈衝之雷射束徑小於第1脈衝之雷射束徑較佳。最終脈衝之雷射使用中心部之能量密度比周邊部之能量密度高之雷射，從而可容易形成逐漸變細之第1孔13a。
雷射之照射次數可為1次也可為複數次。惟若為複數次雷射照射，容易控制第1孔13a之形狀或深度d1。
調整雷射加工裝置之掩模或護形掩模法之掩模大小，即可調整R1之大小。
接著，翻轉附導體層基板100，將附導體層基板100設置於雷射加工機上。然後，例如如圖9所示，對附導體層基板100之導體層1002照射雷射。藉此，如圖10A所示，在對向於第1孔13a之位置形成第2孔14a。第2孔14a形成於絕緣基板11之第2面側。雷射之照射位置係以對齊標記1000為基準而定位於貫通孔形成預定位置。即，雷射照射於對向於第1孔13a之位置。藉此，如圖10B所示，將第2孔14a形成於貫通孔形成預定位置。第1孔13a與第2孔14a係以互相相同之對齊標記1000為基準而形成，因而兩者之位置精度變高。
第2孔14a之第2開口14b之形狀例如為圓形。圖10A係通過第2孔14a之第2開口之重心、在與絕緣基板11之第1面垂直之平面切斷基板而得之剖面圖。如圖10A所示，第2孔14a之深度為d2。第2孔14a之深度d2不滿絕緣基板11之厚度D11之一半(1/2)較佳。第2孔14a之深度d2為D11/30~D11/3較佳。寬度R2(徑)例如為80 μm。寬度R2為60~100 μm較佳。
如圖10C所示，第2孔14a逐漸變細。本實施形態之第2孔14a之壁面係第2孔14a之寬度(徑)從絕緣基板11之第2面向第1面逐漸(例如指數函數地)變小之曲面。即，第2孔14a從絕緣從基板11之第2面向第1面逐漸變細，係包含第2孔14a之內壁從絕緣基板11之第2面向第1面逐漸變細。
第2孔14a之第2開口14b之形狀不限於圓形，可為任意。例如如圖11A所示，第2開口14b之形狀亦可為橢圓形。此情形時，第2開口14b之寬度R2相當於長徑。另，例如如圖11B所示，第2開口14b之形狀亦可為四角形。此情形時，第2開口14b之寬度R2相當於對角之距離。此外，第2開口14b之形狀亦可為三角形或六角形等多角形。
第2孔14a之壁面不限於圖10C所示之曲面，例如如圖12A所示，亦可為斜面。即，第2孔14a從絕緣基板11之第2面向第1面逐漸變細，係包含第2孔14a從第2面向第1面直線縮徑。另，第2孔14a亦無需一定要逐漸變細，例如如圖12B所示，第2孔14a之壁面亦可與附導體層基板100之第2面垂直。
逐漸變細之第2孔14a之形成方法基本上與第1孔13a之情形相同。即，例如如先前圖9所示，對導體層1002直接照射雷射，從而可形成逐漸變細之第2孔14a。此外利用圖8A、圖8B例示之方法，亦可於附導體層基板100之第2面側形成逐漸變細之第2孔14a。
本實施形態中，形成第1孔13a(圖4)後翻轉附導體層基板100，接著形成第2孔14a(圖9)。但不限於此。例如如圖13所示，亦可從附導體層基板100之第1面與第2面兩方照射雷射，而同時形成第1孔13a與第2孔14a。
接著，如圖14所示，從絕緣基板11之第2面側對從第2孔14a之第2開口14b露出之絕緣基板11照射雷射。照射雷射之位置在第1孔13a之第1開口13b內，雷射係以對齊標記1000為基準而照射。作為雷射，例如可使用CO2 雷射或UV-YAG(Ultraviolet-Visible-Yttrium-Aluminum-Garnet：紫外線釔鋁石榴石)雷射等。藉此，如圖15A所示，形成第3孔15。
形成第3孔15，從而形成包含第1孔13a、第2孔14a與第3孔15之貫通孔150。為以第3孔15將第1孔13a與第2孔14a連接，第1孔13a之深度d1與第2孔14a之深度d2之和小於絕緣基板11之厚度較佳。為形成包含第1孔13a、第2孔14a與第3孔15之貫通孔150，第1孔13a之深度、第2孔14a之深度與第3孔15之深度之和大於絕緣基板11之厚度較佳。
其後，進行除污處理，藉此除去殘留於貫通孔150等之污點。再者，該鑽孔(第3孔15之形成)亦可從第1面側進行。
雷射之照射位置係以對齊標記1000為基準而定位於貫通孔形成預定位置。即，以連接第2孔14a與第1孔13a之方式照射雷射。藉此，將第1孔13a與第2孔14a藉由第3孔15連接，而形成貫通附導體層基板100之貫通孔150。第1孔13a、第2孔14a、及第3孔15係以互相相同之對齊標記1000為基準而形成，因此該等3個之位置精度變高。
第3孔15之第3開口15a及第4開口15b之形狀如圖15B(平面圖)所示，分別為例如圓形。第3開口15a之寬度R11(徑)較佳為20~30 μm，且第4開口15b之寬度R12(徑)為40~70 μm。R11與R1之比(R1/R11)為1.5~5較佳。R12與R2之比(R2/R12)為1.1~2.5較佳。若在該範圍內，則第1孔13a與第2孔14a易藉由第3孔15予以連結。
如先前之圖15A所示，第3孔15逐漸變細。本實施形態之第3孔15之壁面為斜面。即，第3孔15從絕緣基板11之第2面向第1面逐漸變細，係包含第3孔15從第2面向第1面直線縮徑。
第3孔15之第3開口15a及第4開口15b之形狀不限於圖15B所例示之圓形，可為任意。例如如圖16A所示，第3孔15之第3開口15a及第4開口15b之形狀亦可為橢圓形。此情形時，第3開口15a之寬度R11及第4開口15b之寬度R12相當於長徑。另，例如如圖16B所示，第3開口15a及第4開口15b之形狀亦可為四角形。此情形時，第3開口15a之寬度R11及第4開口15b之寬度R12相當於對角之距離。此外，第3開口15a及第4開口15b之形狀亦可為三角形或六角形等多角形。再者，如圖16C所示，第3開口15a之形狀與第4開口15b之形狀亦可互相不同。
第3孔15之壁面不限於圖15A所示之斜面，例如如圖17A所示，亦可為第3孔15之寬度(徑)從絕緣基板11之第2面向第1面逐漸變小之曲面。即，第3孔從絕緣基板11之第2面向第1面逐漸變細，係包含第3孔15之寬度從絕緣基板11之第2面向第1面逐漸變細。另，第3孔15無需一定要逐漸變細，例如如圖17B所示，第3孔15之壁面亦可與絕緣基板11之第1面及第2面各自垂直。此時，第3開口15a之寬度R11與第4開口15b之寬度R12相等。
如上述，根據本實施形態，形成第1孔13a及第2孔14a後，形成連通該等之第3孔15。因此，從附導體層基板100之兩面照射雷射，從而形成貫通導體層基板100之貫通孔150之情形時，相較於未形成第1孔13a及第2孔14a之附導體層基板100a(圖18A)，本實施形態更可容易形成貫通孔150。根據本實施形態之方法，以比第1孔13a與第2孔14a更細之第3孔15連接第1孔13a與第2孔14a，因此如圖18B所示，可減小貫通孔150之徑(R1與R2內較小一方之徑)。因此，可減小貫通孔150間之間距，因而本實施形態之印刷電路板之阻抗變小。同樣的，從絕緣基板11之第1面與第2面照射雷射，從而形成貫通絕緣基板11之貫通孔150之情形時，相較於未形成第1孔13a及第2孔14a之絕緣基板11，本實施形態可更容易形成貫通孔150。
另，如圖19B所示，不具有第1孔13a及第2孔14a之貫通孔150a(參照圖19A)易在通孔導體內殘留空隙。即，易產生空隙。與此相對，本實施形態中，由於在絕緣基板11之第1面側與第2面側形成大於第3孔15之第1孔13a與第2孔14a，因此與貫通孔150a相比，本實施形態之貫通孔150易以電鍍填充。
作為形成第3孔15之方法，亦可考慮從附導體層基板100之兩面(第1面及第2面)分別進行鑽孔(例如雷射照射)而形成第3孔15之手法。但此情形時需要高精度地使從第1面照射雷射之位置與從第2面照射雷射之位置一致，因此鑽孔之定位要求高精度。此點在本實施形態中，由於只從單面進行鑽孔，因此不要求如此高之位置精度。
接著，於含貫通孔150之壁面的基板表面形成用以析出電鍍之Pd等觸媒。接著，如圖20A所示，例如利用無電解電鍍，於含貫通孔150之壁面的基板表面形成無電解鍍膜1003。作為無電解鍍膜1003之材料，可採用銅或鎳、鈦、鉻等。除無電解鍍膜外，可例示濺鍍膜或CVD膜。濺鍍膜或CVD膜之情形中無需觸媒。本實施形態中，利用無電解鍍銅而於含貫通孔150之壁面的基板表面形成無電解鍍銅膜。
接著，將無電解鍍膜1003作為種子層，進行例如電解電鍍處理。藉此，如圖20B所示，形成例如電解鍍膜1004。作為電解鍍膜1004之材料，可採用銅或鎳、焊錫等。本實施形態中，利用電解鍍銅而於種子層上形成電解鍍銅膜。觸媒作為種子層發揮功能之情形時，無需無電解鍍膜或濺鍍膜等種子層。可於含貫通孔150之壁面的基板表面經由觸媒形成電解鍍膜。
電解鍍膜1004填充於第1孔13a、第2孔14a、及第3孔15內。同時，於絕緣基板11之第1面與第2面上形成電解鍍膜1004等導體膜。形成於絕緣基板11之第1面上之導體膜係第1導體膜，形成於絕緣基板11之第2面上之導體膜係第2導體膜。本實施形態中，電解鍍膜1004係經由導體層1001、1002與種子層而形成於絕緣基板11之第1面與第2面上。
通孔導體160包含填充第1孔13a與第2孔14a、第3孔15之導體。本實施形態中，通孔導體160包含電解鍍銅。作為通孔導體160，除電鍍外可例示導電性膏。導電性膏之情形中無需種子層。作為分散於導電性膏內之導電性材料，以被覆有焊錫之銅或銀等導電性粒子較佳。通孔導體160用於絕緣基板11之第1面之導體圖案與絕緣基板11之第2面之導體圖案之導通等。另，亦於對齊標記1000(貫通孔)內形成導體16c。
接著，藉由例如蝕刻，將絕緣基板11表面之電解鍍膜1004等圖案化。藉此，於絕緣基板11之第1面、第2面分別形成導體圖案12a、12b，而完成印刷電路板10(參照圖1A)。第1面之導體圖案12a與第2面之導體圖案12b係經由通孔導體160而電性連接。
印刷電路板10例如經過外形加工、翹曲修正、通電檢查、外觀檢查、及最終檢查等而成為製品。
(應用例)
將印刷電路板10作為芯基板使用，從而可製造增層印刷電路板。此情形時，絕緣基板11之材料或尺寸等，較佳以可得到支持增層及零件之強度、形成上層時必要之耐熱性、熱膨脹性、尺寸穩定性、進而相對於翹曲或扭力之耐久性等之方式而選定。圖21係顯示使用印刷電路板10所製造之多層印刷電路板20。
多層印刷電路板20具備：印刷電路板10；積層於印刷電路板10之第1面、第2面之絕緣層201、202；形成於絕緣層201、202上之導體圖案203、204；將導體圖案12a與導體圖案203電性連接之導孔導體201b；將導體圖案12b與導體圖案204電性連接之導孔導體202b；具有露出焊錫墊201c、202c(導體圖案203、204之一部份)之開口205a、206a之阻焊層205、206；及形成於焊錫墊201c、202c上之焊錫凸塊205b、206b。導體圖案203、204例如作為電路而發揮功能。
多層印刷電路板20之製造方法如下所示。
首先，將印刷電路板10作為有芯基板使用，如圖22A所示，於印刷電路板10之兩面(第1面及第2面)上形成絕緣層201、202。印刷電路板10之第1面與第2面係對向之面。具體言之，例如於印刷電路板10之兩面上積層絕緣薄膜(Ajinomoto Fine-Techno股份有限公司製之ABF系列)，其後，將該絕緣薄膜熱硬化從而形成絕緣層201、202。
接著，如圖22B所示，對絕緣層201、202照射例如雷射，形成到達導體圖案12a、12b或通孔導體160之導孔201a、202a。接著，於導孔201a、202a之壁面與絕緣層201、202上形成例如包含銅之無電解鍍膜211、212。作為無電解電鍍之材料，除銅外亦可使用例如鎳等。亦可取代無電解電鍍而使用濺鍍膜。無電解鍍膜或濺鍍膜作為種子層而發揮功能。
接著，如圖22C所示，於無電解鍍膜211、212上形成具有開口213a、214a之電鍍抗蝕劑213、214。接著，於從開口213a、214a露出之無電解鍍膜211、212上，形成例如包含銅之電解鍍膜215、216。作為電解電鍍之材料，除銅外亦可使用鎳等。其後，除去電鍍抗蝕劑213、214。
接著，將從電解鍍膜215、216露出之無電解鍍膜211、212利用例如蝕刻除去。藉此，如圖23A所示，形成包含無電解鍍膜211、212及電解鍍膜215、216之導體圖案203、204及導孔導體201b、202b。導孔導體201b、202b係於導孔201a、202a中填充有電鍍膜之填孔較佳。另，使用濺鍍膜作為種子層之情形時，會形成包含濺鍍膜與濺鍍膜上之電解鍍膜之導體圖案203、204及導孔導體201b、202b。
再者，依所要積層之層數重複上述絕緣層201、202之形成至圖案化之步驟，亦可製造比圖21所示之多層印刷電路板20更多層之印刷電路板。
接著，於基板兩面(第1面及第2面)塗布或疊層液狀或乾膜狀感光性抗蝕劑(焊錫抗蝕劑)。然後，將具有特定圖案之掩模薄膜與感光性抗蝕劑之表面密接，以紫外線曝光，以鹼性水溶液顯影。其結果，如圖23B所示，形成具有用以使相當於導體圖案203、204之一部份的焊錫凸塊201c、202c露出之開口205a、206a之焊錫抗蝕層205、206。開口205a、206a亦可露出至少一部份導孔導體。再者，亦可使用熱硬化型焊錫抗蝕劑。
接著，於焊錫凸塊201c、202c上印刷焊錫膏。亦可取代焊錫膏而於焊錫凸塊上搭載焊錫球。其後進行回流，形成如先前圖21所示之焊錫凸塊205b、206b。藉此，多層印刷電路板20完成。多層印刷電路板20經由焊錫凸塊205b、206b，例如與IC晶片等電子零件或子板等電性連接。
以上針對本發明之實施形態之附導體層基板及其製造方法進行了說明，但本發明不限於上述實施形態。例如亦可如下變形而實施。
上述實施形態中，各孔之位置、尺寸、或形狀、或各層之材質、尺寸、圖案、或層數等，在不脫離本發明主旨之範圍內可進行任意變更。
例如根據上述實施形態，係使第1孔13a與第2孔14a依互相相同之形狀及相同尺寸且以互相對向之方式配置，但不限於此。第1孔13a與第2孔14a亦可為不同形狀，或亦可為不同尺寸。
再者，亦可將第1孔13a與第2孔14a錯開(偏移)而配置。圖24係顯示直線L1與直線L2不一致之貫通孔150b。貫通孔150b中，由於第1接合部未與第1面平行，因此D1成為第1面至離第1面最近之第1接合部之距離，且由於第2接合部未與第2面平行，因此D2成為第2面至與第2面最近之第2接合部之距離。另，d3係第1接合部與第2接合部之距離的最大值。使第1孔13a與第2孔14a偏移，故相較於第1孔13a之位置與第2孔14a之位置一致之貫通孔150(直線L1與直線L2一致之例)，貫通孔150b之比第1孔13a或第2孔14a更細之第3孔15之長度較易變長。因此，認為通孔導體160之可靠性變高。由於第3孔15較細，因此認為即使產生印刷電路板之翹曲，通孔導體160亦易追從於基板之翹曲。其結果，認為通孔導體160不易破損。
上述實施形態之步驟，在不脫離本發明主旨之範圍內可任意改變順序。另，根據用途等亦可省略不必要的步驟。
上述實施形態中，使用附導體層基板100作為出發基板，但不限於此，例如亦可將無導體層之絕緣基板11作為出發基板。將絕緣基板11作為出發材料之情形時，可以採用與將附導體層基板100作為出發材料之工法相同的方法形成印刷電路板10。將絕緣基板11作為出發材料之情形時，形成於絕緣基板11上之導體圖案包含種子層與電解鍍膜。將觸媒作為種子層發揮功能之情形時，形成於絕緣基板11上之導體圖案包含電解鍍膜。
另，如圖25所示，亦可在無導體層之狀態下，對絕緣基板11直接照射雷射，形成第1孔13a、第2孔14a、及第3孔15。此情形時，對絕緣基板11照射中心部能量高於周邊部能量之雷射之手法(參照圖8)尤其有效。根據如此手法，可容易形成逐漸變細之第1孔13a、第2孔14a、及第3孔15。
第1孔13a、第2孔14a、及第3孔15之形成手法不限於雷射，可為任意。亦可利用例如鑽頭等形成該等孔。惟在以高精度形成第1孔13a、第2孔14a、及第3孔15上，以雷射較佳。
電鍍法亦不限於上述實施形態所示之方法，可為任意。以下顯示電鍍方法之其他例。
經由圖2~圖4、圖9、圖14、圖20A等之步驟，將具有貫通孔150之絕緣基板浸漬於電解電鍍液1004a中。絕緣基板11於包含貫通孔50之內壁的表面形成種子層較佳。惟觸媒作為種子層發揮功能之情形時，無需種子層。作為電解電鍍液1004a，可使用例如市售之電解鍍銅液。
其後，如圖26A所示，對絕緣基板11之第1面按壓絕緣體2000。另，對絕緣基板11之第2面按壓絕緣體3000。作為絕緣體2000、3000，可利用海綿或刷子等。圖26A中，海綿(絕緣體2000、3000)被按壓於種子層。觸媒作為種子層發揮功能之情形時，出發材料若為附導體層基板100則海綿按壓於銅箔等導體層，出發材料若為絕緣基板11則海綿按壓於絕緣基板。
接著，如圖26B所示，使絕緣基板11向絕緣體2000、3000中至少一方移動。即，絕緣基板11與絕緣體2000、3000於互相相反之方向移動。如此，則無電極鍍膜1003或觸媒成為種子層，於絕緣基板11上形成電解鍍膜1004(圖20B)。
根據如此方法，與不使用絕緣體2000、3000之電解電鍍相比，形成於第1面或第2面上之導體膜(導體圖案12a、12b)之厚度變薄。另，由於是一面將絕緣體2000、3000按壓於絕緣基板11一面形成電解鍍膜1004，因此絕緣基板11與導體層間之密著力易變高，易以電解鍍膜填充貫通孔150內。
亦可在電鍍前，預先於鍍膜之形成面實施利用接枝聚合物等之表面處理。尤其出發材料為絕緣基板11時，絕緣基板11與鍍膜之密接強度變高。
各導體層之形成方法為任意。惟在形成導體電路等導體圖案上，較佳利用印刷電路板之領域中眾所周知之半添加法或刪減法形成。
亦可使上述實施形態之第1面與第2面相反。
以上說明了本發明之實施形態，但應理解為設計上方便或其他要因而作必要之各種修正或組合，均包含在與「請求項」所記載之發明或「實施方式」所記載之具體例對應之發明的範圍內。
[產業上之可利用性]
本發明之兩面電路基板適於電子機器之電路基板。另，本發明之兩面電路基板之製造方法適於電子機器之電路基板之製造。
10．．．印刷電路板(兩面電路基板)
11．．．絕緣基板
12a．．．導體圖案(第1導體電路)
12b．．．導體圖案(第2導體電路)
13a．．．第1孔
13b．．．第1開口
14a．．．第2孔
14b．．．第2開口
15．．．第3孔
15a．．．第3開口
15b．．．第4開口
16、16a、16b、16c．．．導體
20．．．多層印刷電路板(兩面電路基板)
100．．．附導體層基板
150．．．貫通孔(通孔)
160．．．通孔導體
201、202．．．絕緣層
201a、202a．．．導孔
201b、202b．．．導孔導體
201c、202c．．．焊錫凸塊
203．．．導體圖案(第1導體電路)
204．．．導體圖案(第1導體電路)
205、206．．．焊錫抗蝕層
205b、206b．．．焊錫凸塊
1000．．．對齊標記
圖1A係本發明之實施形態之兩面電路基板之剖面圖。
圖1B係本發明之實施形態之兩面電路基板之平面圖。
圖2係針對本發明之實施形態之兩面電路基板之製造方法，用以說明準備出發基板之步驟之圖。
圖3A係用以說明形成對齊標記之步驟之圖。
圖3B係形成有對齊標記之基板之平面圖。
圖4係用以說明形成第1孔之步驟之圖。
圖5A係形成有第1孔之基板之剖面圖。
圖5B係形成有第1孔之基板之平面圖。
圖5C係圖5A之一部份放大圖。
圖6A係顯示第1孔之第1面側之開口(第1開口)的第1其他例之圖。
圖6B係顯示第1孔之第1面側之開口(第1開口)的第2其他例之圖。
圖7A係顯示第1孔之形狀之第1其他例之圖。
圖7B係顯示第1孔之形狀之第2其他例之圖。
圖8A係顯示形成第1孔之步驟之第1其他例之圖。
圖8B係顯示形成第1孔之步驟之第2其他例之圖。
圖9係用以說明形成第2孔之步驟之圖。
圖10A係形成有第2孔之基板之剖面圖。
圖10B係形成有第2孔之基板之平面圖。
圖10C係圖10A之一部份放大圖。
圖11A係顯示第2孔之第2面側之開口(第2開口)的第1其他例之圖。
圖11B係顯示第2孔之第2面側之開口(第2開口)的第2其他例之圖。
圖12A係顯示第2孔之形狀之第1其他例之圖。
圖12B係顯示第2孔之形狀之第2其他例之圖。
圖13係顯示同時形成第1孔及第2孔之例之圖。
圖14係用以說明形成連通第1孔與第2孔之第3孔之步驟之圖。
圖15A係形成有第3孔之基板之剖面圖。
圖15B係形成有第3孔之基板之平面圖。
圖16A係顯示第3孔之開口之第1其他例之圖。
圖16B係顯示第3孔之開口之第2其他例之圖。
圖16C係顯示第3孔之開口之第3其他例之圖。
圖17A係顯示第3孔之形狀之第1其他例之圖。
圖17B係顯示第3孔之形狀之第2其他例之圖。
圖18A係顯示於比較例之基板形成有逐漸變細之貫通孔之情況之圖。
圖18B係顯示於本發明之實施形態之基板形成有逐漸變細之第3孔之情況之圖。
圖19A係顯示比較例之基板之貫通孔之形態之圖。
圖19B係顯示於比較例之基板之貫通孔填充有電鍍之情況之圖。
圖20A係用以說明形成無電解鍍膜之步驟之圖。
圖20B係用以說明形成電解鍍膜之步驟之圖。
圖21係使用本發明之實施形態之兩面電路基板所製造之多層印刷電路板之剖面圖。
圖22A係用以說明製造多層印刷電路板之第1步驟之圖。
圖22B係用以說明製造多層印刷電路板之第2步驟之圖。
圖22C係用以說明製造多層印刷電路板之第3步驟之圖。
圖23A係用以說明製造多層印刷電路板之第4步驟之圖。
圖23B係用以說明製造多層印刷電路板之第5步驟之圖。
圖24係顯示移動第1孔與第2孔(偏移)配置之基板的一例之圖。
圖25係顯示將無導體層之絕緣基板作為出發基板而製造之基板的一例之圖。
圖26A係用以說明用以形成通孔導體之電鍍方法之其他例之第1步驟之圖。
圖26B係用以說明用以形成通孔導體之電鍍方法之其他例之第2步驟之圖。
10．．．印刷電路板(兩面電路基板)
11．．．絕緣基板
12a．．．導體圖案(第1導體電路)
12b．．．導體圖案(第2導體電路)
13a．．．第1孔
13b．．．第1開口
14a．．．第2孔
14b．．．第2開口
15．．．第3孔
15a．．．第3開口
15b．．．第4開口
16、16a、16b、16c．．．導體
150．．．貫通孔(通孔)
160．．．通孔導體
1000．．．對齊標記

Claims (14)

  1. 一種兩面電路基板之製造方法，其特徵在於包含：準備以表裡面之一方為第1面、另一方為第2面之基板；於前述基板之第1面側形成第1孔；於前述基板之第2面側形成第2孔；於前述基板內形成連接前述第1孔與前述第2孔之第3孔，從而於前述基板形成包含前述第1孔、前述第2孔與該第3孔之貫通孔；於前述基板之第1面形成第1導體電路；於前述基板之第2面形成第2導體電路；及以導電性物質填充前述貫通孔，從而形成用以電性連接前述第1導體電路與前述第2導體電路之通孔導體；且前述第1孔於前述基板之第1面具有徑為R1之第1開口，前述第2孔於前述基板之第2面具有徑為R2之第2開口，前述第3孔之徑小於前述R1及前述R2。
  2. 如請求項1之兩面電路基板之製造方法，其進而包含於前述基板之第1面形成第1導體膜，及於前述基板之第2面形成第2導體膜；形成前述第1導體膜、形成前述第2導體膜及形成前述通孔導體係同時進行。
  3. 如請求項1之兩面電路基板之製造方法，其中前述第1孔之深度與前述第2孔之深度之和小於前述基板之厚度。
  4. 如請求項1之兩面電路基板之製造方法，其中前述第1孔從前述基板之前述第1面向前述第2面逐漸變細。
  5. 如請求項1至4中任一項之兩面電路基板之製造方法，其中前述第2孔從前述基板之前述第2面向前述第1面逐漸變細。
  6. 如請求項1至4中任一項之兩面電路基板之製造方法，其中前述第3孔從前述基板之前述第2面向前述第1面逐漸變細。
  7. 如請求項1至4中任一項之兩面電路基板之製造方法，其中前述第3孔從前述基板之前述第1面向前述第2面逐漸變細。
  8. 如請求項1至4中任一項之兩面電路基板之製造方法，其中前述第1孔、前述第2孔與前述第3孔係藉由雷射而形成。
  9. 如請求項1至4中任一項之兩面電路基板之製造方法，其中前述第1孔之深度及前述第2孔之深度分別不滿前述基板之厚度的一半。
  10. 一種兩面電路基板，其特徵在於包含：具有第1面及該第1面相反側之第2面，且具有通孔導體用貫通孔之基板；形成於前述基板第1面之第1導體電路；形成於前述基板第2面之第2導體電路；及形成於前述貫通孔，將前述第1導體電路與前述第2導體電路電性連接之通孔導體；且前述貫通孔包含形成於前述基板第1面側之第1孔、形成於前述基板第2面側之第2孔、及連接該第1孔與第2孔並形成於前述基板內之第3孔，前述第1孔於前述基板之第1面具有徑為R1之第1開口，前述第2孔於前述基板之第2面具有徑為R2之第2開口，前述第3孔之徑小於前述R1及R2。
  11. 如請求項10之兩面電路基板，其中前述第1孔之深度與前述第2孔之深度之和小於前述基板之厚度。
  12. 如請求項11之兩面電路基板，其中前述第1孔之深度及前述第2孔之深度分別不滿前述基板之厚度的一半，前述第1孔之深度、前述第2孔之深度與前述第3孔之深度之和大於前述基板之厚度。
  13. 如請求項10至12中任一項之兩面電路基板，其中前述第1孔從前述基板之前述第1面向前述第2面逐漸變細。
  14. 如請求項10至12中任一項之兩面電路基板，其中其中前述第2孔從前述基板之前述第2面向前述第1面逐漸變細。
TW099113366A 2009-06-09 2010-04-27 兩面電路基板及其製造方法 TWI413473B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18523209P 2009-06-09 2009-06-09
US12/757,157 US8413324B2 (en) 2009-06-09 2010-04-09 Method of manufacturing double-sided circuit board

Publications (2)

Publication Number Publication Date
TW201112906A TW201112906A (en) 2011-04-01
TWI413473B true TWI413473B (zh) 2013-10-21

Family

ID=43299940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113366A TWI413473B (zh) 2009-06-09 2010-04-27 兩面電路基板及其製造方法

Country Status (5)

Country Link
US (2) US8413324B2 (zh)
JP (1) JP2010287879A (zh)
KR (1) KR101148545B1 (zh)
CN (1) CN101925264B (zh)
TW (1) TWI413473B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101276333B1 (ko) * 2009-11-30 2013-06-18 한국전자통신연구원 3차원 인터커넥션 구조 및 그 제조 방법
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9078343B2 (en) 2011-02-22 2015-07-07 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US8595927B2 (en) 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2012212858A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd 多層プリント配線板の製造方法
CH704884B1 (fr) * 2011-04-29 2015-04-30 Suisse Electronique Microtech Substrat destiné à recevoir des contacts électriques.
JP5002718B1 (ja) * 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
JP2013041926A (ja) * 2011-08-12 2013-02-28 Fujikura Ltd 部品内蔵基板の製造方法
JP5915882B2 (ja) * 2011-09-29 2016-05-11 日立化成株式会社 配線板及びその製造方法
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
JP6117492B2 (ja) * 2012-07-06 2017-04-19 シャープ株式会社 構造体
TWI487041B (zh) * 2012-08-08 2015-06-01 Subtron Technology Co Ltd 封裝載板及其製作方法
CN103796450B (zh) * 2012-10-29 2016-08-03 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法
US9214936B2 (en) 2013-06-18 2015-12-15 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
CN205902230U (zh) * 2013-11-07 2017-01-18 株式会社村田制作所 多层基板
JP6400928B2 (ja) * 2014-03-26 2018-10-03 京セラ株式会社 配線基板および電子装置
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6421430B2 (ja) * 2014-03-31 2018-11-14 デクセリアルズ株式会社 ポリマー素子、電子機器、カメラモジュールおよび撮像装置
KR101532171B1 (ko) * 2014-06-02 2015-07-06 삼성전기주식회사 인덕터 및 그 제조 방법
US9269607B2 (en) 2014-06-17 2016-02-23 Globalfoundries Inc. Wafer stress control with backside patterning
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
CN107027238B (zh) * 2016-01-29 2020-08-18 奥特斯(中国)有限公司 包括铜填充多径激光钻孔的元件载体
WO2018071874A2 (en) 2016-10-13 2018-04-19 Sanmina Corporation Improved multilayer printed circuit board via hole registration and accuracy
US10014260B2 (en) * 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
JP6717431B2 (ja) 2017-06-26 2020-07-01 株式会社村田製作所 多層配線基板、及び、多層配線基板の製造方法
KR101994758B1 (ko) * 2017-10-16 2019-07-01 삼성전기주식회사 박막형 인덕터
KR102438179B1 (ko) * 2017-11-02 2022-08-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지, 및 상기 반도체 장치의 제조 방법
JP2019098558A (ja) * 2017-11-29 2019-06-24 キヤノン株式会社 インクジェットヘッド用基板の製造方法
CN110165442B (zh) * 2018-02-12 2020-11-03 泰达电子股份有限公司 金属块焊接柱组合及其应用的电源模块
CN108767622B (zh) * 2018-06-04 2019-12-10 朋友电力科技有限公司 一种便于安装和更换导线与设备转换的连接器的制备工艺
KR20200055432A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
US11393761B2 (en) * 2018-12-25 2022-07-19 Tdk Corporation Circuit board and its manufacturing method
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN111508925B (zh) * 2019-01-31 2024-04-23 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造部件承载件的方法
JP7449076B2 (ja) * 2019-11-26 2024-03-13 Ｎｇｋエレクトロデバイス株式会社 セラミック配線基板の製造方法
CN111212527A (zh) * 2020-01-15 2020-05-29 广东科翔电子科技股份有限公司 一种应用于光模块高密度互连hdi板的通孔填镀方法
WO2021155222A1 (en) * 2020-01-31 2021-08-05 Ttm Technologies Inc. Printed circuit board assemblies with engineered thermal paths and methods of manufacturing
CN113453414A (zh) * 2020-03-27 2021-09-28 三赢科技（深圳）有限公司 双面二维码及其制作方法、柔性电路板
TWI764583B (zh) * 2021-02-22 2022-05-11 大陸商常州欣盛半導體技術股份有限公司 雙面及多層fpc用基板及其加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US6021564A (en) * 1996-11-08 2000-02-08 W. L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and article
TW471244B (en) * 1999-06-02 2002-01-01 Ibiden Co Ltd Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
TWI271131B (en) * 2002-04-23 2007-01-11 Via Tech Inc Pattern fabrication process of circuit substrate
CN100381026C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017968A (en) * 1975-09-18 1977-04-19 Jerobee Industries, Inc. Method of making plated through hole printed circuit board
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JP3226533B2 (ja) * 1990-10-01 2001-11-05 ソニー株式会社 多層配線基板及びその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JPH11186717A (ja) 1997-12-19 1999-07-09 Mitsubishi Electric Corp 薄膜回路基板の製造方法
JP2003234572A (ja) * 2002-02-06 2003-08-22 Nitto Denko Corp 両面配線基板の製造方法
JP2003347700A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 配線基板
JP2004363212A (ja) 2003-06-03 2004-12-24 Hitachi Metals Ltd スルーホール導体を持った配線基板
JP4179186B2 (ja) * 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
TWI235019B (en) 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method
JP2008078343A (ja) 2006-09-21 2008-04-03 Cmk Corp プリント配線板及びその製造方法
US8191248B2 (en) * 2008-09-17 2012-06-05 Unimicron Technology Corp. Method for making an embedded structure
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US6021564A (en) * 1996-11-08 2000-02-08 W. L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and article
TW471244B (en) * 1999-06-02 2002-01-01 Ibiden Co Ltd Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
CN100381026C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
TWI271131B (en) * 2002-04-23 2007-01-11 Via Tech Inc Pattern fabrication process of circuit substrate

Also Published As

Publication number Publication date
US20120181076A1 (en) 2012-07-19
KR101148545B1 (ko) 2012-05-25
KR20100132454A (ko) 2010-12-17
TW201112906A (en) 2011-04-01
CN101925264A (zh) 2010-12-22
JP2010287879A (ja) 2010-12-24
US8766106B2 (en) 2014-07-01
CN101925264B (zh) 2014-03-12
US8413324B2 (en) 2013-04-09
US20100307807A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
TWI413473B (zh) 兩面電路基板及其製造方法
US8586875B2 (en) Wiring board and method for manufacturing the same
US8931168B2 (en) Method for manufacturing multilayer printed wiring board
KR101167466B1 (ko) 다층 인쇄회로기판 그 제조방법
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
WO2008053833A1 (fr) Tableau de câblage imprimé multicouche
WO2007097440A1 (ja) プリント配線板およびその製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
TWI481329B (zh) 貫通孔形成方法及配線電路基板的製造方法
KR20170118780A (ko) 인쇄 배선판 및 그 제조 방법
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
JP2008078343A (ja) プリント配線板及びその製造方法
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR101170764B1 (ko) 다층 회로기판 제조방법
JP2004146742A (ja) 配線基板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100807487B1 (ko) 인쇄회로기판의 제조방법
JP2004022713A (ja) 多層配線基板
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2016127251A (ja) 印刷配線板およびその製造方法