JP2012212858A - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法 Download PDF

Info

Publication number
JP2012212858A
JP2012212858A JP2012030323A JP2012030323A JP2012212858A JP 2012212858 A JP2012212858 A JP 2012212858A JP 2012030323 A JP2012030323 A JP 2012030323A JP 2012030323 A JP2012030323 A JP 2012030323A JP 2012212858 A JP2012212858 A JP 2012212858A
Authority
JP
Japan
Prior art keywords
opening
core substrate
wiring board
printed wiring
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012030323A
Other languages
English (en)
Inventor
Toshiaki Hibino
敏明 日比野
Takema Adachi
武馬 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2012212858A publication Critical patent/JP2012212858A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 スルーホール導体の信頼性を低下させない多層プリント配線板の製造方法を提供する。
【解決手段】 レーザにより、テーパ状の第1開口部28a、テーパ状の第2開口部28bとによりスルーホール用の貫通孔28が形成された後、更に、第1開口部28aと第2開口部28bとが連通する部分にCO2レーザが照射され直径が広げられるため、第1開口28Aと第2開口28Bの開口位置がコア基板をはさんでずれても、信頼性の高い貫通孔28の形成が可能である。
【選択図】 図1

Description

本発明は、コア基板の表裏面上に形成されている導体と、コア基板の貫通孔に形成されて表裏面上に形成されている導体とを接続するスルーホール導体と、を有するプリント配線板の製造方法に関するものである。
特開2006−41463号は、コア基板の第1表面側からレーザで第1開口部を形成し、第2表面側から同じくレーザで第2開口部を形成することで貫通孔を設けている。第1開口部は第2表面に向かうに連れてテーパしており、第2開口部は第1表面に向かうに連れてテーパしている。そして、貫通孔の内部をめっきで充填することで、コア基板の表裏を接続し得る小径のスルーホール導体が形成される。
特開2006−41463号
特開2006−41463号では、表面から形成する第1開口部と、裏面から形成する第2開口部との位置精度が低いと、第1開口部と第2開口部とが連結した貫通孔の連結部の断面積が小さくなる。該貫通孔をめっき充填して形成したスルーホール導体は、一番細くなっている連結部に応力が集中し易く、ヒートサイクルにおいて信頼性が低下することが考えられる。
本発明は、高い信頼性を有するスルーホール導体を有するプリント配線板を提供することである。
請求項1に記載の発明は、
第1面と該第1面とは反対側の第2面を有するコア基板を準備することと、
該コア基板の第1面側に該第1面から該第2面に向けて細くなる第1開口部を形成することと、
該コア基板の第2面側に該第2面から第1面に向けて細くなっていて、該第1開口部に繋がっている第2開口部を形成することと、
該第1開口部と該第2開口部との連結部を広げることによりコア基板に貫通孔を形成することと、
該コア基板の第1面に第1導体を形成することと、
該コア基板の第2面に第2導体を形成することと、
該貫通孔内に導電性物質を充填することで該第1導体と該第2導体とを接続するスルーホール導体を形成することとを備えることを技術的特徴とする。
本発明では、レーザ加工精度が悪くてスルーホール用の第1、第2開口部の連結部が小さくても、第3開口部形成により、熱応力が集中し難いスルーホール導体の形成が可能となる。
本発明の第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 ICチップを搭載する前の多層プリント配線板の断面図である。 図6に示す多層プリント配線板に、ICチップを実装した状態を示す断面図である。 図8(A)は貫通孔を設けたコア基板の断面図であり、図8(B)はスルーホール導体を設けたコア基板の断面図である。 第1実施例に係る貫通孔の説明図である。 第1実施例に係る貫通孔の説明図である。 貫通孔の深さを示す説明図である。 第2実施例の多層プリント配線板の製造方法を示す工程図である。
[第1実施例]
本発明の第1実施例に係る多層プリント配線板について、図6及び図7の断面図を参照して説明する。
図6は、ICチップを搭載する前の多層プリント配線板10を示す。図7は、図6に示す多層プリント配線板10に、ICチップ90を実装した状態を示している。ICチップ90は、ICチップ90のパッド92に、半田バンプ76Uを介して多層プリント配線板10に実装されている。多層プリント配線板10は、コア基板30の両面に層間絶縁層50,150、導体回路58、158をビルドアップ積層して成る。
第1実施例の多層プリント配線板10では、コア基板30の表面に導体回路34が形成されている。コア基板30の第1面(上面)の導体回路34と第2面(裏面)の導体回路34とはスルーホール導体36を介して接続されている。スルーホール導体36は、コア基板に設けられた貫通孔28内に銅めっきを充填することにより形成される。貫通孔28は、第1面(上面)に第1開口28Aを有する第1開口部28aと、第2面(裏面)に第2開口28Bを有する第2開口部28bと、第1開口部28aと第2開口部28bとの連結部をレーザで広げた第3開口部28cと、から構成される。第1開口部28aは第1面から第2面に向かってテーパしているとともに、第2開口部28aは第2面から第1面に向かってテーパしており、該第1開口部28aと該第2開口部28bはコア基板内部で、直径がコア基板の厚み方向にほぼ同じ第3開口部28cを介して繋がっている。スルーホール導体36は、該貫通孔28がめっき充填されることにより形成される。
コア基板30の第1面Fには、ビア導体60及び導体回路58の形成された層間絶縁層50と、ビア導体160及び導体回路158の形成された層間絶縁層150とが配設されている。該ビア導体160及び導体回路158の上にはソルダーレジスト層70が形成されており、該ソルダーレジスト層70の開口部71を介して、第1面の中央部にビア導体160及び導体回路158に半田バンプ76Uが形成されている。第2面には半田バンプ76Dが形成されている。
第1実施例では、スルーホール導体36に生じる応力が、直径が厚み方向にほぼ同じ第3開口部28cと、テーパする第1開口部28aとの境界P1、直径が厚み方向にほぼ同じの第3開口部28cと第2開口28bとの境界P2との2箇所に応力が分散するため、クラックが発生し難くなると推測される。更に、該境界P1およびP2で発生する応力は分散しているため、スルーホール導体と第1開口28Aおよび第2開口28Bが接触する該スルーホール導体の両端部へ掛かる応力が減り、スルーホール導体36とスルーホール導体直上のビア導体60との剥離が生じ難くなり、信頼性が向上すると考えられる。
一方、図10(A)(B)では、第1開口部28aのテーパと第2開口部28bのテーパとが直接繋がる貫通孔28をめっき充填した状態が示されている。図10(B)に示されるように、第1開口部28aのテーパと第2開口部28bのテーパとが直接繋がる貫通孔28をめっき充填したスルーホール導体36の場合、スルーホール導体36の直径が最も小さい部位28a’、28b’の一箇所に応力が集中し易いと考えられる。特開2006−41463号に相当する技術である。
引き続き、図6、図7を参照して上述した多層プリント配線板10の製造方法について図1〜図6を参照して説明される。
(1)厚さ0.15mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなるコア基板30の両面に15μmの銅箔22がラミネートされている銅張積層板20Aを出発材料とする。樹脂基板の厚さは、0.05mm〜0.30mmの範囲がよい。0.05mmより薄いと基板強度が低すぎる。0.30mmを越える厚さでは、レーザによるテーパ形状のスルーホール導体用貫通孔の形成が困難である。まず、銅箔22の表面に、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理が施される(図1(A))。
(2)コア基板30の第1面F(上面)側に該第1面から該第2面に向けてCO2レーザが照射され、コア基板30の第1面F(上面)側にスルーホール用貫通孔を形成するための第1開口部28aが形成される(図1(B))。このときのShot数は1回である。ここで、第1開口部28aは、第1面(上面)に第1開口28Aを有し、第1開口28Aから第2面(裏面)Sに向かってテーパしている。
(3)コア基板30の第2面S(裏面)側に該第2面から該第1面に向けて第1開口部28a形成条件と同一条件でCO2レーザが照射され、第1開口部28aに連結する第2開口部28bが形成される(図1(C))。このときのShot数は1回である。ここで、第2開口部28bは、第2面(裏面)に第2開口28Bを有し、第2開口28Bから第1面(上面)Fに向かってテーパしている。
(4)コア基板30の第2面S(裏面)側に該第2面から該第1面に向けて第2開口部28bの第1開口部28aとの連結部に、CO2レーザが照射され、該第1開口28aと第2開口28bとの連結部を広げる第3開口部28cが形成される(図1(D))。このときのShot数は1回である。第3開口部28cは直径がコア基板の厚み方向にほぼ同じ、又は、僅かにテーパするように形成される。このとき、貫通孔28の最小直径は、第3開口部28cの直径である。なお、第3開口部28cを形成するCO2レーザの照射は、コア基板の第1面(上面)F側に該第1面から該第2面に向けて第1開口部28aの第2開口28bとの連結部に、CO2レーザが照射されてもよい。このときのShot数は1回である。ここで、第3開口部28cを形成する際に、第2開口部28bの形成と同じCO2レーザ照射装置を用いることで、第2開口部28bとの位置精度を高めることができ、スルーホール導体の接続信頼性を向上させることが出来ると考えられる。
図8(A)に貫通孔28を形成したコア基板30を拡大して示す。図9(A)に第3開口部28c形成前の貫通孔の断面を示し、図9(B)に第3開口部28cを形成した後の貫通孔の断面を示す。第3開口部28cにより、スルーホール用貫通孔28の最小径がX4からX3まで広げられている。
第1開口部28aと第2開口部28bの形成時のレーザ条件の一つであるアパーチャの開口径は同じ条件である。一方、第3開口部28cの形成時のアパーチャの開口径は、第1開口28aと第2開口28bの形成時のパーチャの開口径より小さいほうが良い。第1開口28aと第2開口28bはすでに連結部で連結しているため、アパーチャの開口径を小さくすることで、第1開口28aと第2開口28bがテーパ形状の貫通孔を維持できる。このとき、第3開口部28cの形成時におけるアパーチャの開口径の大きさにより、第3開口部の直径が決まり、さらに、第3開口部の深さが決まる(図11参照)。
第1開口部28aと第2開口部28bの形成時のレーザ条件の一つであるパルス幅は、どちらも同じ条件でも、異なる条件でもよい。第1開口28Aと第2開口28Bの中心がコア基板30を挟んでズレておらず、且つ、第1開口部28aと第2開口部28bの形成時のパルス幅が同じ場合、第1開口部28aと第2開口部28bの開口部の深さは同じとなり、図11において、XaとXbの値が同じになる。一方、第1開口28Aと第2開口28Bの中心がコア基板30を挟んでズレておらず、且つ、第1開口部28aと第2開口部28bの形成時のパルス幅が異なる場合、第1開口部28aと第2開口部28bの開口部の深さは異なり、XaとXbの値が異なる。
第3開口部28cの形成時におけるレーザ条件のうちパルス幅は、第1開口28aおよび第2開口28bの形成条件と同じかより短いパルス幅が良い。第1開口28aと第2開口28bはすでに連結部で連結しているため、第3開口部28cを形成するときのパルス幅は短くてよい。第3開口部28cを形成するときのアパーチャの開口径が、第1開口28aおよび第2開口28bを形成するときのアパーチャの開口径より小さい場合、第3開口部28cを形成するときのパルス幅は、第1開口28aおよび第2開口28bの形成条件と同じパルス幅でもよい。第1開口28aおよび第2開口28bおよび第3開口部28cのそれぞれの開口径、開口部の直径、深さは、レーザのパルス幅、アパーチャ径を調整することにより決めることが可能となる。
図9(A)(C)図中右側は、コア基板30の第1面(上面)F側に該第1面から該第2面に向けてCO2レーザ照射されて形成された第1開口28Aの位置と、コア基板30の第2面(下面)S側に該第2面から該第1面に向けてレーザ照射されて形成された第2開口28Bの位置を、コア基板をはさんで投影したものである。第1開口28Aと第2開口28Bの開口の位置が一致した場合、第1開口部28aと第2開口部28bとが直接繋がる貫通孔28の最小直径はX4である(図9(A))。一方、第1開口28Aと第2開口28Bの開口位置がずれた場合、第1開口部28aと第2開口部28bとが直接繋がる貫通孔28の最小直径はX6である(図9(C)。)第1開口28Aと第2開口28Bの開口位置がずれた場合、図9(A)(C)の比較からも明らかなように、X4よりもX6の方が小さくなるため、めっきによる貫通孔充填が難しくなると考えられる。しかし、第1実施例では、第1開口28Aの円と第2開口28Bの開口がずれたとしても、図9(D)に示すように、スルーホール用貫通孔28の最小直径部分が第3開口部28cの直径X3となり、最小直径X6より直径が大きいため、貫通孔のめっき充填が確実に行われると思われる。
図11に貫通孔28の第1開口部28aの深さ(厚さ)Xa、第3開口部28cの深さ(厚さ)Xc、第2開口部28bの深さ(厚さ)Xbが示されている。第1開口部28aの深さ(厚さ)Xaと第2開口部28bの深さ(厚さ)Xbは異なっても良い。また、第3開口部28cの深さ(厚さ)Xcは、第1開口部28aの深さ(厚さ)Xa、あるいは第2開口部28bの深さ(厚さ)Xcと異なっても良い。
また、図9(C)に示すように、第1開口28Aの重心を通りコア基板30の第1面Fに垂直な直線と、第2開口28Bの重心を通りコア基板30の第1面Sに垂直な直線とは、オフセットしてもよい。図9(C)(D)に示すように、CO2レーザ照射により第3開口部28cが形成されるため、十分な開口が得られる。直径が厚み方向にほぼ同じの第3開口部28cと、テーパする第1開口部28aとの境界P1と第2開口部28bとの境界P2のそれぞれを通る面は、コア基板30の第1面と第2面のそれぞれと平行でない。そのためスルーホール導体と絶縁層との境界に生じる応力が分散し、クラックが発生し難くなり、信頼性が向上すると考えられる。
(5)過マンガン酸により貫通孔28のデスミア処理が行われた後、無電解めっき処理により無電解めっき膜31が形成される(図2(A))。
(6)コア基板30の表面の無電解めっき膜31に所定パターンのめっきレジスト40が形成される(図2(B))。
(7)電解めっき処理により、めっきレジスト40の非形成部に電解めっき膜32が形成され、貫通孔28がめっき充填されたスルーホール導体36が形成される(図2(C))。第1実施例では、スルーホール導体用の貫通孔28の直径が第1開口28A、第2開口28B(端部)で大きく、コア基板の中央部で小さくなっているため、該貫通孔28をめっき充填する場合、空洞等が残り難いめっきで充填が可能となり、スルーホール導体の信頼性が向上すると考えられる。
(8)めっきレジスト40を剥離し、めっきレジスト下の無電解めっき膜31,銅箔22をエッチングにより除去し、導体回路34及びスルーホール導体36が形成され、コア基板30が完成される(図3(A))。
(9)上記工程を経たコア基板30の両面上に、コア基板より少し大きめで厚さ50μmの層間絶縁層用樹脂フィルムが昇温しながら真空圧着ラミネートされ、層間絶縁層50が設けられる(図3(B)参照)。
(10)次に、CO2ガスレーザにて層間絶縁層50に直径80μmのバイアホール用開口部51が設けられる(図3(C)参照)。クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間絶縁層50に粗化面が設けられる(図示せず)。
(11)予め層間絶縁層50の表層にパラジウムなどの触媒が付与されて、無電解めっき液に5〜60分間浸漬させることにより、0.1〜5μmの範囲で無電解めっき膜52が設けられる(図3(D))。
(12)上記処理を終えた基板30に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムを載置して露光した後、炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジスト54が設けられる(図4(A))。
(13)次に、電解めっき処理により、厚さ15μmの電解めっき膜56が形成される(図4(B)参照)。
(14)めっきレジスト54が5%NaOHで剥離除去された後、そのめっきレジスト下の無電解めっき膜52が硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去され、無電解めっき膜52と電解めっき膜56からなる厚さ15μmの導体回路58及びビア導体60が形成される(図4(C))。第二銅錯体と有機酸とを含有するエッチング液によって、導体回路58及びビア導体60表面に粗化面が形成される(図示せず)。
(15)上記(9)〜(14)と同様にして導体回路158及びビア導体160を備える層間絶縁層150が形成される(図5(A))。
(16)市販のソルダーレジスト組成物が塗布され、露光・現像することで、開口部71を備えるソルダーレジスト層70が形成される(図5(B))。
(17)基板を無電解ニッケルめっき液に浸漬して、開口部71に厚さ5μmのニッケルめっき層72が形成される。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74が形成される(図5(C))。ニッケル−金層以外にも、ニッケル−パラジウム−金層を形成してもよい。
(18)この後、開口部71に半田ボールが搭載され、リフローを行うことで、第1面(上面)側に半田バンプ76Uが、第2面(裏面)側に半田バンプ76Dが形成され、多層プリント配線板10が完成する(図6)。
半田バンプ76Uを介してICチップ90のパッド92へ接続され、ICチップ90が多層プリント配線板10へ実装される(図7)。
第1実施例では、テーパ状の第1開口部28a、テーパ状の第2開口部28bとによりスルーホール用の貫通孔28が形成された後、更に、第1開口部28aと第2開口部28bとが連通する部分にCO2レーザが照射され直径が広げられるため、第1開口28Aと第2開口28Bの開口位置がコア基板をはさんでずれても、信頼性の高い貫通孔28の形成が可能である。また、めっき液の液回りがスムーズで、該貫通孔28をめっきで充填することが容易になり、空洞等が残り難くなるため、スルーホール導体の信頼性が向上すると考えられる。
[第2実施例]
本願発明の第2実施例に係る多層プリント配線板について、図12を参照して説明する。上述した第1実施例では、コア基板の第2面(裏面)S側からレーザが照射され、第1開口に連通する第2開口28bが形成された後、第2面(下面)S側からからレーザが照射され、該第1開口28aと第2開口28bとを連通する連通部分28cが形成された。
これに対して、第2実施例では、コア基板の第2面(裏面)S側から第1開口部と同一条件でレーザが照射され、第1開口に連通する第2開口28bが形成される(図12(C))。その後、第1面(上面)F側からからレーザが照射され、該第1開口28aと第2開口28bとを連通する連通部分28cが形成される(図12(D))。第3開口部28cはほぼ一定径、又は、僅かにテーパするように形成される。
10 多層プリント配線板
28 貫通孔
28a 第1開口部
28b 第2開口部
28c 第3開口部
30 コア基板
34 導体回路
36 スルーホール導体
50 層間絶縁層
58 導体回路
60 バイアホール
76U 半田バンプ
90 ICチップ

Claims (11)

  1. 第1面と該第1面とは反対側の第2面を有するコア基板を準備することと、
    該コア基板の第1面側に該第1面から前記第2面に向けて細くなる第1開口部を形成することと、
    該コア基板の第2面側に該第2面から第1面に向けて細くなっていて、該第1開口部に繋がっている第2開口部を形成することと、
    該第1開口部と該第2開口部との連結部を広げることによりコア基板に貫通孔を形成することと、
    該コア基板の第1面に第1導体を形成することと、
    該コア基板の第2面に第2導体を形成することと、
    該貫通孔内に導電性物質を充填することで該第1導体と該第2導体とを接続するスルーホール導体を形成することと、を含むプリント配線板の製造方法。
  2. 請求項1の多層プリント配線板の製造方法において、該連結部を広げることは該連結部に該コア基板の第1面側からレーザを照射することを含む。
  3. 請求項1の多層プリント配線板の製造方法において、該連結部を広げることは該連結部に前記コア基板の第2面側からレーザを照射することを含む。
  4. 請求項1の多層プリント配線板の製造方法において、該連結部を広げることは該連結部にレーザを照射することを含む。
  5. 請求項1の多層プリント配線板の製造方法において、該第1開口部と第2開口部はレーザで形成され、該第1開口部および前記第2開口部を形成するためのアパーチャの開口径は同じである。
  6. 請求項1の多層プリント配線板の製造方法において、該第1開口部と第2開口部はレーザで形成され、該連結部を広げることは該連結部にレーザを照射することを含み、該第3開口部を形成するためのアパーチャの開口径は、該第1開口部あるいは該第2開口部を形成するためのアパーチャの開口径よりも小さい。
  7. 請求項1の多層プリント配線板の製造方法において、該第1開口部と第2開口部はレーザで形成され、該連結部を広げるために用いられるレーザのパルス幅は、該第1開口部および該第2開口部を形成するためのレーザのパルス幅より小さい。
  8. 請求項1の多層プリント配線板の製造方法において、該コア基板は、樹脂基板と該樹脂基板に積層されている銅箔で形成されていて、該樹脂基板の厚みの範囲は0.05mm〜0.2mmである。
  9. 請求項1の多層プリント配線板の製造方法において、該貫通孔は該第1開口部と、該第2開口部と、該第1開口と該第2開口とを繋ぎ連結部を大きくするための第3開口部で構成され、該第1開口部と該第2開口部の深さは、同じでない。
  10. 請求項9の多層プリント配線板の製造方法において、該第3開口部の深さは、該第1開口および該第2開口の深さと異なる。
  11. 請求項1の多層プリント配線板の製造方法において、該第1開口部の重心を通り前記コア基板の第1面あるいは第2面に垂直な直線は、該第2開口部の重心を通り該コア基板の第1面あるいは第2面に垂直な直線とはオフセットしている。
JP2012030323A 2011-03-30 2012-02-15 多層プリント配線板の製造方法 Pending JP2012212858A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161469249P 2011-03-30 2011-03-30
US61/469,249 2011-03-30

Publications (1)

Publication Number Publication Date
JP2012212858A true JP2012212858A (ja) 2012-11-01

Family

ID=46925345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012030323A Pending JP2012212858A (ja) 2011-03-30 2012-02-15 多層プリント配線板の製造方法

Country Status (4)

Country Link
US (1) US8931168B2 (ja)
JP (1) JP2012212858A (ja)
KR (1) KR20120112069A (ja)
CN (1) CN102740614A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074261A (ja) * 2011-09-29 2013-04-22 Hitachi Chemical Co Ltd 配線板及びその製造方法
JP2014120756A (ja) * 2012-12-18 2014-06-30 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
TWI461122B (zh) * 2013-01-07 2014-11-11 Ecocera Optronics Co Ltd 電路板及其製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103857180A (zh) * 2012-12-05 2014-06-11 欣兴电子股份有限公司 基板结构及其制作方法
CN103929875B (zh) * 2013-01-10 2017-04-12 欣兴电子股份有限公司 电路基板及其制造方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
CN103687337B (zh) * 2013-12-11 2017-02-15 广州兴森快捷电路科技有限公司 封装基板通孔的激光加工方法
US10141252B2 (en) * 2017-02-16 2018-11-27 Advanced Semiconductor Engineering, Inc. Semiconductor packages
JP2018163901A (ja) * 2017-03-24 2018-10-18 イビデン株式会社 プリント配線板
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN112584611A (zh) 2019-09-27 2021-03-30 奥特斯奥地利科技与系统技术有限公司 具有延伸穿过多个介电层的通孔的部件承载件
CN113574974A (zh) * 2020-01-31 2021-10-29 迅达科技公司 具有工程化的热路径的印刷电路板组件以及制造方法
CN111417262A (zh) * 2020-04-15 2020-07-14 江苏普诺威电子股份有限公司 深微导通孔的制作方法
CN114206024B (zh) * 2021-11-04 2024-02-02 江苏普诺威电子股份有限公司 Mems封装载板的制作方法
CN114375097B (zh) * 2021-12-24 2023-08-22 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391291A (ja) * 1989-09-04 1991-04-16 Toshiba Corp 配線基板
JPH05136541A (ja) * 1991-11-11 1993-06-01 Nippon Avionics Co Ltd プリント配線板
JP2002076615A (ja) * 2000-08-31 2002-03-15 Asahi Chem Res Lab Ltd プリント配線基板及びそのスルーホールへの半田付け方法
JP2007227512A (ja) * 2006-02-22 2007-09-06 Ibiden Co Ltd プリント配線板およびその製造方法
JP2010258048A (ja) * 2009-04-22 2010-11-11 Nec Access Technica Ltd プリント配線板及びそのスルーホール形成方法
JP2010287878A (ja) * 2009-06-09 2010-12-24 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP2010287879A (ja) * 2009-06-09 2010-12-24 Ibiden Co Ltd 両面回路基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354543A (en) * 1965-06-09 1967-11-28 Bunker Ramo Method of forming holes through circuit boards
KR970078780A (ko) 1996-05-16 1997-12-12 김연혁 도전성 페이스트를 사용한 pcb의 제조방법
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
TWI235019B (en) 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391291A (ja) * 1989-09-04 1991-04-16 Toshiba Corp 配線基板
JPH05136541A (ja) * 1991-11-11 1993-06-01 Nippon Avionics Co Ltd プリント配線板
JP2002076615A (ja) * 2000-08-31 2002-03-15 Asahi Chem Res Lab Ltd プリント配線基板及びそのスルーホールへの半田付け方法
JP2007227512A (ja) * 2006-02-22 2007-09-06 Ibiden Co Ltd プリント配線板およびその製造方法
JP2010258048A (ja) * 2009-04-22 2010-11-11 Nec Access Technica Ltd プリント配線板及びそのスルーホール形成方法
JP2010287878A (ja) * 2009-06-09 2010-12-24 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP2010287879A (ja) * 2009-06-09 2010-12-24 Ibiden Co Ltd 両面回路基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074261A (ja) * 2011-09-29 2013-04-22 Hitachi Chemical Co Ltd 配線板及びその製造方法
JP2014120756A (ja) * 2012-12-18 2014-06-30 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
TWI461122B (zh) * 2013-01-07 2014-11-11 Ecocera Optronics Co Ltd 電路板及其製造方法

Also Published As

Publication number Publication date
CN102740614A (zh) 2012-10-17
US8931168B2 (en) 2015-01-13
KR20120112069A (ko) 2012-10-11
US20120246925A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP2012212858A (ja) 多層プリント配線板の製造方法
KR101516851B1 (ko) 프린트 배선판 및 그 제조 방법
JP5754333B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
US9420708B2 (en) Method for manufacturing multilayer printed wiring board
TWI413473B (zh) 兩面電路基板及其製造方法
US8772646B2 (en) Printed wiring board and method for manufacturing printed wiring board
WO2010076875A1 (ja) プリント配線板及びその製造方法
JP2012069926A (ja) プリント配線板及びプリント配線板の製造方法
US20100221414A1 (en) Method for manufacturing printed wiring board
JPWO2008053833A1 (ja) 多層プリント配線板
US20100218983A1 (en) Method for manufacturing printed wiring board and printed wiring board
JP2014154621A (ja) プリント配線板、プリント配線板の製造方法
KR20170118780A (ko) 인쇄 배선판 및 그 제조 방법
US8410374B2 (en) Printed wiring board
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
JP2003332739A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP3942535B2 (ja) 多層配線基板の製造方法
KR101378756B1 (ko) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2003008208A (ja) 高密度多層ビルドアップ配線板の製造方法
JP2005012035A (ja) ビアインパッド構造の半導体搭載用プリント配線板
JP2013211400A (ja) プリント配線板の製造方法及びプリント配線板
JP2004146667A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806