JPH0391291A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH0391291A
JPH0391291A JP22740189A JP22740189A JPH0391291A JP H0391291 A JPH0391291 A JP H0391291A JP 22740189 A JP22740189 A JP 22740189A JP 22740189 A JP22740189 A JP 22740189A JP H0391291 A JPH0391291 A JP H0391291A
Authority
JP
Japan
Prior art keywords
hole
diameter
conductive paste
filled
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22740189A
Other languages
English (en)
Inventor
Norimi Kikuchi
菊池 紀實
Hiroyuki Kawamura
裕之 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronics Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Material Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Material Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP22740189A priority Critical patent/JPH0391291A/ja
Publication of JPH0391291A publication Critical patent/JPH0391291A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はセラミックス焼結体からなる基体にスルーホー
ルを形成した配線基板に関する。
(従来の技術) 電子機器に用いられる配線基板として、セラミックス焼
結体からなる基体の側面に薄膜法により導電性材料から
なる配線を形成し、さらに基体に両側側面の間を貫通す
るスルーホールを形成し、基体の両側側面に夫々形成し
た配線をスルーホールに充填した導電ペーストを介して
電気的に導通する構成のものがある。
そして、最近この構成の配線基板では、基体を形成する
セラミックス焼結体として高い熱伝導率を有する窒化ア
ルミニウム(AρN)が採用されつつある。
(発明が解決しようとする課題) しかして、この構成をなす配線基板においては、基体に
形成したスルーホールに導電ペーストを巣(空孔部)が
生じないように密に充填して、基体の両側側面に形成し
た各配線をスルーホール内の導電ペーストを介して所定
の抵抗値の下で導通することが信号を良好な授受する上
で必要である。
しかし、従来の配線基板においては、基体のスルーホー
ルに充填した導電ペーストに[巣」が生じることがあり
、この結果スルーホールに充填した導電ペーストの抵抗
値が予じめ設定した抵抗値とは相違することになる。こ
のため、基体の両側側面を所定の抵抗値の下で導通する
ことが困難となり、信号の安定した授受に支障をきたす
ことがある。
本発明は前記事情に基づいてなされたもので、基体のス
ルーホールに充填した導電ペーストにおける「巣」の発
生を防止して基体に形成した配線を良好に導通できる配
線基板を提供することを目的とする。
[発明の構成コ (課題を解決するための手段と作用) 本発明の発明者は基体のスルーホールに充填した導電ペ
ーストに「巣」が生じる点について研究を重ねてきた。
発明者は先ず導電ペーストをスルーホールに充填する方
法を種々代えて実施したがいずれも巣が発生した。そこ
で、発明者はスルーホールの形状に着目し、スルーホー
ルの形状を種々変更して導電ペーストの充填を行なった
。この結果、従来から採用されている直線形のスルーホ
ールの場合には、充填した導電ペーストに必ず「巣」が
発生することが判った。そして、スルーホールの両端開
口から該両端開口で挾まれた中間部に向けて直径が小さ
くなっていく傾斜面をもった形状のスルーホールの場合
は、開口から内部へ導電ペーストを円滑に送り込んで「
巣」の発生がないように密に充填できることを見出した
すなわち、本発明の配線基板は、セラミックス焼結体か
らなる基体にその両側側面の間を貫通するスルーホール
を形成した基体において、スルーホールは、両端開口の
直径が必要とする大きさを有し、且つ内周面が両端開口
から該両端開口に挾まれた中間部に向けて直径が小さく
なる傾斜面をなしていることを特徴とするものである。
本発明の配線基板について第1図を参照して説明する。
基体1はセラミックス焼結体からなるものである。セラ
ミックス焼結体としてはAρN5AI! 203などが
挙げられるが、特にAINは電気絶縁性とともに高い熱
電導率を有しているので配線基板材料として好適である
。基体1は主として薄いセラミックスシートを積層し接
合して焼結することにより作製される。
基体1には複数のスルーホール2が形成される。
このスルーホール2は、両端開口2a、2aの直径りが
必要とする大きさを有し、内周面が両端開口2a、2a
から該開口2a、2aに挾まれた中間部2bに向けて直
径が小さくなる傾斜面をなすものである。このようにス
ルーホール2の両端の開口2a、  2aの面積が広く
中間部2bに向うに従って面積が小さくなるようにテー
バ形状をなしているのは、導電ペースト4がスルーホー
ル2の開口2a、2aから中間部2bに向けて容易且つ
円滑に流入し、スルーホール2の内部全体にくまなく拡
がるようにするためである。スルーホール2の中間部2
bの直径dと開口2a、2aの直径Dとの対比は1:1
..1〜1.4である。これも上記と同じ理由によるも
のである。スルーホール2の開口2a、2aの直径を必
要とする大きさとしたのは、基体1に形成した配線3,
3における抵抗値を一定にするためである。
スルーホール2は基体1がグリーンシートの段階にある
時に打抜き加工により形成する。すなわち、グリーンシ
ートをピンで打抜いて貫通孔を形成する。この時、貫通
孔の両端開口に「だれ」が生じる。この結果、両端開口
2a、2aから中間部2bにかけて小径となる傾斜面を
もったスルーホール2を形成する。グリーンシートを焼
結する時の収縮量を考慮して、最終的にスルーホール2
の開口2a、  2aの直径が最終的に必要とする大き
さになるように打抜きピンの直径を設定する。
スルーホール2の開口2a、2aの直径寸法の公差も考
慮する。また、グリーンシートをピンで打抜く時のピン
の速度を制御することにより、スルーホール2における
開口2a、2aと中間部2bとの間の傾斜面の傾斜角度
を制御できる。すなわち、ピンの打抜き速度を速くする
と、傾斜角度が緩やかになる。
基体1の両側側面には夫々所定のパターンをもった配線
3.3が形成しである。配線3,3は真空蒸着などの薄
膜法またはスクリーン印刷などの厚膜法により形成され
ている。
基体1に形成した各スルーホール2には夫々導電ペース
ト4が充填されている。スルーホール2は開口2a、2
aの直径りが大きく、中間部2bの直径dが小さく、内
周面が両端開口2a、2aから中間部2bに向けて小径
となる傾斜面をなしている。すなわち、スルーホール2
は一対の漏斗を組合せたものと似た形状をなしている。
このため、導電ペースト4はスルーホール2の開口2a
2aから中間部2bに向けて容易且つ円滑に流動して進
入し、スルーホール2の内部全体に隙間なく拡がって充
填されている。各スルーホール2に充填された導電ペー
スト4は基体1の両側側面に形成した配線3,3におけ
る各スルーホール2の開口2a、2aを囲む部分に接触
して配線3,3を相互に電気的に導通している。
しかして、このように構成した配線基板は、基体1のス
ルーホール2に導電ペースト4が高い密度で充填されて
導電ペースト4内部における「巣」の発生がない。この
ため、スルーホール2に充填した導電ペースト4は予じ
め設定した所定の抵抗値を有している。従って、基体1
の両側側面に形成した配線3.3をスルーホール2に充
填した導電ペースト4を介して所定の抵抗値の下で導通
でき、配線3.3の間で信号の良好な授受を行なえる。
また、基体1がグリーンシートの段階にある時にピンを
用いて基体1を打抜き加工すると、両端開口に「だれ」
を持った貫通孔を形成できることを利用することにより
、スルーホール2に傾斜面を形成する特別な加工をする
必要がなくスルーホール2を容易に形成できる。特に焼
結後の基体1の表面粗度Rnが0.5以上で、基体1の
表面に配線3.3を形成するための研削加工を行なう必
要がない場合に好適である。
[実施例] 実施例=1 AfIN原料粉末を公知のドクターブレード法によって
厚さ0.4mmのシートを成形した。このシートを積層
して温度100℃、圧力100 kg/cd。
時間10分間の条件の熱圧着法により接合して厚さtl
、4+nmのグリーンシートを得た。
このグリーンシートに直径0.13m+iのピンを使用
し4ショット/秒の速度で打抜き加工を行ない、第2図
に示すように開ロ径り’1.6m+ms中央部径d1.
30m+*s中間部長さI O,5mmのスルーホール
を形成した。
次いで、クリーンシートを脂肪焼結して、第3図に示す
ように厚さtl、ommの焼結体からなる基体を得た。
この基体のスルーホールは開口径D1.2011%中間
部径d l + 00mm s中間部長さ(10,35
mmであり、開口直径りが中間部直径dの1.2倍であ
る。
このようにして開口直径りが必要とする1 、 20 
mmの大きさを有し、中間部に向けて小径となる傾斜面
をもったスルーホールを有する基体を作製した。
この基体の両側側面に配線を形成し、スルーホールに導
電ペーストを充填した。導電ペーストはスルーホールに
巣を生じることなく密に充填できた。
また、この実施例では、グリーンシートの段階の基体に
対して打抜き加工を行ないスルーホールを形成する時に
、打抜き速度を変化させてスルーホールにおける開口と
中間部との間の傾斜の度合を調べた。この結果を第4図
の線図に示す。この線図は縦軸にスルーホールの開口直
径D/中間部直径dをとり、横軸に打抜き速度:孔数7
秒をとっている。この線図によれば打抜き速度、すなわ
ち1秒間当りの孔打抜き数を多くすると、スルーホール
における開口と中間部との間の傾斜が急になることが判
る。
実施例:2 AjlN原料粉末を公知のドクターブレード法により厚
さ0.83+am±0 、05 mmのシートを成形し
、このシートを3枚積層して温度100℃、圧力0 100kg/d、時間10分間の条件で熱圧着して厚さ
1.95±Ommのグリーンシートを作製した。
このグリーンシートに直径0.18mmのビンを使用し
て打抜き加工を行ない、第5図に示すように開口径D 
0.20〜0.18mm 、中間部直径d O,16〜
O,17m+aのスルーホールを形成した。
次いで、グリーンシートを焼成して厚さ約1,5m11
の焼結体からなる基体を作製した。この基体のスルーホ
ールは第6図に示すように開口直径DO,156〜0.
141 mn+、中間部d直径0.125〜0.135
關であった。
次いで、基体の両側面を0宵關ずっ研削して基体の厚さ
tを1.Ommにした。この結果、第7図に示すように
スルーホールの開口が取り除かれ中間部のみが残った。
この場合、中間部直径dは変化せず0.125〜0.1
15關であった。
このように作製した基体に配線を形成し、スルーホール
に導電スペーサを充填した。導電ペーストはスルーホー
ルに巣が生じないように充填され、基体の両側側面に形
成した配線を導通した。
1 この実施例は焼結体からなる基体の側面を研削加工する
ものである。
しかして、本発明の配線基板を製造するに際して次に説
明する方法を採用すると一層高い生産性をもって製造す
ることができる。
グリーンシートに対してブランク打抜き、スルーホール
形成および外形切断を行なう場合に、従来は夫々各工程
で金型プレス、打抜き装置およびナイフカッタという専
門の装置を用いて加工を行うので設備が大であるととも
に工数が大であり、また各土程毎に専用の治具を用いて
加工を行なっているので、治具相互間の寸法のずれによ
りグリーンシートの外形とスルーホールの位置関係にず
れを生じることがある。
そこで、ピン付き金型を用意し、この金型のビンでグリ
ーンシートを一定位置に保持して、ブランク打抜き、ス
ルーホール形成および外形切断を一工程で行なうことに
より、従来の問題を解決して簡!、ltな設備と少ない
工数で精度良く加工を行なうことができる。例えば厚さ
2mm、150mmX 2 150III11ノグリーンシートに対して直径0.1
01111(7)スルーホールを間隔1.0mmで形成
し、外径寸法50.0mmで切断する加工を、本方法と
従来方法で夫々行なった。その結果、スルーホールの精
度が本方法では直径0.lO+ 0.02mm、間隔1
.0 + 0.05m+s テあった勢芒来法では直径
0.lO±0.04m+*、間隔1.0±0.10mm
であった。外径寸法は本方法では50.0±0.1mm
であったが従来方法は50.0±0.5mmであった。
工数は本方法では1枚のグリーンシートの加工を1分で
行なったが、従来方法では6分も要した。  また、グ
リーンシートに対して打抜き装置を用いて打抜き加工を
行ないスルーホールを形成するに際して、ダイアクリア
ランスを片側0.O1+am以下とすると、グリーンシ
ート打抜き時にグリーンシートに発生する亀裂伝播の0
間を短くし、亀裂伝播による塵埃の発生を防止できる。
例えば打抜きピンの直径が0.25+e+sの時にダイ
アクリアランス(直径)を0 、255 m+sとする
[発明の効果] 以上説明したように本発明の配線基板によれ3 ば、セラミックス焼結体からなる基体に、開口から中間
部へ向けて小径となる傾斜部をもったスルーホールを形
成することにより、導電ペーストをスルーホールに「巣
」が発生しないように密に充填し基体の両側側面に形成
した配線を、スルーホールに充填した導電ペーストを介
して予じめ設定した所定の抵抗値条件の下で導通するこ
とができる。
そして、スルーホールにおける開口直径と中間部直径と
を一定の比率の関係にすると、導電ペーストを最も円滑
にスルーホールに充填できる。
【図面の簡単な説明】
第1図は本発明の配線基板を示す断面図、第2図および
第3図は配線基板の基体に形成したスルーホールの寸法
を示す説明図、第4図は基体にスルーホールを形成する
速度とスルーホールの形状との関係を示す線図、第5図
ないし第7図は配線基板の基体に形成したスルーホール
の寸法を示す説明図である。 1・・・基体、2・・・スルーホール、3・・・配線、
4・・・4 導電ペースト。 1 2 ム 打抜き遠度 (人馬争) 0、20〜0.18 m m o、156〜0.141mm 0.16〜0.17mm 第 図 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)セラミックス焼結体からなる基体にその両側側面
    の間を貫通するスルーホールを形成した基板において、
    前記スルーホールは、両端開口の直径が必要とする大き
    さを有し、且つ内周面が両端開口から該両端開口に挾ま
    れた中間部に向けて直径が小さくなる傾斜面をなしてい
    るものであることを特徴とする配線基板。
  2. (2)スルーホールの中間部の直径は開口の直径に対し
    て1:1.1〜1.4の比である請求項1記載の配線基
    板。
  3. (3)セラミックス焼結体は窒化アルミニウムである請
    求項1記載の配線基板。
JP22740189A 1989-09-04 1989-09-04 配線基板 Pending JPH0391291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22740189A JPH0391291A (ja) 1989-09-04 1989-09-04 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22740189A JPH0391291A (ja) 1989-09-04 1989-09-04 配線基板

Publications (1)

Publication Number Publication Date
JPH0391291A true JPH0391291A (ja) 1991-04-16

Family

ID=16860253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22740189A Pending JPH0391291A (ja) 1989-09-04 1989-09-04 配線基板

Country Status (1)

Country Link
JP (1) JPH0391291A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154187A (ja) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp スルーホール配線板の構造及びその製造方法
JPH0582064U (ja) * 1992-04-14 1993-11-05 株式会社三協精機製作所 磁電変換素子
JP2005178215A (ja) * 2003-12-19 2005-07-07 Kyocera Corp セラミックスグリーンシートの打ち抜き装置
JP2012029166A (ja) * 2010-07-26 2012-02-09 Seiko Instruments Inc パッケージ、パッケージの製造方法、圧電振動子、発振器
JP2012212858A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2016115795A (ja) * 2014-12-15 2016-06-23 京セラ株式会社 セラミック配線基板および電子部品実装パッケージ
US10297521B2 (en) 2015-04-27 2019-05-21 Kyocera Corporation Circuit substrate, and electronic device including same
CN112867228A (zh) * 2019-11-26 2021-05-28 Ngk电子器件株式会社 陶瓷布线基板以及陶瓷布线基板的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154187A (ja) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp スルーホール配線板の構造及びその製造方法
JPH0582064U (ja) * 1992-04-14 1993-11-05 株式会社三協精機製作所 磁電変換素子
JP2005178215A (ja) * 2003-12-19 2005-07-07 Kyocera Corp セラミックスグリーンシートの打ち抜き装置
JP2012029166A (ja) * 2010-07-26 2012-02-09 Seiko Instruments Inc パッケージ、パッケージの製造方法、圧電振動子、発振器
JP2012212858A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd 多層プリント配線板の製造方法
US8931168B2 (en) 2011-03-30 2015-01-13 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2016115795A (ja) * 2014-12-15 2016-06-23 京セラ株式会社 セラミック配線基板および電子部品実装パッケージ
US10297521B2 (en) 2015-04-27 2019-05-21 Kyocera Corporation Circuit substrate, and electronic device including same
CN112867228A (zh) * 2019-11-26 2021-05-28 Ngk电子器件株式会社 陶瓷布线基板以及陶瓷布线基板的制造方法

Similar Documents

Publication Publication Date Title
US6924429B2 (en) Electronic device and production method therefor
JP4703342B2 (ja) 配線基板の製造方法
JPH0391291A (ja) 配線基板
JP5448400B2 (ja) セラミック部品の製造方法
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
US4520561A (en) Method of fabricating an electronic circuit including an aperture through the substrate thereof
US6235612B1 (en) Edge bond pads on integrated circuits
JPH08307053A (ja) 金属コアプリント配線板の製造方法
WO1997003829A1 (en) Method for producing input/output connections in a ceramic device
JP5314370B2 (ja) セラミック部品の製造方法
JP2017092289A (ja) 多数個取り用パッケージおよびセラミックパッケージおよびこれらの製造方法
JPH1126913A (ja) 配線基板の製造方法
JPH08236877A (ja) 積層電子部品およびその製造方法
JPH02267989A (ja) セラミック回路基板およびその製造方法
JPH0256998A (ja) セラミック多層回路基板の製造方法
JP2004088027A (ja) 集合電子部品、セラミック電子部品およびセラミック電子部品の製造方法
JP3301927B2 (ja) 分割溝を有するセラミック基板の製造方法
JP2666778B2 (ja) 電子装置用基板編集体およびその分割方法
JP7281278B2 (ja) 配線基板およびその製造方法
JP4196730B2 (ja) セラミック多層基板の製造方法
JP3526527B2 (ja) セラミック基板
JPH09107159A (ja) 回路基板とその製造方法
JPS63194A (ja) セラミツク基板の製造方法
JP2834968B2 (ja) 基板を備えた電子部品の製造方法
JPH0555399A (ja) 半導体装置,半導体素子用パツケージ及びそれらの製造方法