CN102740614A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102740614A
CN102740614A CN2012100920438A CN201210092043A CN102740614A CN 102740614 A CN102740614 A CN 102740614A CN 2012100920438 A CN2012100920438 A CN 2012100920438A CN 201210092043 A CN201210092043 A CN 201210092043A CN 102740614 A CN102740614 A CN 102740614A
Authority
CN
China
Prior art keywords
peristome
core substrate
conductor
hole
linking part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100920438A
Other languages
English (en)
Inventor
日比野敏明
足立武马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102740614A publication Critical patent/CN102740614A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种不降低贯通孔导体的可靠性的印刷电路板及其制造方法。利用激光，通过楔状的第一开口部(28a)、楔状的第二开口部(28b)形成贯通孔用的贯通孔(28)，之后进一步地，向第一开口部(28a)与第二开口部(28b)相连通的部分照射CO2激光来扩大直径，因此，即使第一开口(28A)和第二开口(28B)的开口位置隔着芯基板而错开，也能够形成可靠性高的贯通孔(28)。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种印刷电路板及其制造方法，该印刷电路板具有形成在芯基板的表面和背面上的导体以及形成在芯基板的贯通孔内来连接形成在表面和背面上的导体的贯通孔导体。
背景技术
在日本特开2006-41463号中，利用激光从芯基板的第一表面侧形成第一开口部，同样利用激光在第二表面侧形成第二开口部，由此设置贯通孔。第一开口部随着朝向第二表面而逐渐变细，第二开口部随着朝向第一表面而逐渐变细。然后，通过镀处理来填充贯通孔的内部，由此形成能够连接芯基板的表面和背面的小直径的贯通孔导体。
专利文件1：日本特开2006-41463号
发明内容
发明要解决的问题
在日本特开2006-41463号中，如果从表面形成的第一开口部和从背面形成的第二开口部的位置精度低，则连结第一开口部和第二开口部的贯通孔的连结部的截面积变小。认为应力容易集中在通过镀处理填充该贯通孔而形成的贯通孔导体的最细的连结部，在热循环中可靠性降低。
本发明提供一种具有可靠性高的贯通孔导体的印刷电路板。
用于解决问题的方案
第一发明的技术特征在于，包括以下步骤：准备具有第一面和处于该第一面的相反侧的第二面的芯基板；在该芯基板的第一面侧形成从该第一面向上述第二面变细的第一开口部；在该芯基板的第二面侧形成从该第二面向上述第一面变细并与该第一开口部连通的第二开口部；通过扩大该第一开口部与该第二开口部的连结部，来在芯基板上形成贯通孔；在该芯基板的第一面形成第一导体；在该芯基板的第二面形成第二导体；以及通过向该贯通孔内填充导电性物质来形成连接该第一导体和该第二导体的贯通孔导体。
第二发明涉及一种印刷电路板，包括：芯基板，其具有第一面和处于该第一面的相反侧的第二面；贯通孔，其形成在上述芯基板上，包括第一开口部、第二开口部、通过扩大该第一开口部和该第二开口部的连结部而形成的第三开口部，其中，该第一开口部在该芯基板的第一面侧形成，从该第一面向上述第二面变细，该第二开口部在该芯基板的第二面侧形成，从该第二面向上述第一面变细并与该第一开口部连通；第一导体，其形成在该芯基板的第一面；第二导体，其形成在该芯基板的第二面；以及贯通孔导体，其通过向该贯通孔内填充导电性物质而形成，用于连接该第一导体和该第二导体。
在本发明中，即使激光加工精度差而贯通孔用的第一、第二开口部的连结部小，通过形成第三开口部，也能够形成热应力难以集中的贯通孔导体。
附图说明
图1是表示本发明的实施例1的多层印刷电路板的制造方法的工序图。
图2是表示实施例1的多层印刷电路板的制造方法的工序图。
图3是表示实施例1的多层印刷电路板的制造方法的工序图。
图4是表示实施例1的多层印刷电路板的制造方法的工序图。
图5是表示实施例1的多层印刷电路板的制造方法的工序图。
图6是搭载IC芯片之前的多层印刷电路板的截面图。
图7是表示在图6所示的多层印刷电路板上安装了IC芯片后的状态的截面图。
图8的(A)是设置了贯通孔后的芯基板的截面图，图8的(B)是设置了贯通孔导体后的芯基板的截面图。
图9是实施例1的贯通孔的说明图。
图10是实施例1的贯通孔的说明图。
图11是表示贯通孔的深度的说明图。
图12是表示实施例2的多层印刷电路板的制造方法的工序图。
附图标记说明
10：多层印刷电路板；28：贯通孔；28a：第一开口部；28b：第二开口部；28c：第三开口部；30：芯基板；34：导体电路；36：贯通孔导体；50：层间绝缘层；58：导体电路；60：通路孔；76U：焊锡凸块；90：IC芯片。
具体实施方式
[实施例1]
参照图6和图7的截面图来说明本发明的实施例1所涉及的多层印刷电路板。
图6示出搭载IC芯片之前的多层印刷电路板10。图7示出在图6所示的多层印刷电路板10上安装了IC芯片90后的状态。IC芯片90是在IC芯片90的焊盘92处经由焊锡凸块76U安装在多层印刷电路板10上的。多层印刷电路板10是通过在芯基板30的两面积层层间绝缘层50、150、导体电路58、158而成的。
在实施例1的多层印刷电路板10中，在芯基板30的表面形成有导体电路34。芯基板30的第一面(上表面)的导体电路34与第二面(背面)的导体电路34经由贯通孔导体36连接。通过对设置于芯基板的贯通孔28内填充铜镀膜来形成贯通孔导体36。贯通孔28由以下部分构成：在第一面(上表面)具有第一开口28A的第一开口部28a；在第二面(背面)具有第二开口28B的第二开口部分28b；用激光扩大第一开口部28a与第二开口部28b的连结部所得到的第三开口部28c。第一开口部28a从第一面向第二面逐渐变细，并且第二开口部28b从第二面向第一面逐渐变细，该第一开口部28a和该第二开口部28b在芯基板内部，经由在芯基板的厚度方向上直径大致相同的第三开口部28c相连接。通过镀处理填充该贯通孔28来形成贯通孔导体36。
在芯基板30的第一面F上配设有形成有通路导体60和导体电路58的层间绝缘层50、形成有通路导体160和导体电路158的层间绝缘层150。在该通路导体160和导体电路158上形成有阻焊层70，经由该阻焊层70的开口部71，在第一面的中央部，在通路导体160和导体电路158上形成有焊锡凸块76U。在第二面上形成有焊锡凸块76D。
在实施例1中，在贯通孔导体36处产生的应力分散到两个位置，即，厚度方向上直径大致相同的第三开口部28c与逐渐变细的第一开口部28a的边界P1，以及厚度方向上直径大致相同的第三开口部28c与第二开口部28b的边界P2，因此推测为难以产生裂纹。进一步，由于所产生的应力在该边界P1和P2处分散，因此，向贯通孔导体以及与第一开口28A和第二开口28B相接触的该贯通孔导体的两端部施加的应力减少，贯通孔导体36与贯通孔导体正上方的通路导体60不容易产生剥离，认为可靠性提高。
另一方面，在图10的(A)、(B)中示出通过镀处理填充第一开口部28a的楔部和第二开口部28b的楔部直接连接而成的贯通孔28后的状态。如图10的(B)所示那样，在通过镀处理填充第一开口部28a的楔部和第二开口部28b的楔部直接连接而成的贯通孔28所得到的贯通孔导体36的情况下，认为应力容易集中在贯通孔导体36的直径最小的部位28a’、28b’一个位置处。是相当于日本特开2006-41463号的技术。
接着，参照图1～图6来说明以上参照图6、图7说明的多层印刷电路板10的制造方法。
(1)以覆铜层叠板20A为初始材料，该覆铜层叠板20A是在厚度为0.15mm的由玻璃环氧树脂或BT(双马来酰亚胺-三嗪)树脂构成的芯基板30的两面层压15μm的铜箔22而得到的。树脂基板的厚度优选为0.05mm～0.30mm的范围。如果比0.05mm薄，则基板强度过低。在厚度超过0.30mm的情况下，难以通过激光形成楔状的贯通孔导体用贯通孔。首先，对铜箔22的表面实施将以含有NaOH(10g/l)、NaClO2(40g/l)、Na3PO4(6g/l)的水溶液为黑化浴(氧化浴)的黑化处理(图1的(A))。
(2)在芯基板30的第一面F(上表面)侧，从该第一面向该第二面照射CO2激光，在芯基板30的第一面F(上表面)侧形成用于形成贯通孔用贯通孔的第一开口部28a(图1的(B))。这时的照射次数是一次。在此，第一开口部28a在第一面(上表面)具有第一开口28A，从第一开口28A向第二面(背面)S逐渐变细。
(3)在芯基板30的第二面S(背面)侧，按照与第一开口部28a的形成条件相同的条件，从该第二面向该第一面照射CO2激光，形成与第一开口部28a连结的第二开口部28b(图1的(C))。这时的照射数是一次。在此，第二开口部28b在第二面(背面)具有第二开口28B，从第二开口28B向第一面(上表面)F逐渐变细。
(4)在芯基板30的第二面S(背面)侧，从该第二面向该第一面地对第二开口部28b与第一开口部28a的连结部照射CO2激光，形成用于将该第一开口部28a与第二开口部28b的连结部扩大的第三开口部28c(图1的(D))。这时的照射次数是一次。第三开口部28c被形成为在基板的厚度方向上直径大致相同，或者稍变细。这时，贯通孔28的最小直径是第三开口部28c的直径。此外，对于形成第三开口部28c的CO2激光照射，也可以在芯基板的第一面(上表面)F侧，从该第一面向该第二面地对第一开口部28a与第二开口部28b的连结部照射CO2激光。这时的照射次数是一次。在此，认为在形成第三开口部28c时，通过使用与形成第二开口部28b时相同的CO2激光照射装置，能够提高与第二开口部28b之间的位置精度，能够提高贯通孔导体的连接可靠性。
图8的(A)放大示出形成有贯通孔28的芯基板30。图9的(A)示出形成第三开口部28c前的贯通孔的截面，图9的(B)示出形成了第三开口部28c后的贯通孔的截面。通过第三开口部28c，将贯通孔用贯通孔28的最小直径从X4扩大到X3。
作为形成第一开口部28a和第二开口部28b时的激光条件之一的孔径的开口直径，是相同的条件。另一方面，形成第三开口部28c时的孔径的开口直径优选比形成第一开口部28a和第二开口部28b时的孔径的开口直径小。第一开口部28a和第二开口部28b已经在连结部连结，因此，通过减小孔径的开口直径，能够维持第一开口部28a和第二开口部28b为楔状的贯通孔。这时，由形成第三开口部28c时的孔径的开口直径的大小来决定第三开口部的直径，进一步地决定第三开口部的深度(参照图11)。
作为形成第一开口部28a和第二开口部28b时的激光条件之一的脉冲宽度，可以都是相同的条件，也可以是不同的条件。在第一开口28A和第二开口28B的中心隔着芯基板30而不错开，并且形成第一开口部28a和第二开口部28b时的脉冲宽度相同的情况下，第一开口部28a和第二开口部28b的开口部深度相同，在图11中，Xa和Xb的值相同。另一方面，在第一开口28A和第二开口28B的中心隔着芯基板30而不错开，并且形成第一开口部28a和第二开口部28b时的脉冲宽度不同的情况下，第一开口部28a和第二开口部28b的开口部深度不同，Xa和Xb的值不同。
形成第三开口部28c时的激光条件中的脉冲宽度可以与形成第一开口部28a和第二开口部28b的条件相同，或者脉冲宽度比其短。由于第一开口部28a和第二开口部28b已经通过连结部连结，因此优选形成第三开口部28c时的脉冲宽度短。在形成第三开口部28c时的孔径的开口直径比形成第一开口部28a和第二开口部28b时的孔径的开口直径小的情况下，形成第三开口部28c时的脉冲宽度也可以是与第一开口部28a和第二开口部28b的形成条件相同的脉冲宽度。能够通过调整激光的脉冲宽度、孔径直径来决定第一开口部28a、第二开口部28b和第三开口部28c各自的开口直径、开口部的直径、深度。
图9的(A)、(C)的图中右侧是隔着芯基板对第一开口28A的位置和第二开口28B的位置进行投影得到的图，该第一开口28A是在芯基板30的第一面(上表面)F侧从该第一面向该第二面照射CO2激光而形成的，该第二开口28B是在芯基板30的第二面(下表面)S侧从该第二面向该第一面照射激光而形成的。在第一开口28A与第二开口28B的开口位置一致的情况下，第一开口部28a和第二开口部28b直接连接而成的贯通孔28的最小直径是X4(图9的(A))。另一方面，在第一开口28A与第二开口28B的开口位置错开的情况下，第一开口部28a和第二开口部28b直接连接而成的贯通孔28的最小直径是X6(图9的(C))。在第一开28A和第二开口28B的开口位置错开的情况下，如根据对图9的(A)、(C)进行比较也能够明确的那样，X6比X4小，因此认为难以通过镀处理来填充贯通孔。但是，在实施例1中，即使第一开口28A的圆与第二开口28B的开口错开，也如图9的(D)所示那样，贯通孔用贯通孔28的最小直径部分为第三开口部28c的直径X3，直径比最小直径X6大，因此，认为能够可靠地对贯通孔进行镀处理填充。
在图11中示出贯通孔28的第一开口部28a的深度(厚度)Xa、第三开口部28c的深度(厚度)Xc、第二开口部28b的深度(厚度)Xb。第一开口部28a的深度(厚度)Xa与第二开口部28b的深度(厚度)Xb也可以不同。另外，第三开口部28c的深度(厚度)Xc也可以与第一开口部28a的深度(厚度)Xa或者第二开口部28b的深度(厚度)Xb不同。
另外，如图9的(c)所示，通过第一开口28A的重心且与芯基板30的第一面F垂直的直线和通过第二开口28B的重心且与芯基板30的第一面S垂直的直线也可以相偏移。如图9的(C)、(D)所示，由于通过照射CO2激光而形成第三开口部28c，因此能够得到充分的开口。通过了在厚度方向上直径大致相同的第三开口部28c与逐渐变细的第一开口部28a的边界P1以及该第三开口部28c与第二开口部28b的边界P2这些边界的面与芯基板30的第一面和第二面分别不平行。因此，在贯通孔导体与绝缘层的边界处产生的应力分散，不容易产生裂纹，认为可靠性提高。
(5)在利用过锰酸对贯通孔28进行去沾污处理后，通过无电解镀处理来形成无电解镀膜31(图2的(A))。
(6)在芯基板30的表面的无电解镀膜31上形成具有规定图案的抗镀层40(图2的(B))。
(7)通过电解镀处理在没有形成抗镀层40的部分形成电解镀膜32，形成对贯通孔28进行镀处理填充而得到的贯通孔导体36(图2的(C))。在实施例1中，贯通孔导体用的贯通孔28的直径在第一开口28A、第二开口28B(端部)处大，在芯基板的中央部变小，因此在对该贯通孔28进行镀处理填充的情况下，能够以不容易残留空洞等的镀处理进行填充，认为贯通孔导体的可靠性提高。
(8)剥离抗镀层40，通过蚀刻除去抗镀层下的无电解镀膜31、铜箔22，形成导体电路34和贯通孔导体36，完成芯基板30(图3的(A))。
(9)在经过了上述工序的芯基板30的两面，对比芯基板稍大且厚度为50μm的层间绝缘层用树脂膜进行升温，同时进行真空层压，来设置层间绝缘层50(参照图3的(B))。
(10)接着，通过CO2气体激光在层间绝缘膜50设置直径80μm的通路孔用开口部51(参照图3的(C))。将其浸渍于铬酸、过锰酸盐等氧化剂等中，由此在层间绝缘层50上设置粗化面(未图示)。
(11)预先对层间绝缘层50的表层施以钯等催化剂，将其浸渍于无电解镀液中5分钟～60分钟，由此设置厚度在0.1μm～5μm范围内的无电解镀膜52(图3的(D))。
(12)在结束了上述处理的基板30上粘贴市场出售的感光性干膜，在载置光掩模膜并进行曝光后，通过碳酸钠进行显影处理，设置厚度15μm的抗镀层54(图4的(A))。
(13)接着，通过电解镀处理，形成厚度15μm的电解镀膜56(参照图4的(B))。
(14)在用5％的NaOH剥离除去抗镀层54后，通过使用硝酸和硫酸与过氧化氢的混合液进行蚀刻来溶解除去该抗镀层下的无电解镀膜52，形成由无电解镀膜52和电解镀膜56构成的厚度15μm的导体电路58和通路导体60(图4的(C))。通过含有铜络合物和有机酸的蚀刻液，在导体电路58和通路导体60的表面形成粗化面(未图示)。
(15)与上述(9)～(14)同样地，形成具备导体电路158和通路导体160的层间绝缘层150(图5的(A))。
(16)涂布市场销售的阻焊组成物，进行曝光和显影，由此形成具备开口部71的阻焊层70(图5的(B))。
(17)将基板浸渍于无电解镍镀液中，在开口部71形成厚度5μm的镍镀层72。进一步，将该基板浸渍于无电解金镀液中，在镍镀层72上形成厚度0.03μm的金镀层74(图5的(C))。除了镍-金层以外，也可以形成镍-钯-金层。
(18)然后，在开口部71上搭载焊锡球，进行回流焊，由此在第一面(上表面)侧形成焊锡凸块76U，在第二面(背面)侧形成焊锡凸块76D，完成多层印刷电路板10(图6)。
经由焊锡凸块76U与IC芯片90的焊盘92连接，将IC芯片90安装到多层印刷电路板10(图7)。
在实施例1中，在通过楔状的第一开口部28a、楔状的第二开口部28b形成贯通孔用贯通孔28后，进一步，对第一开口部28a和第二开口部28b连通的部分照射CO2激光来扩大直径，因此即使第一开口28A与第二开口28B的开口位置隔着芯基板而错开，也可能形成可靠性高的贯通孔28。另外，镀液液体蔓延流畅，从而容易通过镀处理对该贯通孔28进行填充，不容易残留空洞等，因此认为贯通孔导体的可靠性提高。
[实施例2]
参照图12说明本发明的实施例2所涉及的多层印刷电路板。在上述的实施例1中，从芯基板的第二面(背面)S侧照射激光，在形成与第一开口连通的第二开口部28b后，从第二面(下面)S侧照射激光，形成将该第一开口部28a与第二开口部28b连通的连通部分28c。
与此相对，在实施例2中，按照与第一开口部相同的条件从芯基板的第二面(背面)S侧照射激光，形成与第一开口连通的第二开口部28b(图12的(C))。然后，从第一面(上表面)F侧照射激光，形成将该第一开口部28a与第二开口部28b连通的连通部分28c(图12的(D))。第三开口部28c被形成为直径大致固定，或者稍变细。

Claims (12)

1.一种印刷电路板的制造方法，包括以下步骤：
准备具有第一面和处于该第一面的相反侧的第二面的芯基板；
在该芯基板的第一面侧形成从该第一面向上述第二面变细的第一开口部；
在该芯基板的第二面侧形成从该第二面向上述第一面变细并与该第一开口部连通的第二开口部；
通过扩大该第一开口部与该第二开口部的连结部，来在芯基板上形成贯通孔；
在该芯基板的第一面形成第一导体；
在该芯基板的第二面形成第二导体；以及
通过向该贯通孔内填充导电性物质来形成连接该第一导体和该第二导体的贯通孔导体。
2.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
扩大该连结部包括：从该芯基板的第一面侧向该连结部照射激光。
3.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
扩大该连结部包括：从上述芯基板的第二面侧向该连结部照射激光。
4.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
扩大该连结部包括：向该连结部照射激光。
5.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
利用激光形成该第一开口部和第二开口部，用于形成该第一开口部和上述第二开口部的激光的孔径相同。
6.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
利用激光形成该第一开口部和第二开口部，扩大该连结部包括向该连结部照射激光，用于扩大该连结部的激光的孔径比用于形成该第一开口部或该第二开口部的激光的孔径小。
7.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
利用激光形成该第一开口部和第二开口部，为扩大该连结部而使用的激光的脉冲宽度比用于形成该第一开口部和该第二开口部的激光的脉冲宽度小。
8.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
该芯基板由树脂基板和层叠在该树脂基板上的铜箔形成，该树脂基板的厚度范围是0.05mm～0.3mm。
9.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
该贯通孔由该第一开口部、该第二开口部、通过扩大该第一开口部和该第二开口部的连结部而形成的第三开口部构成，该第一开口部和该第二开口部的深度不同。
10.根据权利要求9所述的印刷电路板的制造方法，其特征在于，
该第三开口部的深度与该第一开口部和该第二开口部的深度不同。
11.根据权利要求1所述的印刷电路板的制造方法，其特征在于，
通过该第一开口部的重心且与上述芯基板的第一面或第二面垂直的直线和通过该第二开口部的重心且与该芯基板的第一面或第二面垂直的直线相偏移。
12.一种印刷电路板，包括：
芯基板，其具有第一面和处于该第一面的相反侧的第二面；
贯通孔，其形成在上述芯基板上，包括第一开口部、第二开口部、通过扩大该第一开口部和该第二开口部的连结部而形成的第三开口部，其中，该第一开口部在该芯基板的第一面侧形成，从该第一面向上述第二面变细，该第二开口部在该芯基板的第二面侧形成，从该第二面向上述第一面变细并与该第一开口部连通；
第一导体，其形成在该芯基板的第一面；
第二导体，其形成在该芯基板的第二面；以及
贯通孔导体，其通过向该贯通孔内填充导电性物质而形成，用于连接该第一导体和该第二导体。
CN2012100920438A 2011-03-30 2012-03-30 印刷电路板及其制造方法 Pending CN102740614A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161469249P 2011-03-30 2011-03-30
US61/469,249 2011-03-30

Publications (1)

Publication Number Publication Date
CN102740614A true CN102740614A (zh) 2012-10-17

Family

ID=46925345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100920438A Pending CN102740614A (zh) 2011-03-30 2012-03-30 印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US8931168B2 (zh)
JP (1) JP2012212858A (zh)
KR (1) KR20120112069A (zh)
CN (1) CN102740614A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103687337A (zh) * 2013-12-11 2014-03-26 广州兴森快捷电路科技有限公司 封装基板通孔的激光加工方法
CN103857180A (zh) * 2012-12-05 2014-06-11 欣兴电子股份有限公司 基板结构及其制作方法
CN103929875A (zh) * 2013-01-10 2014-07-16 欣兴电子股份有限公司 电路基板及其制造方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
CN108633177A (zh) * 2017-03-24 2018-10-09 揖斐电株式会社 印刷布线板
CN111417262A (zh) * 2020-04-15 2020-07-14 江苏普诺威电子股份有限公司 深微导通孔的制作方法
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN111511102A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN114206024A (zh) * 2021-11-04 2022-03-18 江苏普诺威电子股份有限公司 Mems封装载板的制作方法
CN114375097A (zh) * 2021-12-24 2022-04-19 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5915882B2 (ja) * 2011-09-29 2016-05-11 日立化成株式会社 配線板及びその製造方法
US20140166355A1 (en) * 2012-12-18 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
TWI461122B (zh) * 2013-01-07 2014-11-11 Ecocera Optronics Co Ltd 電路板及其製造方法
US10141252B2 (en) * 2017-02-16 2018-11-27 Advanced Semiconductor Engineering, Inc. Semiconductor packages
CN112584611A (zh) 2019-09-27 2021-03-30 奥特斯奥地利科技与系统技术有限公司 具有延伸穿过多个介电层的通孔的部件承载件
CN113574974A (zh) * 2020-01-31 2021-10-29 迅达科技公司 具有工程化的热路径的印刷电路板组件以及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076615A (ja) * 2000-08-31 2002-03-15 Asahi Chem Res Lab Ltd プリント配線基板及びそのスルーホールへの半田付け方法
JP2010258048A (ja) * 2009-04-22 2010-11-11 Nec Access Technica Ltd プリント配線板及びそのスルーホール形成方法
CN101925264A (zh) * 2009-06-09 2010-12-22 揖斐电株式会社 双面电路板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354543A (en) * 1965-06-09 1967-11-28 Bunker Ramo Method of forming holes through circuit boards
JPH0391291A (ja) * 1989-09-04 1991-04-16 Toshiba Corp 配線基板
JPH05136541A (ja) * 1991-11-11 1993-06-01 Nippon Avionics Co Ltd プリント配線板
KR970078780A (ko) 1996-05-16 1997-12-12 김연혁 도전성 페이스트를 사용한 pcb의 제조방법
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
TWI235019B (en) 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076615A (ja) * 2000-08-31 2002-03-15 Asahi Chem Res Lab Ltd プリント配線基板及びそのスルーホールへの半田付け方法
JP2010258048A (ja) * 2009-04-22 2010-11-11 Nec Access Technica Ltd プリント配線板及びそのスルーホール形成方法
CN101925264A (zh) * 2009-06-09 2010-12-22 揖斐电株式会社 双面电路板及其制造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103857180A (zh) * 2012-12-05 2014-06-11 欣兴电子股份有限公司 基板结构及其制作方法
CN103929875A (zh) * 2013-01-10 2014-07-16 欣兴电子股份有限公司 电路基板及其制造方法
CN103929875B (zh) * 2013-01-10 2017-04-12 欣兴电子股份有限公司 电路基板及其制造方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
CN103687337A (zh) * 2013-12-11 2014-03-26 广州兴森快捷电路科技有限公司 封装基板通孔的激光加工方法
CN108633177A (zh) * 2017-03-24 2018-10-09 揖斐电株式会社 印刷布线板
CN108633177B (zh) * 2017-03-24 2022-09-30 揖斐电株式会社 印刷布线板
CN111511102A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
US11546990B2 (en) 2019-01-31 2023-01-03 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with bridge structure in through hole fulfilling minimum distance design rule
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN111417262A (zh) * 2020-04-15 2020-07-14 江苏普诺威电子股份有限公司 深微导通孔的制作方法
CN114206024A (zh) * 2021-11-04 2022-03-18 江苏普诺威电子股份有限公司 Mems封装载板的制作方法
CN114206024B (zh) * 2021-11-04 2024-02-02 江苏普诺威电子股份有限公司 Mems封装载板的制作方法
CN114375097A (zh) * 2021-12-24 2022-04-19 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺
CN114375097B (zh) * 2021-12-24 2023-08-22 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺

Also Published As

Publication number Publication date
JP2012212858A (ja) 2012-11-01
US8931168B2 (en) 2015-01-13
KR20120112069A (ko) 2012-10-11
US20120246925A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
CN102740614A (zh) 印刷电路板及其制造方法
KR101516851B1 (ko) 프린트 배선판 및 그 제조 방법
JP5754333B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
US8592691B2 (en) Printed wiring board
CN107251661B (zh) 印刷配线板及其制造方法
CN102124826A (zh) 印刷电路板的制造方法及印刷电路板
CN101102648B (zh) 贯通孔形成方法和配线电路基板的制造方法
CN106535482A (zh) 一种树脂塞背钻孔的pcb板加工方法
JP2014139963A (ja) ガラス基板の製造方法
JP2021086856A (ja) インダクタ内蔵基板、インダクタ内蔵基板の製造方法
JP5223361B2 (ja) 配線基板の製造方法
JP2012129501A (ja) プリント配線板
JP2019176068A (ja) 印刷配線板および印刷配線板の製造方法
JP2010206170A (ja) プリント配線板
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
JP6037514B2 (ja) 配線基板、配線基板の製造方法
JP3942535B2 (ja) 多層配線基板の製造方法
JP5861400B2 (ja) 半導体実装部材
JP2017107934A (ja) 回路基板、電子機器、及び回路基板の製造方法
JP5769001B2 (ja) 半導体素子搭載用パッケージ基板及び半導体パッケージ
JP2010067888A (ja) 配線基板及びその製造方法
JP7368693B2 (ja) インダクタ内蔵基板
JP2006059863A (ja) パッケージ基板及びその製造方法
JP2024006642A (ja) コア基板の製造方法、コア基板及び多層配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017