CN101102648B - 贯通孔形成方法和配线电路基板的制造方法 - Google Patents

贯通孔形成方法和配线电路基板的制造方法 Download PDF

Info

Publication number
CN101102648B
CN101102648B CN2007101269922A CN200710126992A CN101102648B CN 101102648 B CN101102648 B CN 101102648B CN 2007101269922 A CN2007101269922 A CN 2007101269922A CN 200710126992 A CN200710126992 A CN 200710126992A CN 101102648 B CN101102648 B CN 101102648B
Authority
CN
China
Prior art keywords
hole
conductor
laminated plate
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101269922A
Other languages
English (en)
Other versions
CN101102648A (zh
Inventor
西田干司
松尾直之
浦入正胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101102648A publication Critical patent/CN101102648A/zh
Application granted granted Critical
Publication of CN101102648B publication Critical patent/CN101102648B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供一种贯通孔形成方法和一种配线电路基板的制造方法。例如利用激光，通过穿孔加工法，在叠层体中形成第一贯通孔。所谓穿孔加工法是指按照如下的轨道进行激光照射的加工方法：从要形成的第一贯通孔的大致中心区域开始激光的照射，沿着与要形成的第一贯通孔的孔径对应的圆周进行激光的照射，最后再次返回要形成的第一贯通孔的上述大致中心区域。接着，通过与形成第一贯通孔时同样地照射激光，形成与第一贯通孔大致同心、并且孔径比该第一贯通孔的孔径大的第二贯通孔。

Description

贯通孔形成方法和配线电路基板的制造方法
技术领域
本发明涉及在具有导体层与绝缘层的叠层结构的导体叠层板中形成贯通孔的贯通孔形成方法和包括该贯通孔形成方法的配线电路基板的制造方法。
背景技术
一直以来，在各种电气设备或电子设备中使用配线电路基板。该配线电路基板通常具有由聚酰亚胺构成的绝缘层与在该绝缘层的两面上形成的由例如铜箔构成的导体层的叠层结构。此外，上述绝缘层与导体层有时利用粘接剂层粘接。另外，上述导体层通过进行蚀刻而成为规定的导体图案。
当制造这样的配线电路基板时，使用例如具有上述叠层结构的铜叠层板。所谓铜叠层板为利用粘接剂层在由聚酰亚胺等构成的绝缘层上预先叠层由铜箔等构成的多个导体层而形成的板。
在上述铜叠层板上设置有用于将多个导体层间电连接的贯通孔(through hole)。该贯通孔通过向铜叠层板照射激光而形成。在这样形成贯通孔后，在该贯通孔的表面上形成用于将导体层间电连接的金属薄膜(无电解镀层和电解镀层)(例如，参照特开2005-072324号公报)。
但是，在如上所述为了在铜叠层板中形成贯通孔而照射激光的情况下，贯通孔的内壁上的粘接剂层的表面由于在形成中的贯通孔内产生的热能而被挖去，成为凹状(或凸状)。结果，在形成上述金属薄膜时，该金属薄膜断线，电连接的可靠性降低。
发明内容
本发明的目的是提供一种能够不挖去粘接剂层而形成贯通孔的贯通孔形成方法。
本发明的另一个目的是提供一种能够防止电连接的可靠性降低的配线电路基板的制造方法。
根据本发明的一个方面的一种贯通孔形成方法，其在通过粘接剂层叠层导体层与绝缘层而成的导体叠层板(conductor laminated plate，导体片叠层板)中形成贯通孔，其特征在于，包括：在导体叠层板中形成第一贯通孔的工序；和利用激光将第一贯通孔的内周壁除去，由此形成与第一贯通孔大致同心、并且直径比第一贯通孔大的第二贯通孔的工序。
在该贯通孔形成方法中，在通过粘接剂层叠层导体层与绝缘层而成的导体叠层板中形成第一贯通孔。利用激光将形成的第一贯通孔的内周壁除去，由此形成与第一贯通孔大致同心、并且直径比第一贯通孔大的第二贯通孔。
当在这样形成第一贯通孔后，形成与该第一贯通孔大致同心并且直径大的第二贯通孔时，激光的热能扩散到第一贯通孔内部的空气层中。由此，第二贯通孔的内壁上的粘接剂层难以吸收热能，可抑制第二贯通孔的内壁上的粘接剂层被挖去。因此，能够良好地形成第二贯通孔。
形成第一贯通孔的工序可以包括通过向导体叠层板照射激光而形成第一贯通孔。在该情况下，在利用激光形成第一贯通孔后，能够连续地利用激光形成第二贯通孔。
导体叠层板可以包括多个导体层。在该情况下，可实现由多个导体层构成的多层导体叠层板。在这样的多层导体叠层板中，也能够不挖去粘接剂层而形成贯通孔。
绝缘层可以包括聚酰亚胺。在该情况下，可确保绝缘层的柔软性和绝缘性。
粘接剂层可以包括丙烯酸系粘接剂、环氧系粘接剂和橡胶系粘接剂中的至少一种。在该情况下，可确保绝缘层与导体层的高粘接性。
导体层可以包括铜箔。在该情况下，导体层的导电率高、并且容易通过蚀刻(etching)形成图案。
根据本发明的另一个方面的一种配线电路基板的制造方法，其包括：准备在绝缘层的两面上隔着至少一个粘接剂层而具有导体层的导体叠层板的工序；形成贯通导体叠层板的贯通孔的工序；在贯通孔的内周面和导体层的表面上形成导电体层的工序；和加工导体层，形成导体图案的工序，其特征在于，形成贯通孔的工序包括：在导体叠层板中形成第一贯通孔的工序；和利用激光将第一贯通孔的内周壁除去，由此形成与第一贯通孔大致同心、并且直径比第一贯通孔大的第二贯通孔作为上述贯通孔的工序。
在该配线电路基板的制造方法中，首先准备在绝缘层的两面上隔着至少一个粘接剂层而具有导体层的导体叠层板。接着，形成贯通上述导体叠层板的贯通孔。在该情况下，在通过粘接剂层叠层导体层与绝缘层而成的导体叠层板中形成第一贯通孔。利用激光将已形成的第一贯通孔的内周壁除去，由此形成与第一贯通孔大致同心、并且直径比第一贯通孔大的第二贯通孔作为上述的贯通孔。
接着，在贯通孔的内周面和导体层的表面上形成导电体层后，对导体层进行加工，由此形成导体图案。
当在这样形成第一贯通孔后，形成与该第一贯通孔大致同心并且直径大的第二贯通孔时，激光的热能扩散到第一贯通孔内部的空气层中。由此，第二贯通孔的内壁上的粘接剂层难以吸收热能，可抑制第二贯通孔的内壁上的粘接剂层被挖去。因此，能够良好地形成第二贯通孔。
结果，在良好地形成的上述贯通孔的内周面和导体层的表面上，能够不断线地形成导电体层。因此，能够防止电连接可靠性降低。
形成第一贯通孔的工序可以包括通过向导体叠层板照射激光而形成第一贯通孔。在该情况下，在利用激光形成第一贯通孔后，能够连续地利用激光形成第二贯通孔。
导体叠层板可以包括多个导体层。在该情况下，可实现由多个导体层构成的多层导体叠层板。在这样的多层导体叠层板中，也能够不挖去粘接剂层而形成贯通孔。
绝缘层可以包括聚酰亚胺。在该情况下，可确保绝缘层的柔软性和绝缘性。
粘接剂层可以包括丙烯酸系粘接剂、环氧系粘接剂和橡胶系粘接剂中的至少一种。在该情况下，可确保绝缘层与导体层的高粘接性。
导体层可以包括铜箔。在该情况下，导体层的导电率高、并且容易通过蚀刻形成图案。
附图说明
图1为表示作为导体叠层板的叠层体的例子的截面图。
图2为表示使用图1的叠层体的配线电路基板的制造工序的示意性截面图。
图3为用于对在叠层体中形成第一贯通孔的贯通孔形成方法进行说明的说明图。
图4为用于对在叠层体中形成第二贯通孔的贯通孔形成方法进行说明的说明图。
图5为表示叠层体的另一个例子的截面图。
图6为表示实施例1中的贯通孔形成方法的顺序的说明图。
具体实施方式
以下，参照附图，对本发明的贯通孔形成方法和配线电路基板的制造方法进行说明。
(1)第一实施方式
(1-1)导体叠层板的结构
图1为表示作为导体叠层板的叠层体的例子的截面图。
如图1所示，叠层体10通过由例如铜箔构成的第一导体层1、粘接剂层2、绝缘层3、和由例如铜箔构成的第二导体层4依次叠层而成。将这样利用粘接剂层2在绝缘层3上叠层由铜箔构成的多个第一和第二导体层1、4而形成的板称为铜叠层板(copper laminated plate，铜片叠层板)。
作为第一和第二导体层1、4的其它例子，可举出镍(Ni)、金(Au)、铅(Pb)、和它们的合金等。在本实施方式中，如上所述，使用铜箔作为第一和第二导体层1、4。第一和第二导体层1、4的厚度优选为例如3～50μm。
作为绝缘层3的例子，可举出聚酰亚胺树脂、聚酰胺-酰亚胺树脂、丙烯酸树脂、聚醚腈(polyether nitrile)树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、和聚萘二甲酸乙二醇酯树脂等。当考虑确保良好的绝缘性和实现低成本化时，优选使用聚酰亚胺树脂。绝缘层3的厚度优选为例如5～50μm。
作为粘接剂层2的例子，可举出丙烯酸系粘接剂、环氧系粘接剂和橡胶系粘接剂等。粘接剂层2的厚度优选为例如2～50μm。
(1-2)配线电路基板的制造方法
在此，参照附图，对使用作为导体叠层板的上述叠层体10的配线电路基板的制造方法进行说明。
图2为表示使用图1的叠层体10的配线电路基板的制造工序的示意性截面图。此外，在图2中，为了简化，将粘接剂层2的图示省略。
如图2(a)所示，首先，准备图1的叠层体10。接着，如图2(b)所示，在规定的位置形成将第一导体层1、第二导体层4和绝缘层3贯通的第二贯通孔31。
在本实施方式中，使用具有如下的2个工序的形成方法：形成后述的第一贯通孔30；和然后形成与该第一贯通孔30大致同心并且直径大的第二贯通孔31。此外，对于第一贯通孔30和第二贯通孔31的形成方法的详细情况，将在后面说明。
接着，在绝缘层3以及第一和第二导体层1、4上形成导电体层。在本实施方式中，使用无电解铜镀层8作为上述导电体层。具体地说，在绝缘层3以及第一和第二导体层1、4的表面上涂布钯催化剂后，将其浸渍在铜镀液中。由此，如图2(c)所示，在第二贯通孔31的内壁以及第一和第二导体层1、4的表面上形成无电解铜镀层8。第一导体层1与第二导体层4通过该无电解铜镀层8而电连接。此外，无电解铜镀层8的厚度为例如0.3μm。
然后，如图2(d)所示，通过在无电解铜镀层8的整个表面上进行电解镀铜而形成电解铜镀层9。电解铜镀层9的厚度为例如5μm以上20μm以下。
接着，如图2(e)所示，通过在第二贯通孔31和第二贯通孔31的周边部(未图示)的区域形成蚀刻抗蚀剂(etching resist)(未图示)并进行蚀刻，将除第二贯通孔31和上述周边部以外的区域的电解铜镀层9除去。
另外，如图2(f)所示，在将上述区域的电解铜镀层9除去后，通过对该区域的无电解铜镀层8以及第一和第二导体层1、4进行蚀刻，使第一和第二导体层1、4的厚度变薄。这样的蚀刻例如为使用过硫酸钠的软蚀刻(soft etching)。此外，由蚀刻除去的厚度能够利用蚀刻的温度、时间或蚀刻液(过硫酸钠)的浓度进行控制。
接着，在用酸对通过蚀刻而减薄后的第一和第二导体层1、4进行洗净处理后，在第一和第二导体层1、4的表面上形成光致抗蚀剂(photoresist)(未图示)，利用曝光处理和显影处理将第一和第二导体层1、4图案加工成期望的形状。
由此，如图2(g)所示，形成导体图案1a、4a。导体图案1a、4a的宽度为例如75μm，间隔为例如75μm。
另外，如图2(h)所示，利用由带有粘接剂的聚酰亚胺树脂构成的覆盖膜(coverlay)12覆盖导体图案1a、4a、无电解铜镀层8和电解铜镀层9。覆盖膜12的厚度为例如20μm。在该情况下，使导体图案4a的接触(contact)部11露出。
然后，通过进行无电解镀镍/金，在露出的导体图案4a的接触部11上形成无电解金镀层13。此外，作为配线电路基板的另一种制造方法，也可以使用添加法(additive method)(例如按照图2(c)、(e)、(g)、(h)的顺序)。
(1-3)贯通孔形成方法
接着，参照附图，对在上述叠层体10中形成第二贯通孔31的贯通孔形成方法进行说明。
图3为用于对在叠层体10中形成第一贯通孔30的贯通孔形成方法进行说明的说明图。
如图3所示，使用例如激光、冲孔法、或钻孔等，在叠层体10中形成第一贯通孔30。此外，在形成上述第一贯通孔30后，在连续地形成后述的第二贯通孔31方面，优选使用激光。
在此，在本实施方式中，为了形成上述的第一贯通孔30，能够使用穿孔加工法(trepanning machining)。
所谓穿孔加工法是指按照如下的轨道进行激光照射的加工方法：在图3中，从要形成的第一贯通孔30的大致中心区域开始激光的照射，沿着与要形成的第一贯通孔30的孔径对应的圆周进行激光的照射，最后再次返回要形成的第一贯通孔30的上述大致中心区域。此外，在图3中，沿着激光的照射轨道，图示激光的1次的照射面积A。
第一贯通孔30的孔径优选为例如激光直径的大约2倍。
此外，第一贯通孔30可以按照通过利用激光进行1次加工而成为期望的孔径的方式形成，也可以通过利用激光进行2次以上的加工而形成。
通过这样利用激光进行例如2次加工而形成第一贯通孔30，能够减少第一贯通孔30的内壁上的粘接剂层2由于激光的热能而被挖去的量。
接着，在本实施方式中，形成第一贯通孔30后，接着形成后述的第二贯通孔31。
图4为用于对在叠层体10中形成第二贯通孔31的贯通孔形成方法进行说明的说明图。
如图4所示，通过与形成第一贯通孔30时同样地照射激光，形成与第一贯通孔30大致同心、并且孔径比该第一贯通孔30的孔径大的第二贯通孔31。
当这样形成第二贯通孔31时，由激光产生的热能扩散到第一贯通孔30内部的空气层中，因此第二贯通孔31的内壁上的粘接剂层2难以吸收热能。
(2)第二实施方式
图5为表示叠层体的另一个例子的截面图。
如图5所示，叠层体20通过由例如铜箔构成的第一导体层1、第二粘接剂层5、第一绝缘层3、第一粘接剂层2、由例如铜箔构成的第三导体层6、第二绝缘层7、和由例如铜箔构成的第二导体层4依次叠层而成。
第二粘接剂层5由与第一粘接剂层2相同的材料构成，其厚度为例如10μm。
作为第三导体层6的其它例子，与第一和第二导体层1、4的其它例子相同。第三导体层6的厚度与第一和第二导体层1、4的厚度相同。
第二绝缘层7由与绝缘层(第一绝缘层)3相同的材料构成，并具有与其相同的厚度。
在第二实施方式的叠层体20中，使用与第一实施方式相同的贯通孔形成方法和配线电路基板的制造方法。
(3)第一和第二实施方式的效果
在上述实施方式中，在形成第一贯通孔30后，形成与该第一贯通孔30同心并且直径大的第二贯通孔31时，激光的热能扩散到第一贯通孔30内部的空气层中。由此，第二贯通孔31的内壁上的各粘接剂层难以吸收热能，可抑制第二贯通孔31内壁上的各粘接剂层被挖去。因此，能够良好地形成第二贯通孔31。
如上所述，能够不断线地在第二贯通孔31的内壁上形成无电解铜镀层8和电解铜镀层9。因此，可防止电连接的可靠性降低。
另外，在上述实施方式中，通过利用激光进行2次加工而形成第一贯通孔30，由此能够减少第一贯通孔30的内壁上的粘接剂层2由于激光的热能而被挖去的量。因此，在形成第二贯通孔31时，上述量被进一步降低。
(4)其它实施方式
上述第一和第二实施方式中的叠层体10、20的各层的结构并不限于这些。例如，在图1中，在绝缘层3与第二导体层4之间也可以设置粘接剂层，在图5中，在第三导体层6与第二绝缘层7之间也可以设置粘接剂层。
(5)权利要求的各构成要素与实施方式的各部的对应关系
以下，对权利要求的各构成要素与实施方式的各部的对应的例子进行说明，但本发明不限定于下述的例子。
在上述实施方式中，叠层体10、20为导体叠层板的例子，无电解铜镀层8为导电体层的例子。
作为权利要求的各构成要素，也能够使用具有权利要求记载的结构或功能的其它各种要素。
[实施例]
以下，参照附图，对本发明的实施例的贯通孔形成方法进行说明。
(a)实施例1
图6为表示实施例1中的贯通孔形成方法的顺序的说明图。
在本实施例中，准备上述第一实施方式的叠层体10(图1)。该叠层体10中的第一导体层1的厚度为18μm、粘接剂层2的厚度为25μm、绝缘层3的厚度为12.5μm、第二导体层4的厚度为18μm。
如图6(a)所示，首先，在形成第一贯通孔30前，使用穿孔加工法向叠层体10照射激光，由此形成孔径50μm的贯通孔30a。
接着，如图6(b)所示，使用穿孔加工法向上述贯通孔30a的内壁照射激光，由此形成孔径100μm的第一贯通孔30。
接着，如图6(c)所示，使用穿孔加工法向上述第一贯通孔30的内壁照射激光，由此将半径方向的25μm的区域除去。由此，在叠层体10中形成孔径150μm的第二贯通孔31。
此外，形成第一贯通孔30和第二贯通孔31时利用激光进行的加工条件如下。
作为光源，使用包含由半导体激光激发的钕(Nd)的YAG(YttriumAluminium Garnet：钇铝石榴石)激光。激光的波长为355nm，激光的直径为25μm，功率为4.2W，激光照射的移动速度为250mm/秒。
(b)实施例2
在本实施例中，准备上述第二实施方式的叠层体20(图5)。该叠层体20中的第一导体层1的厚度为18μm、第二粘接剂层5的厚度为10μm、第一绝缘层3的厚度为12.5μm、第一粘接剂层2的厚度为25μm、第三导体层6的厚度为18μm、第二绝缘层7的厚度为25μm、第二导体层4的厚度为18μm。
接着，与实施例1同样，在叠层体20中形成孔径150μm的第二贯通孔31。
(c)比较例1
在本比较例中，准备上述第一实施方式的叠层体10(图1)。利用1次的穿孔加工法，在叠层体10中形成孔径150μm的贯通孔。
(d)比较例2
在本比较例中，准备上述第二实施方式的叠层体20(图5)。利用1次的穿孔加工法，在叠层体20中形成孔径150μm的贯通孔。
(e)各实施例和各比较例的评价
在实施例1和比较例1的叠层体10的粘接剂层2中，测定由于激光产生的热能而被挖去的深度。测定结果分别为13.7μm和14.6μm。该深度是以第二贯通孔31的内壁上的第一导体层1为基准的。
另外，在实施例2和比较例2的叠层体20的第一和第二粘接剂层2、5中，测定由于激光产生的热能而被挖去的深度。测定结果分别为4.6μm和9.8μm。分别算出第一粘接剂层2和第二粘接剂层5中的深度的平均值，作为该测定结果。
从以上的结果可看出，通过利用2个工序形成第二贯通孔31，能够抑制第二贯通孔31的内壁上的各粘接剂层被挖去。

Claims (12)

1.一种贯通孔形成方法，在通过粘接剂层叠层导体层与绝缘层而成的导体叠层板中形成贯通孔，其特征在于，包括：
在所述导体叠层板中形成第一贯通孔的工序；和
利用激光将所述第一贯通孔的内周壁除去，由此形成与所述第一贯通孔大致同心、并且直径比所述第一贯通孔大的第二贯通孔的工序，
形成所述第二贯通孔的工序包括按照描绘以下轨迹的方式进行激光照射的工序：从所述第一贯通孔的中心区域，通过与要形成的所述第二贯通孔对应的圆周的一部分返回到所述中心区域。
2.如权利要求1所述的贯通孔形成方法，其特征在于：
形成第一贯通孔的所述工序包括通过向所述导体叠层板照射激光而形成所述第一贯通孔。
3.如权利要求1所述的贯通孔形成方法，其特征在于：
所述导体叠层板包括多个所述导体层。
4.如权利要求1所述的贯通孔形成方法，其特征在于：
所述绝缘层包括聚酰亚胺。
5.如权利要求1所述的贯通孔形成方法，其特征在于：
所述粘接剂层包括丙烯酸系粘接剂、环氧系粘接剂和橡胶系粘接剂中的至少一种。
6.如权利要求1所述的贯通孔形成方法，其特征在于：
所述导体层包括铜箔。
7.一种配线电路基板的制造方法，其包括：
准备在绝缘层的两面上隔着至少一个粘接剂层而具有导体层的导体叠层板的工序；
形成贯通所述导体叠层板的贯通孔的工序；
在所述贯通孔的内周面和所述导体层的表面上形成导电体层的工序；和
加工所述导体层，形成导体图案的工序，
其特征在于，形成贯通孔的所述工序包括：
在所述导体叠层板中形成第一贯通孔的工序；和
利用激光将所述第一贯通孔的内周壁除去，由此形成与所述第一贯通孔大致同心、并且直径比所述第一贯通孔大的第二贯通孔作为所述贯通孔的工序，
形成所述第二贯通孔的工序包括按照描绘以下轨迹的方式进行激光照射的工序：从所述第一贯通孔的中心区域，通过与要形成的所述第二贯通孔对应的圆周的一部分返回到所述中心区域。
8.如权利要求7所述的配线电路基板的制造方法，其特征在于：
形成第一贯通孔的所述工序包括通过向所述导体叠层板照射激光而形成所述第一贯通孔。
9.如权利要求7所述的配线电路基板的制造方法，其特征在于：
所述导体叠层板包括多个所述导体层。
10.如权利要求7所述的配线电路基板的制造方法，其特征在于：
所述绝缘层包括聚酰亚胺。
11.如权利要求7所述的配线电路基板的制造方法，其特征在于：
所述粘接剂层包括丙烯酸系粘接剂、环氧系粘接剂和橡胶系粘接剂中的至少一种。
12.如权利要求7所述的配线电路基板的制造方法，其特征在于：
所述导体层包括铜箔。
CN2007101269922A 2006-07-04 2007-07-04 贯通孔形成方法和配线电路基板的制造方法 Expired - Fee Related CN101102648B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006183994A JP5177968B2 (ja) 2006-07-04 2006-07-04 貫通孔形成方法および配線回路基板の製造方法
JP2006183994 2006-07-04
JP2006-183994 2006-07-04

Publications (2)

Publication Number Publication Date
CN101102648A CN101102648A (zh) 2008-01-09
CN101102648B true CN101102648B (zh) 2011-03-16

Family

ID=38917886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101269922A Expired - Fee Related CN101102648B (zh) 2006-07-04 2007-07-04 贯通孔形成方法和配线电路基板的制造方法

Country Status (5)

Country Link
US (1) US7665208B2 (zh)
JP (1) JP5177968B2 (zh)
KR (1) KR101336485B1 (zh)
CN (1) CN101102648B (zh)
TW (1) TWI481329B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427670A (zh) * 2011-11-08 2012-04-25 汕头超声印制板（二厂）有限公司 一种印刷电路板的减薄铜层方法
DE112013001716B4 (de) * 2012-03-29 2019-09-12 Taiwan Green Point Enterprises Co., Ltd. Verfahren zum Herstellen von doppelseitigen Leiterplatten
EA035119B1 (ru) 2012-08-28 2020-04-29 Сэн-Гобэн Гласс Франс Покрытое оконное стекло с участками частично удаленного покрытия
US9452070B2 (en) 2012-10-31 2016-09-27 Covidien Lp Methods and systems for increasing a density of a region of a vascular device
JP6322066B2 (ja) * 2014-06-26 2018-05-09 日本特殊陶業株式会社 配線基板の製造方法
CN109822237A (zh) * 2018-12-26 2019-05-31 惠州市金百泽电路科技有限公司 一种用于陶瓷电路板的高真圆度通孔激光加工方法
KR102128007B1 (ko) * 2020-03-10 2020-06-29 디에스하이테크 주식회사 Pet 레이저 드릴 가공 방법
CN114643428A (zh) * 2020-12-17 2022-06-21 钛昇科技股份有限公司 基板的贯通孔形成方法
CN112867232A (zh) * 2020-12-31 2021-05-28 鹤山市世安电子科技有限公司 一种高密度集成线路板复合标靶及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230365A1 (en) * 2004-04-14 2005-10-20 Weisheng Lei Methods of drilling through-holes in homogenous and non-homogeneous substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315551A (ja) * 1991-04-10 1992-11-06 Minolta Camera Co Ltd Ｎｃデータ作成装置
JPH07115272A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 薄膜多層配線実装基板の製造方法及び製造装置
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
JPH09296156A (ja) * 1996-05-01 1997-11-18 Ajinomoto Co Inc 金属薄層付き多層プリント配線板用層間接着フィルム、及びこれを用いた多層プリント配線板とその製造法
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US5837964A (en) * 1998-01-16 1998-11-17 Chromalloy Gas Turbine Corporation Laser drilling holes in components by combined percussion and trepan drilling
JP2003229325A (ja) * 2001-11-28 2003-08-15 Kyocera Corp 電子部品の製造方法
JP2003204137A (ja) * 2002-01-09 2003-07-18 Hitachi Via Mechanics Ltd レーザー穴あけ加工方法
JP2005072324A (ja) 2003-08-26 2005-03-17 Mitsubishi Gas Chem Co Inc Ｕｖレーザーによる貫通孔の形成方法
TWI313206B (en) * 2004-04-19 2009-08-11 Electro Scient Ind Inc A differential diameter hole drilling method
JP2006026665A (ja) * 2004-07-13 2006-02-02 Sumitomo Heavy Ind Ltd レーザ穴あけ加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230365A1 (en) * 2004-04-14 2005-10-20 Weisheng Lei Methods of drilling through-holes in homogenous and non-homogeneous substrates

Also Published As

Publication number Publication date
KR101336485B1 (ko) 2013-12-03
TW200814888A (en) 2008-03-16
KR20080004378A (ko) 2008-01-09
JP5177968B2 (ja) 2013-04-10
US20080005898A1 (en) 2008-01-10
TWI481329B (zh) 2015-04-11
US7665208B2 (en) 2010-02-23
CN101102648A (zh) 2008-01-09
JP2008016520A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
CN101102648B (zh) 贯通孔形成方法和配线电路基板的制造方法
KR101516851B1 (ko) 프린트 배선판 및 그 제조 방법
JP5188816B2 (ja) 多層プリント配線板およびその製造方法
KR101148545B1 (ko) 양면 회로 기판 및 그 제조 방법
US9332657B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
US8772646B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR100722211B1 (ko) 기판 제조 방법 및 회로 기판
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
KR20120112069A (ko) 다층 프린트 배선판의 제조 방법
US20240121903A1 (en) Printed wiring board and manufacturing method for printed wiring board
KR101167464B1 (ko) 인쇄회로기판의 제조방법
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP2006054322A (ja) キャビティ構造プリント配線板とその製造方法及び実装構造
JP2004022713A (ja) 多層配線基板
WO2021107116A1 (ja) 印刷配線板および印刷配線板の製造方法
JP2017011013A (ja) 検査用配線基板及び検査用配線基板の製造方法
JP2003007777A (ja) フィルムキャリア及びその製造方法
JP2007173414A (ja) テープ基板及びその製造方法
JP2008034517A (ja) 基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20130704