KR20100132454A - 양면 회로 기판 및 그 제조 방법 - Google Patents

양면 회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100132454A
KR20100132454A KR1020100053698A KR20100053698A KR20100132454A KR 20100132454 A KR20100132454 A KR 20100132454A KR 1020100053698 A KR1020100053698 A KR 1020100053698A KR 20100053698 A KR20100053698 A KR 20100053698A KR 20100132454 A KR20100132454 A KR 20100132454A
Authority
KR
South Korea
Prior art keywords
hole
substrate
conductor
opening
board
Prior art date
Application number
KR1020100053698A
Other languages
English (en)
Other versions
KR101148545B1 (ko
Inventor
고따 노다
쯔또무 야마우찌
사또루 가와이
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20100132454A publication Critical patent/KR20100132454A/ko
Application granted granted Critical
Publication of KR101148545B1 publication Critical patent/KR101148545B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

양면 회로 기판의 제조 방법이, 기판(11)을 준비하는 것과, 기판(11)의 제1 면, 제2 면측에 각각 제1 구멍(13a), 제2 구멍(14a)을 형성하는 것과, 제1 구멍(13a)과 제2 구멍(14a)을 연결하는 제3 구멍(15)을 기판(11) 내에 형성함으로써 관통 구멍(150)을 기판(11)에 형성하는 것과, 기판(11)의 제1 면, 제2 면에 각각 제1 도체 회로(12a), 제2 도체 회로(12b)를 형성하는 것과, 관통 구멍(150)을 도전성 물질로 충전함으로써 제1 도체 회로(12a)와 제2 도체 회로(12b)를 전기적으로 접속하기 위한 스루 홀 도체(160)를 형성하는 것을 포함한다. 제1 구멍(13a)은 기판(11)의 제1 면에 직경이 R1인 제1 개구(13b)를 갖고, 제2 구멍(14a)은 기판(11)의 제2 면에 직경이 R2인 제2 개구(14b)를 갖고, 제3 구멍(15)의 직경은 R1 및 R2보다 작다.

Description

양면 회로 기판 및 그 제조 방법{DOUBLE-SIDED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 양면 회로 기판에 관한 것으로, 특히 관통 구멍을 갖는 양면 회로 기판에 관한 것이다.
전기적 특성의 향상 등을 도모하는 관점으로부터, 양면 회로 기판에 형성된 관통 구멍(스루 홀)의 내부를 도금에 의해 금속으로 충전하는 방법이 검토되고 있다. 예를 들어, 특허 문헌 1에는 관통 구멍의 형상을 장구 형상(모래시계 형상)으로 함으로써, 보이드 등의 발생을 방지하는 기술이 개시되어 있다.
일본 특허 공개 제2006-41463호 공보
특허 문헌 1에 기재된 방법에 있어서 제1 구멍과 제2 구멍으로 이루어지는 관통 구멍을 형성하기 위해서는, 제1 구멍의 위치에 대해, 제2 구멍을 형성하는 위치를 고정밀도로 맞출 필요가 있다고 생각된다.
본 발명의 실시 형태는 상기 실정을 감안하여 이루어진 것으로, 높은 수율로, 관통 구멍을 갖는 양면 회로 기판을 제조할 수 있는 양면 회로 기판의 제조 방법과, 그 제조 방법에 의해 제조되는 양면 회로 기판을 제공하는 것을 목적으로 한다.
본 발명의 제1 관점에 관한 양면 회로 기판의 제조 방법은, 표리면의 한쪽을 제1 면, 다른 쪽을 제2 면으로 하는 기판을 준비하는 것과, 상기 기판의 제1 면측에 제1 구멍을 형성하는 것과, 상기 기판의 제2 면측에 제2 구멍을 형성하는 것과, 상기 제1 구멍과 상기 제2 구멍을 연결하는 제3 구멍을 상기 기판 내에 형성함으로써, 상기 제1 구멍과 상기 제2 구멍과 상기 제3 구멍으로 이루어지는 관통 구멍을 상기 기판에 형성하는 것과, 상기 기판의 제1 면에 제1 도체 회로를 형성하는 것과, 상기 기판의 제2 면에 제2 도체 회로를 형성하는 것과, 상기 관통 구멍을 도전성 물질로 충전함으로써, 상기 제1 도체 회로와 상기 제2 도체 회로를 전기적으로 접속하기 위한 스루 홀 도체를 형성하는 것을 포함하는 양면 회로 기판의 제조 방법이며, 상기 제1 구멍은 상기 기판의 제1 면에 직경이 R1인 제1 개구를 갖고, 상기 제2 구멍은 상기 기판의 제2 면에 직경이 R2인 제2 개구를 갖고, 상기 제3 구멍의 직경은 상기 R1 및 상기 R2보다 작다.
「준비하는 것」에는, 재료나 부품을 구입하여 스스로 제조하는 것 외에, 완성품을 구입하여 사용하는 것 등도 포함된다.
본 발명의 제2 관점에 관한 양면 회로 기판은, 제1 면과 상기 제1 면과는 반대측인 제2 면을 갖고, 스루 홀 도체용 관통 구멍을 갖는 기판과, 상기 기판의 제1 면에 형성되어 있는 제1 도체 회로와, 상기 기판의 제2 면에 형성되어 있는 제2 도체 회로와, 상기 관통 구멍에 형성되어, 상기 제1 도체 회로와 상기 제2 도체 회로를 전기적으로 접속하는 스루 홀 도체로 이루어지는 양면 회로 기판이며, 상기 관통 구멍은, 상기 기판의 제1 면측에 형성되어 있는 제1 구멍과, 상기 기판의 제2 면측에 형성되어 있는 제2 구멍과, 상기 제1 구멍과 상기 제2 구멍을 연결하여 상기 기판 내에 형성되어 있는 제3 구멍으로 이루어지고, 상기 제1 구멍은 상기 기판의 제1 면에 직경이 R1인 제1 개구를 갖고, 상기 제2 구멍은 상기 기판의 제2 면에 직경이 R2인 제2 개구를 갖고, 상기 제3 구멍의 직경은 상기 R1 및 상기 R2보다 작다.
본 발명에 따르면, 높은 수율로, 관통 구멍을 갖는 양면 회로 기판을 제조할 수 있다.
도 1a는 본 발명의 실시 형태에 관한 양면 회로 기판의 단면도.
도 1b는 본 발명의 실시 형태에 관한 양면 회로 기판의 평면도.
도 2는 본 발명의 실시 형태에 관한 양면 회로 기판의 제조 방법에 대해, 출발 기판을 준비하는 공정을 설명하기 위한 도면.
도 3a는 얼라인먼트 마크를 형성하는 공정을 설명하기 위한 도면.
도 3b는 얼라인먼트 마크가 형성된 기판의 평면도.
도 4는 제1 구멍을 형성하는 공정을 설명하기 위한 도면.
도 5a는 제1 구멍이 형성된 기판의 단면도.
도 5b는 제1 구멍이 형성된 기판의 평면도.
도 5c는 도 5a의 일부 확대도.
도 6a는 제1 구멍의 제1 면측의 개구(제1 개구)의 제1 다른 예를 도시하는 도면.
도 6b는 제1 구멍의 제1 면측의 개구(제1 개구)의 제2 다른 예를 도시하는 도면.
도 7a는 제1 구멍의 형상의 제1 다른 예를 도시하는 도면.
도 7b는 제1 구멍의 형상의 제2 다른 예를 도시하는 도면.
도 8a는 제1 구멍을 형성하는 공정의 제1 다른 예를 도시하는 도면.
도 8b는 제1 구멍을 형성하는 공정의 제2 다른 예를 도시하는 도면.
도 9는 제2 구멍을 형성하는 공정을 설명하기 위한 도면.
도 10a는 제2 구멍이 형성된 기판의 단면도.
도 10b는 제2 구멍이 형성된 기판의 평면도.
도 10c는 도 10a의 일부 확대도.
도 11a는 제2 구멍의 제2 면측의 개구(제2 개구)의 제1 다른 예를 도시하는 도면.
도 11b는 제2 구멍의 제2 면측의 개구(제2 개구)의 제2 다른 예를 도시하는 도면.
도 12a는 제2 구멍의 형상의 제1 다른 예를 도시하는 도면.
도 12b는 제2 구멍의 형상의 제2 다른 예를 도시하는 도면.
도 13은 제1 구멍 및 제2 구멍을 동시에 형성하는 예를 도시하는 도면.
도 14는 제1 구멍과 제2 구멍을 연통하는 제3 구멍을 형성하는 공정을 설명하기 위한 도면.
도 15a는 제3 구멍이 형성된 기판의 단면도.
도 15b는 제3 구멍이 형성된 기판의 평면도.
도 16a는 제3 구멍의 개구의 제1 다른 예를 도시하는 도면.
도 16b는 제3 구멍의 개구의 제2 다른 예를 도시하는 도면.
도 16c는 제3 구멍의 개구의 제3 다른 예를 도시하는 도면.
도 17a는 제3 구멍의 형상의 제1 다른 예를 도시하는 도면.
도 17b는 제3 구멍의 형상의 제2 다른 예를 도시하는 도면.
도 18a는 비교예에 관한 기판에, 테이퍼진 관통 구멍을 형성한 모습을 도시하는 도면.
도 18b는 본 발명의 실시 형태에 관한 기판에, 테이퍼진 제3 구멍을 형성한 모습을 도시하는 도면.
도 19a는 비교예에 관한 기판의 관통 구멍의 형태를 도시하는 도면.
도 19b는 비교예에 관한 기판의 관통 구멍에 도금을 충전한 모습을 도시하는 도면.
도 20a는 무전해 도금막을 형성하는 공정을 설명하기 위한 도면.
도 20b는 전해 도금막을 형성하는 공정을 설명하기 위한 도면.
도 21은 본 발명의 실시 형태에 관한 양면 회로 기판을 사용하여 제조되는 다층 프린트 배선판의 단면도.
도 22a는 다층 프린트 배선판을 제조하는 제1 공정을 설명하기 위한 도면.
도 22b는 다층 프린트 배선판을 제조하는 제2 공정을 설명하기 위한 도면.
도 22c는 다층 프린트 배선판을 제조하는 제3 공정을 설명하기 위한 도면.
도 23a는 다층 프린트 배선판을 제조하는 제4 공정을 설명하기 위한 도면.
도 23b는 다층 프린트 배선판을 제조하는 제5 공정을 설명하기 위한 도면.
도 24는 제1 구멍과 제2 구멍을 어긋나게 하여(오프셋하여) 배치한 기판의 일례를 도시하는 도면.
도 25는 도체층이 없는 절연 기판을 출발 기판으로 하여 제조되는 기판의 일례를 도시하는 도면.
도 26a는 스루 홀 도체를 형성하기 위한 도금 방법의 다른 예의 제1 공정을 설명하기 위한 도면.
도 26b는 스루 홀 도체를 형성하기 위한 도금 방법의 다른 예의 제2 공정을 설명하기 위한 도면.
이하, 본 발명의 실시 형태에 관한 양면 회로 기판 및 그 제조 방법에 대해 설명한다. 또한, 도면 중, 화살표 Z1, Z2는 각각 기판의 주면(표리면)의 법선 방향(또는 코어 기판의 두께 방향)에 상당하는 기판의 적층 방향을 가리킨다. 한편, 화살표 X1, X2 및 Y1, Y2는 각각 적층 방향으로 직교하는 방향(기판의 주면에 평행한 방향)을 가리킨다. 기판의 주면은 X-Y 평면으로 된다. 이하, 상반되는 적층 방향을 향한 2개의 주면을, 제1 면(화살표 Z1측의 면), 제2 면(화살표 Z2측의 면)이라고 한다. 또한, 적층 방향에 있어서, 코어[절연 기판(11)]에 가까운 측을 하층, 코어로부터 먼 측을 상층이라고 한다.
본 실시 형태에 관한 양면 회로 기판은, 도 1a에 도시한 바와 같은 프린트 배선판(10)이다. 프린트 배선판(10)은 절연 기판(11)과, 도체 패턴(도체 회로)(12a, 12b)과, 스루 홀 도체(160)를 구비한다. 도체 패턴(도체 회로)(12a)은 제1 도체 패턴(도체 회로)이고, 도체 패턴(도체 회로)(12b)은 제2 도체 패턴(도체 회로)이다.
절연 기판(11)에는 절연 기판(11)을 관통하는 관통 구멍(150) 및 얼라인먼트 마크(1000)(관통 구멍)가 형성된다. 얼라인먼트 마크(1000)는 프린트 배선판(10)을 제조할 때에, 위치 결정에 사용된다. 또한, 얼라인먼트 마크(1000)는 필요 없으면 생략해도 좋다.
관통 구멍(150)은 제1 구멍(13a)과 제2 구멍(14a)과 제3 구멍(15)으로 이루어진다. 제1 구멍(13a)은 절연 기판(11)의 제1 면측에 형성되어 있다. 제1 구멍(13a)은 절연 기판(11)의 제1 면에 제1 구멍(13a)의 제1 개구(13b)를 갖고 있다. 제1 구멍(13a)의 제1 개구(13b)의 폭(직경)은 R1이다. 제2 구멍(14a)은 절연 기판(11)의 제2 면측에 형성되어 있다. 제2 구멍(14a)은 절연 기판(11)의 제2 면에 제2 구멍(14a)의 제2 개구(14b)를 갖고 있다. 제2 구멍(14a)의 제2 개구(14b)의 폭(직경)은 R2이다. 제3 구멍(15)은 제1 구멍(13a)과 제2 구멍(14a)을 연통한다. 제3 구멍(15)과 제1 구멍(13a)의 경계[제3 구멍(15)과 제1 구멍(13a)이 연결되어 있는 부분]에 제3 구멍(15)의 제3 개구(15a)가 형성된다.
제1 면으로부터 제3 구멍(15)과 제1 구멍(13a)이 접합되어 있는 제1 접합부까지의 거리는 D1이다. 제1 접합부는 제1 구멍(13a)의 내벽과 제3 구멍(15)의 내벽이 교차하고 있는 부분이다. 제3 구멍(15)의 제3 개구(15a)의 직경은 R11이다. R1은 R11보다 크다. R1은 D1보다 큰 것이 바람직하다. 또한, D1은 절연 기판(11)의 두께(D11) 미만인 것이 바람직하다. D1이 이 범위 내이면, 제1 구멍(13a)은 절연 기판(11)을 관통하지 않는다.
한편, 제3 구멍(15)과 제2 구멍(14a)의 경계[제3 구멍(15)과 제2 구멍(14a)이 연결되어 있는 부분]에는 제3 구멍(15)의 제4 개구(15b)가 형성된다. 제2 면으로부터 제3 구멍(15)과 제2 구멍(14a)이 접합되어 있는 제2 접합부까지의 거리는 D2이다. 제2 접합부는 제2 구멍(14a)의 내벽과 제3 구멍(15)의 내벽이 교차하고 있는 부분이다. 제3 구멍(15)의 제4 개구(15b)의 직경은 R12이다. R2는 R12보다 크다. R2는 D2보다도 큰 것이 바람직하다. 또한, D2는 절연 기판(11)의 두께(D11) 미만인 것이 바람직하다. D2가 이 범위 내이면, 제2 구멍(14a)은 절연 기판(11)을 관통하지 않는다.
제3 구멍(15)의 직경은 R11과 R12 중 큰 쪽의 값이다. 또한, 제1 접합부로부터 제2 접합부까지의 거리가 제3 구멍(15)의 깊이(d3)이다.
제1 접합부, 제2 접합부가 제1 면, 제2 면과 평행하지 않은 경우의 D1, D2, d3에 대해서는 후술한다(도 24 참조).
본 실시 형태에서는, 제1 구멍(13a)과 제2 구멍(14a)은, 예를 들어 서로 동일한 형상 및 동일한 치수를 갖고, 서로 대향하도록 배치된다. 제1 구멍(13a)과 제2 구멍(14a)이 대칭적인 구조를 가짐으로써, 응력이나 보이드의 발생 등이 억제된다. D1 및 D2는 각각 절연 기판(11)의 두께(D11)의 절반(1/2) 미만인 것이 바람직하다. D1, D2가 이 범위 내이면, 제1 구멍(13a)과 제2 구멍(14a)이 대향하는 위치에 형성되어도, 절연 기판(11)을 관통하는 경우는 없다. 또한, 제1 구멍(13a)과 제2 구멍(14a)은 비대칭의 구조라도 좋다.
본 실시 형태에서는, R1은 R12 및 R11보다 크고, R2는 R12 및 R11보다 크다. 이로 인해, 제1 구멍(13a)을 형성하는 위치와 제2 구멍(14a)을 형성하는 위치가 어긋나도, 관통 구멍(150)을 형성할 수 있다. 즉, 제1 구멍(13a)의 제1 개구(13b)의 무게 중심을 지나, 절연 기판(11)의 제1 면에 수직인 직선(L1)(도 5c 참조)과, 제2 구멍(14a)의 제2 개구(14b)의 무게 중심을 지나, 절연 기판(11)의 제1 면에 수직인 직선(L2)(도 10c 참조)이 일치하지 않아도, 관통 구멍(150)을 형성할 수 있다.
제1 구멍(13a), 제2 구멍(14a) 및 제3 구멍(15)에는 각각 도체(예를 들어, 구리의 도금막)가 충전된다. 스루 홀 도체(160)는 제1 구멍(13a)을 충전하고 있는 도체(16a)와 제2 구멍(14a)을 충전하고 있는 도체(16b)와 제3 구멍(15)을 충전하고 있는 도체(16)로 이루어진다. 또한, 본 실시 형태에서는 얼라인먼트 마크(1000)에도 도체(16c)가 충전된다. 스루 홀 도체(160)는 제1 면의 도체 패턴(제1 도체 회로)(12a)과 절연 기판(11)의 제2 면의 도체 패턴(제2 도체 회로)(12b)을 전기적으로 접속한다.
도체 패턴(12a 및 12b)은, 예를 들어 도 1b에 도시한 바와 같이, 동일 기판[절연 기판(11)]에 있어서의 복수의 스루 홀 도체(160) 사이를 전기적으로 접속한다. 단, 이에 한정되지 않고, 도체 패턴(12a 및 12b)의 패턴은 임의이다.
또한, 프린트 배선판(10)에 있어서의 각 부의 재질, 형상, 치수 등의 상세에 대해서는, 후술하는 제조 방법의 설명 중에서 설명한다.
프린트 배선판(10)은 이하의 공정을 거쳐서 제조된다.
우선, 예를 들어 도 2에 도시한 바와 같이, 출발 기판으로서 도체층이 구비된 기판(100)을 준비한다. 도체층이 구비된 기판(100)은, 예를 들어 에폭시 수지와 글래스 크로스 등의 심재로 이루어지는 절연 기판(11)과, 예를 들어 동박으로 이루어지는 도체층(1001 및 1002)을 갖는다. 절연 기판(11)은 제1 면과 제1 면과는 반대측인 제2 면을 갖고 있다. 도체층(1001)은 절연 기판(11)의 제1 면에 형성되고, 도체층(1002)은 절연 기판(11)의 제2 면에 형성된다.
절연 기판(11)의 두께(D11)는 0.1㎜ 내지 0.8㎜가 바람직하다. 이 두께이면, 후공정에서 관통 구멍(150)(도 1a)을 레이저로 형성하기 쉽다. 절연 기판(11)의 두께(D11)는 0.3㎜ 내지 0.4㎜인 것이 보다 바람직하다. 절연 기판(11)의 강도를 확보할 수 있는 동시에, 후공정에서 관통 구멍(150)(도 1a)을 레이저로 형성하기 쉽다. 도체층(1001)의 두께(D12a), 도체층(1002)의 두께(D12b)는 각각, 예를 들어 12㎛이다.
도체층(1001 및 1002)의 재료로서는, 구리 외에, 니켈 등의 다른 금속, 또는 금속 이외의 도체도 사용할 수 있다. 단, 도체층(1001 및 1002)으로서는 동박이 바람직하고, 도체층이 구비된 기판(100)으로서는 구리 피복 적층판이 바람직하다. 본 실시 형태에서는 구리 피복 적층판[도체층이 구비된 기판(100)]을 출발 재료에 사용하고 있다.
절연 기판(11)은, 예를 들어 에폭시 수지, 폴리이미드 수지, 비스마레이미드트리아진 수지(BT 수지), 아릴화페닐렌에테르 수지(A-PPE 수지) 등의 절연성 재료로 이루어진다. 절연 기판(11)은 경화 종료된 수지와 보강재로 이루어지는 절연 기판이라도 좋다. 보강재로서는, 글래스 크로스, 글래스 부직포, 또는 아라미드 부직포가 바람직하다.
계속해서, 도 3a에 도시한 바와 같이, 예를 들어 드릴 또는 레이저 등에 의해, 도체층이 구비된 기판(100)(구리 피복 적층판)에 얼라인먼트 마크(1000)를 형성한다. 그 후, 도체층(1001 및 1002)을 흑화 처리한다. 얼라인먼트 마크(1000)가 형성되는 위치는, 도 3b에 도시한 바와 같이 도체층이 구비된 기판(100)의 4코너가 바람직하다. 또한, 얼라인먼트 마크(1000)는 절연 기판(11)을 관통하는 구멍이 바람직하다. 단, 이에 한정되지 않고, 얼라인먼트 마크(1000)는 비관통의 구멍이라도 좋다.
계속해서, 도체층이 구비된 기판(100)을 레이저 가공기에 세트한다. 그리고, 예를 들어 도 4에 도시한 바와 같이, 도체층(1001)에 레이저를 조사한다. 이에 의해, 도 5a에 도시한 바와 같이, 절연 기판(11)의 제1 면측에 제1 구멍(13a)이 형성된다. 레이저의 조사 위치는 얼라인먼트 마크(1000)를 기준으로 하여 위치 결정된다. 그리고, 레이저는 후공정에서 관통 구멍(150)(도 1a)을 형성할 예정의 위치(이하, 관통 구멍 형성 예정 위치라고 함)에 조사된다.
제1 구멍(13a)은, 도 5b에 도시한 바와 같이, 예를 들어 복수의 관통 구멍 형성 예정 위치에 형성된다. 단, 관통 구멍 형성 예정 위치의 수는 임의이고, 1개라도 좋다. 제1 구멍(13a)의 제1 개구(13b)의 형상은, 예를 들어 원형이다. 도 5a는 제1 구멍(13a)의 제1 개구(13b)의 무게 중심을 지나, 절연 기판(11)의 제1 면에 수직인 평면에서 기판을 절단함으로써 얻어지는 단면도이다. 도 5a에 도시한 바와 같이, 제1 구멍(13a)의 깊이는 d1이다. 제1 구멍(13a)의 깊이(d1)는 절연 기판(11)의 두께(D11)의 절반 미만인 것이 바람직하다. 제1 구멍(13a)의 깊이(d1)는 D11/30 내지 D11/3인 것이 바람직하다. 제1 개구(13b)의 폭(R1)(직경)은, 예를 들어 80㎛이다. 폭(R1)은 60 내지 100㎛인 것이 바람직하다.
제1 구멍(13a)의 내벽은, 도 5c에 도시한 바와 같이 테이퍼진다. 본 실시 형태에 있어서의 제1 구멍(13a)의 벽면은 절연 기판(11)의 제1 면으로부터 제2 면을 향해 제1 구멍(13a)의 폭(직경)이 서서히(예를 들어, 지수함수적으로) 작아지는 곡면이다. 즉, 절연 기판(11)의 제1 면으로부터 제2 면을 향해 제1 구멍(13a)이 테이퍼지는 것은, 절연 기판(11)의 제1 면으로부터 제2 면을 향해 제1 구멍(13a)의 내벽이 서서히 가늘어지는 것을 포함하고 있다.
제1 구멍(13a)의 제1 개구(13b)의 형상은 원형으로 한정되지 않고 임의이다. 예를 들어, 도 6a에 도시한 바와 같이, 제1 개구(13b)의 형상은 타원형이라도 좋다. 이 경우, 제1 개구(13b)의 폭(R1)은 긴 직경에 상당한다. 또한, 예를 들어 도 6b에 도시한 바와 같이 제1 개구(13b)의 형상은 사각형이라도 좋다. 이 경우, 제1 개구(13b)의 폭(R1)은 대각의 거리에 상당한다. 그 밖에, 제1 개구(13b)의 형상은 삼각형 또는 육각형 등의 다각형이라도 좋다.
제1 구멍(13a)의 벽면은 도 5c에 도시한 곡면으로 한정되지 않고, 예를 들어 도 7a에 도시한 바와 같이 경사면이라도 좋다. 즉, 도체층이 구비된 기판(100)의 제1 면으로부터 제2 면을 향해 제1 구멍(13a)이 테이퍼지는 것은, 제1 면으로부터 제2 면을 향해 제1 구멍(13a)이 직선적으로 직경 축소되는 것을 포함하고 있다. 또한, 제1 구멍(13a)이 테이퍼져 있는 것도 필수는 아니고, 예를 들어 도 7b에 도시한 바와 같이, 제1 구멍(13a)의 벽면은 도체층이 구비된 기판(100)의 제1 면에 수직이라도 좋다.
테이퍼지는 제1 구멍(13a)을 형성하는 방법을 이하에 예시한다.
예를 들어, 앞의 도 4에 도시한 바와 같이, 도체층(1001)에 직접 레이저를 조사함으로써, 앞의 도 5c에 도시한 바와 같은 테이퍼지는 제1 구멍(13a)을 형성할 수 있다. 도 4 중에, 레이저 강도(에너지)를 모식적으로 도시한다. 이 도 4의 예에서는 레이저 강도가 대략 균일하다.
단, 이 방법으로 한정되지 않고, 예를 들어 도 8a에 도시한 바와 같이, 도체층(1001)에 개구(1001a)를 형성하고, 그 개구(1001a)로부터 노출되는 절연 기판(11)에 레이저를 조사함으로써, 앞의 도 5c에 도시한 바와 같은 테이퍼지는 제1 구멍(13a)을 형성할 수 있다. 이 방법은, 소위 컨포멀 마스크법이다. 도 8a 중에, 레이저 강도(에너지)를 모식적으로 도시한다. 이 도 8a의 예에서는 레이저 강도가 대략 균일하다.
또한, 예를 들어 도 8b에 도시한 바와 같이, 중심부의 에너지가 주변부의 에너지보다 높은 레이저를 도체층이 구비된 기판(100)이나 절연 기판(11)에 조사함으로써도, 앞의 도 5c에 도시한 바와 같은 테이퍼지는 제1 구멍(13a)을 형성할 수 있다. 도 8b 중에, 레이저 강도(에너지)를 모식적으로 도시한다. 이 도 8b의 예에서는, 중심부의 에너지가 주변부의 에너지보다 강하다. 레이저의 강도가 중심으로부터 주변을 향해 지수함수적으로 에너지가 약해지고 있다. 테이퍼지는 제1 구멍(13a)을 형성하기 위해서는, 이러한 레이저 강도의 분포가 바람직하다.
복수의 펄스의 레이저를 조사하여, 제1 구멍(13a)을 형성해도 좋다. 이 경우, 최종 펄스의 레이저의 직경은 제1 펄스의 레이저의 직경보다 작게 하는 것이 바람직하다. 최종 펄스의 레이저에 중심부의 에너지 밀도가 주변부의 에너지 밀도보다 높은 레이저를 사용함으로써, 테이퍼지는 제1 구멍(13a)을 용이하게 형성할 수 있다.
레이저의 조사 횟수는 1회라도, 복수회라도 좋다. 단, 복수회의 레이저 조사이면, 제1 구멍(13a)의 형상이나 깊이(d1)를 제어하기 쉽다.
레이저 가공 장치의 마스크나 컨포멀 마스크법의 마스크의 크기를 조정함으로써 R1의 크기를 조정할 수 있다.
다음에, 도체층이 구비된 기판(100)을 뒤집어, 도체층이 구비된 기판(100)을 레이저 가공기에 세트한다. 그리고, 예를 들어 도 9에 도시한 바와 같이, 도체층이 구비된 기판(100)의 도체층(1002)에 레이저를 조사한다. 이에 의해, 도 10a에 도시한 바와 같이 제1 구멍(13a)에 대향하는 위치에 제2 구멍(14a)이 형성된다. 제2 구멍(14a)은 절연 기판(11)의 제2 면측에 형성된다. 레이저의 조사 위치는 얼라인먼트 마크(1000)를 기준으로 하여, 관통 구멍 형성 예정 위치에 위치 결정된다. 즉, 레이저는 제1 구멍(13a)에 대향하는 위치에 조사된다. 이에 의해, 제2 구멍(14a)은, 도 10b에 도시한 바와 같이 관통 구멍 형성 예정 위치에 형성된다. 제1 구멍(13a)과 제2 구멍(14a)이 서로 동일한 얼라인먼트 마크(1000)를 기준으로 하여 형성됨으로써, 양자의 위치 정밀도는 높아진다.
제2 구멍(14a)의 제2 개구(14b)의 형상은, 예를 들어 원형이다. 도 10a는 제2 구멍(14a)의 제2 개구의 무게 중심을 지나, 절연 기판(11)의 제1 면에 수직인 평면에서 기판을 절단함으로써 얻어지는 단면도이다. 도 10a에 도시한 바와 같이, 제2 구멍(14a)의 깊이는 d2이다. 제2 구멍(14a)의 깊이(d2)는 절연 기판(11)의 두께(D11)의 절반(1/2) 미만인 것이 바람직하다. 제2 구멍(14a)의 깊이(d2)는 D11/30 내지 D11/3인 것이 바람직하다. 폭(R2)(직경)은, 예를 들어 80㎛이다. 폭(R2)은 60 내지 100㎛인 것이 바람직하다.
제2 구멍(14a)은, 도 10c에 도시한 바와 같이 테이퍼진다. 본 실시 형태에 있어서의 제2 구멍(14a)의 벽면은 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제2 구멍(14a)의 폭(직경)이 서서히(예를 들어, 지수함수적으로) 작아지는 곡면이다. 즉, 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제2 구멍(14a)이 테이퍼지는 것은, 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제2 구멍(14a)의 내벽이 서서히 가늘어지는 것을 포함하고 있다.
제2 구멍(14a)의 제2 개구(14b)의 형상은 원형으로 한정되지 않고 임의이다. 예를 들어, 도 11a에 도시한 바와 같이, 제2 개구(14b)의 형상은 타원형이라도 좋다. 이 경우, 제2 개구(14b)의 폭(R2)은 긴 직경에 상당한다. 또한, 예를 들어 도 11b에 도시한 바와 같이, 제2 개구(14b)의 형상은 사각형이라도 좋다. 이 경우, 제2 개구(14b)의 폭(R2)은 대각의 거리에 상당한다. 그 밖에, 제2 개구(14b)의 형상은 삼각형 또는 육각형 등의 다각형이라도 좋다.
제2 구멍(14a)의 벽면은 도 10c에 도시한 곡면으로 한정되지 않고, 예를 들어 도 12a에 도시한 바와 같이, 경사면이라도 좋다. 즉, 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제2 구멍(14a)이 테이퍼지는 것은, 제2 면으로부터 제1 면을 향해 제2 구멍(14a)이 직선적으로 직경 축소하는 것을 포함하고 있다. 또한, 제2 구멍(14a)이 테이퍼져 있는 것도 필수는 아니고, 예를 들어 도 12b에 도시한 바와 같이, 제2 구멍(14a)의 벽면은 도체층이 구비된 기판(100)의 제2 면에 수직이라도 좋다.
테이퍼지는 제2 구멍(14a)의 형성 방법은, 기본적으로는 제1 구멍(13a)의 경우와 마찬가지이다. 즉, 예를 들어 앞의 도 9에 도시한 바와 같이 도체층(1002)에 직접 레이저를 조사함으로써, 테이퍼지는 제2 구멍(14a)을 형성할 수 있다. 그 밖에, 도 8a, 도 8b에 예시한 방법에 의해서도 도체층이 구비된 기판(100)의 제2 면측에, 테이퍼지는 제2 구멍(14a)을 형성할 수 있다.
본 실시 형태에서는 제1 구멍(13a)을 형성(도 4)한 후 도체층이 구비된 기판(100)을 뒤집어, 계속해서 제2 구멍(14a)을 형성(도 9)하고 있다. 그러나, 이에 한정되지 않는다. 예를 들어, 도 13에 도시한 바와 같이, 도체층이 구비된 기판(100)의 제1 면과 제2 면의 양쪽으로부터 레이저를 조사하여, 제1 구멍(13a)과 제2 구멍(14a)을 동시에 형성해도 좋다.
계속해서, 도 14에 도시한 바와 같이, 절연 기판(11)의 제2 면측으로부터 제2 구멍(14a)의 제2 개구(14b)에 의해 노출되어 있는 절연 기판(11)에 레이저를 조사한다. 레이저가 조사되는 위치는 제1 구멍(13a)의 제1 개구(13b) 내이고, 레이저는 얼라인먼트 마크(1000)를 기준으로 하여 조사되고 있다. 레이저로서는, 예를 들어 CO2 레이저 또는 UV-YAG(Ultraviolet-Visible-Yttrium-Aluminum-Garnet) 레이저 등을 사용할 수 있다. 이에 의해, 도 15a에 도시한 바와 같이, 제3 구멍(15)이 형성된다.
제3 구멍(15)을 형성함으로써, 제1 구멍(13a)과 제2 구멍(14a)과 제3 구멍(15)으로 이루어지는 관통 구멍(150)이 형성된다. 제1 구멍(13a)과 제2 구멍(14a)을 제3 구멍(15)으로 연결하므로, 제1 구멍(13a)의 깊이(d1)와 제2 구멍(14a)의 깊이(d2)의 합은 절연 기판(11)의 두께보다 작은 것이 바람직하다. 제1 구멍(13a)과 제2 구멍(14a)과 제3 구멍(15)으로 이루어지는 관통 구멍(150)을 형성하므로, 제1 구멍(13a)의 깊이와 제2 구멍(14a)의 깊이와 제3 구멍(15)의 깊이의 합은 절연 기판(11)의 두께보다 큰 것이 바람직하다.
그 후, 디스미어(De-smear) 처리를 한다. 이에 의해, 관통 구멍(150) 등에 남은 스미어가 제거된다. 또한, 이 구멍 뚫기[제3 구멍(15)의 형성]는 제1 면측으로부터 행해도 좋다.
레이저의 조사 위치는 얼라인먼트 마크(1000)를 기준으로 하여, 관통 구멍 형성 예정 위치에 위치 결정된다. 즉, 레이저는 제2 구멍(14a)과 제1 구멍(13a)을 연결하도록 조사된다. 이에 의해, 제1 구멍(13a)과 제2 구멍(14a)은 제3 구멍(15)에 의해 연결되어, 도체층이 구비된 기판(100)을 관통하는 관통 구멍(150)이 형성된다. 제1 구멍(13a), 제2 구멍(14a) 및 제3 구멍(15)이, 서로 동일한 얼라인먼트 마크(1000)를 기준으로 하여 형성됨으로써, 그들 3개의 위치 정밀도는 높아진다.
제3 구멍(15)의 제3 개구(15a) 및 제4 개구(15b)의 형상은, 도 15b(평면도)에 도시한 바와 같이, 각각 예를 들어 원형이다. 제3 개구(15a)의 폭(R11)(직경)은 20 내지 30㎛이고, 제4 개구(15b)의 폭(R12)(직경)은 40 내지 70㎛인 것이 바람직하다. R11과 R1의 비(R1/R11)는 1.5 내지 5가 바람직하다. R12와 R2의 비(R2/R12)는 1.1 내지 2.5가 바람직하다. 이 범위이면, 제1 구멍(13a)과 제2 구멍(14a)이 제3 구멍(15)에 의해 연결되기 쉽다.
제3 구멍(15)은 앞의 도 15a에 도시된 바와 같이 테이퍼진다. 본 실시 형태에 있어서의 제3 구멍(15)의 벽면은 경사면이다. 즉, 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제3 구멍(15)이 테이퍼지는 것은, 제2 면으로부터 제1 면을 향해 제3 구멍(15)이 직선적으로 직경 축소되는 것을 포함하고 있다.
제3 구멍(15)의 제3 개구(15a) 및 제4 개구(15b)의 형상은, 도 15b에 예시한 원형으로 한정되지 않고 임의이다. 예를 들어, 도 16a에 도시한 바와 같이, 제3 구멍(15)의 제3 개구(15a) 및 제4 개구(15b)의 형상은 타원형이라도 좋다. 이 경우, 제3 개구(15a)의 폭(R11) 및 제4 개구(15b)의 폭(R12)은 긴 직경에 상당한다. 또한, 예를 들어 도 16b에 도시한 바와 같이, 제3 개구(15a) 및 제4 개구(15b)의 형상은 사각형이라도 좋다. 이 경우, 제3 개구(15a)의 폭(R11) 및 제4 개구(15b)의 폭(R12)은 대각의 거리에 상당한다. 그 밖에, 제3 개구(15a) 및 제4 개구(15b)의 형상은 삼각형 또는 육각형 등의 다각형이라도 좋다. 또한, 도 16c에 도시한 바와 같이, 제3 개구(15a)의 형상과 제4 개구(15b)의 형상은 서로 달라도 좋다.
제3 구멍(15)의 벽면은 도 15a에 도시한 경사면으로 한정되지 않고, 예를 들어, 도 17a에 도시한 바와 같이 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제3 구멍(15)의 폭(직경)이 서서히 작아지는 곡면이라도 좋다. 즉, 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제3 구멍이 테이퍼지는 것은 절연 기판(11)의 제2 면으로부터 제1 면을 향해 제3 구멍(15)의 폭이 서서히 가늘어지는 것을 포함하고 있다. 또한, 제3 구멍(15)이 테이퍼져 있는 것도 필수는 아니고, 예를 들어 도 17b에 도시한 바와 같이, 제3 구멍(15)의 벽면은 절연 기판(11)의 제1 면 및 제2 면의 각각에 수직이라도 좋다. 이 경우, 제3 개구(15a)의 폭(R11)과 제4 개구(15b)의 폭(R12)은 동등해진다.
상술한 바와 같이, 본 실시 형태에서는 제1 구멍(13a) 및 제2 구멍(14a)을 형성한 후, 이들을 연통하는 제3 구멍(15)을 형성한다. 이로 인해, 도체층이 구비된 기판(100)의 양면으로부터 레이저를 조사함으로써, 도체층이 구비된 기판(100)을 관통하는 관통 구멍(150)을 형성하는 경우에 있어서, 제1 구멍(13a) 및 제2 구멍(14a)이 형성되어 있지 않은 도체층이 구비된 기판(100a)(도 18a)보다도, 본 실시 형태는 관통 구멍(150)을 용이하게 형성할 수 있다. 본 실시 형태의 방법에 따르면, 제1 구멍(13a)과 제2 구멍(14a)을 제1 구멍(13a)과 제2 구멍(14a)보다 가는 제3 구멍(15)으로 연결하므로, 도 18b에 도시한 바와 같이, 관통 구멍(150)의 직경(R1과 R2 중, 큰 쪽의 직경)을 작게 할 수 있다. 그로 인해, 관통 구멍(150) 사이의 피치를 작게 할 수 있으므로, 본 실시 형태의 프린트 배선판은 임피던스가 작아진다. 마찬가지로, 절연 기판(11)의 제1 면과 제2 면으로부터 레이저를 조사함으로써, 절연 기판(11)을 관통하는 관통 구멍(150)을 형성하는 경우에 있어서, 제1 구멍(13a) 및 제2 구멍(14a)이 형성되어 있지 않은 절연 기판(11)보다도, 본 실시 형태는 관통 구멍(150)을 용이하게 형성할 수 있다.
또한, 제1 구멍(13a) 및 제2 구멍(14a)을 갖지 않는 관통 구멍(150a)(도 19a 참조)은, 도 19b에 도시한 바와 같이 스루 홀 도체 내에 보이드가 남기 쉽다. 즉, 보이드가 발생하기 쉽다. 이에 대해, 본 실시 형태에서는, 제3 구멍(15)보다 큰 제1 구멍(13a)과 제2 구멍(14a)이 절연 기판(11)의 제1 면측과 제2 면측에 형성되어 있으므로, 관통 구멍(150a)에 비해, 본 실시 형태의 관통 구멍(150)은 도금으로 충전하기 쉽다.
제3 구멍(15)을 형성하는 방법으로서, 도체층이 구비된 기판(100)의 양면(제1 면 및 제2 면)으로부터 각각 구멍 뚫기(예를 들어, 레이저 조사)를 행하여 제3 구멍(15)을 형성하는 방법도 생각된다. 그러나, 이 경우, 제1 면으로부터 레이저를 조사하는 위치와 제2 면으로부터 레이저를 조사하는 위치를 높은 정밀도로 일치시킬 필요가 있으므로, 구멍 뚫기의 위치 결정에 엄격한 정밀도가 요구된다. 이 점, 본 실시 형태에서는, 편면으로부터만 구멍 뚫기를 행하므로, 그다지 높은 위치 정밀도가 요구되지 않는다.
계속해서, 관통 구멍(150)의 벽면을 포함하는 기판 표면에 도금을 석출시키기 위한 Pd 등의 촉매를 형성한다. 계속해서, 도 20a에 도시한 바와 같이, 예를 들어 무전해 도금에 의해, 관통 구멍(150)의 벽면을 포함하는 기판 표면에 무전해 도금막(1003)을 형성한다. 무전해 도금막(1003)의 재료로서는, 구리나 니켈, 티탄, 크롬 등을 채용할 수 있다. 무전해 도금막 이외에, 스퍼터막이나 CVD막을 예시할 수 있다. 스퍼터막이나 CVD막의 경우, 촉매는 불필요하다. 본 실시 형태에서는, 관통 구멍(150)의 벽면을 포함하는 기판 표면에 무전해 동도금에 의해 무전해 동도금막이 형성되어 있다.
다음에, 무전해 도금막(1003)을 시드층으로 하여, 예를 들어 전해 도금 처리를 행한다. 이에 의해, 도 20b에 도시한 바와 같이, 예를 들어 전해 도금막(1004)이 형성된다. 전해 도금막(1004)의 재료로서는, 구리나, 니켈, 땜납 등을 채용할 수 있다. 본 실시 형태에서는, 시드층 상에 전해 동도금에 의해 전해 동도금막이 형성되어 있다. 촉매가 시드로서 기능하는 경우, 무전해 도금막이나 스퍼터막 등의 시드층은 필요없다. 관통 구멍(150)의 벽면을 포함하는 기판 표면에 전해 도금막을 촉매를 통해 형성할 수 있다.
전해 도금막(1004)은 제1 구멍(13a), 제2 구멍(14a) 및 제3 구멍(15)에 충전된다. 동시에, 절연 기판(11)의 제1 면과 제2 면 상에 전해 도금막(1004) 등의 도체막이 형성된다. 절연 기판(11)의 제1 면 상에 형성되어 있는 도체막이 제1 도체막이고, 절연 기판(11)의 제2 면 상에 형성되어 있는 도체막이 제2 도체막이다. 본 실시 형태에서는, 전해 도금막(1004)은 도체층(1001, 1002)과 시드층을 통해 절연 기판(11)의 제1 면과 제2 면에 형성되어 있다.
스루 홀 도체(160)는 제1 구멍(13a)과 제2 구멍(14a), 제3 구멍(15)을 충전하는 도체로 이루어진다. 본 실시 형태에서는 스루 홀 도체(160)가 전해 동도금으로 이루어져 있다. 스루 홀 도체(160)로서는, 도금 이외에 도전성 페이스트를 예시할 수 있다. 도전성 페이스트의 경우, 시드층은 불필요하다. 도전성 페이스트 내에 분산되어 있는 도전성 재료로서, 땜납 피복되어 있는 구리나 은 등의 도전성 입자가 바람직하다. 스루 홀 도체(160)는 절연 기판(11)의 제1 면의 도체 패턴과 절연 기판(11)의 제2 면의 도체 패턴의 도통 등에 사용된다. 또한, 얼라인먼트 마크(1000)(관통 구멍)에도 도체(16c)가 형성된다.
계속해서, 예를 들어 에칭에 의해, 절연 기판(11) 표면의 전해 도금막(1004) 등을 패터닝한다. 이에 의해, 절연 기판(11)의 제1 면, 제2 면에, 각각 도체 패턴(12a, 12b)이 형성되고, 프린트 배선판(10)이 완성된다(도 1a 참조). 제1 면의 도체 패턴(12a)과 제2 면의 도체 패턴(12b)은 스루 홀 도체(160)를 통해 전기적으로 접속된다.
프린트 배선판(10)은, 예를 들어 외형 가공, 휨 수정, 통전 검사, 외관 검사 및 최종 검사 등을 거침으로써, 제품으로 된다.
(응용예)
프린트 배선판(10)을 코어 기판으로서 사용함으로써, 빌드업 프린트 배선판을 제조할 수 있다. 이 경우, 절연 기판(11)의 재료나 치수 등은 빌드업층 및 부품을 지지하는 것이 가능한 강도, 상층을 형성할 때에 필요한 내열성, 열팽창성, 치수 안정성, 또는 휨이나 비틀림에 대한 내구성 등이 얻어지도록 선정하는 것이 바람직하다. 도 21에, 프린트 배선판(10)을 사용하여 제조되는 다층 프린트 배선판(20)을 도시한다.
다층 프린트 배선판(20)은 프린트 배선판(10)과, 프린트 배선판(10)의 제1 면, 제2 면에 적층되어 있는 절연층(201, 202)과, 절연층(201, 202) 상에 형성되어 있는 도체 패턴(203, 204)과, 도체 패턴(12a)과 도체 패턴(203)을 전기적으로 접속하는 비어 도체(201b)와, 도체 패턴(12b)과 도체 패턴(204)을 전기적으로 접속하는 비어 도체(202b)와, 땜납 패드(201c, 202c)[도체 패턴(203, 204)의 일부]를 노출시키는 개구(205a, 206a)를 갖는 솔더 레지스트층(205, 206)과, 땜납 패드(201c, 202c) 상에 형성되어 있는 땜납 범프(205b, 206b)를 구비한다. 도체 패턴(203, 204)은, 예를 들어 회로로서 기능한다.
다층 프린트 배선판(20)의 제조 방법을 이하에 나타낸다.
우선, 프린트 배선판(10)을 코어 기판으로서 사용하여, 도 22a에 도시한 바와 같이, 프린트 배선판(10)의 양면(제1 면 및 제2 면) 상에 절연층(201, 202)을 형성한다. 프린트 배선판(10)의 제1 면과 제2 면은 대향하는 면이다. 구체적으로는, 예를 들어 프린트 배선판(10)의 양면 상에 절연 필름(아지노모토 파인 테크노 주식회사제의 ABF 시리즈)을 적층하고, 그 후, 그 절연 필름을 열경화함으로써 절연층(201, 202)이 형성된다.
다음에, 도 22b에 도시한 바와 같이, 절연층(201, 202)에, 예를 들어 레이저를 조사하여, 도체 패턴(12a, 12b)이나 스루 홀 도체(160)에 이르는 비어 홀(201a, 202a)을 형성한다. 계속해서, 비어 홀(201a, 202a)의 벽면과 절연층(201, 202) 상에, 예를 들어 구리로 이루어지는 무전해 도금막(211, 212)을 형성한다. 무전해 도금의 재료로서는, 구리 외에, 예를 들어 니켈 등을 사용할 수 있다. 무전해 도금 대신에, 스퍼터막을 사용해도 좋다. 무전해 도금막이나 스퍼터막은 시드층으로서 기능한다.
계속해서, 도 22c에 도시한 바와 같이, 무전해 도금막(211, 212) 상에 개구(213a, 214a)를 갖는 도금 레지스트(213, 214)를 형성한다. 계속해서, 개구(213a, 214a)로부터 노출되어 있는 무전해 도금막(211, 212) 상에, 예를 들어 구리로 이루어지는 전해 도금막(215, 216)을 형성한다. 전해 도금의 재료로서는, 구리 외에, 니켈 등을 사용할 수 있다. 그 후, 도금 레지스트(213, 214)를 제거한다.
계속해서, 전해 도금막(215, 216)으로부터 노출되어 있는 무전해 도금막(211, 212)을, 예를 들어 에칭에 의해 제거한다. 이에 의해, 도 23a에 도시한 바와 같이, 무전해 도금막(211, 212) 및 전해 도금막(215, 216)으로 이루어지는 도체 패턴(203, 204) 및 비어 도체(201b, 202b)가 형성된다. 비어 도체(201b, 202b)는 비어 홀(201a, 202a)에 도금막이 충전되어 있는 필드 비어인 것이 바람직하다. 덧붙여서 말하면, 시드층으로서 스퍼터막을 사용하는 경우에는, 스퍼터막과 스퍼터막 상의 전해 도금막으로 이루어지는 도체 패턴(203, 204) 및 비어 도체(201b, 202b)가 형성된다.
또한, 상술한 절연층(201, 202)의 형성으로부터 패터닝까지의 공정을, 적층하는 층의 수만큼 반복함으로써, 도 21에 도시한 다층 프린트 배선판(20)보다도 다층의 프린트 배선판을 제조할 수도 있다.
계속해서, 기판의 양면(제1 면 및 제2 면)에, 액상 또는 드라이 필름 형상의 감광성 레지스트(솔더 레지스트)를 도포 또는 라미네이트한다. 그리고, 소정의 패턴을 갖는 마스크 필름을 감광성 레지스트의 표면에 밀착시켜, 자외선으로 노광하여, 알칼리 수용액으로 현상한다. 그 결과, 도 23b에 도시한 바와 같이, 도체 패턴(203, 204)의 일부에 상당하는 땜납 패드(201c, 202c)를 노출시키기 위한 개구(205a, 206a)를 갖는 솔더 레지스트층(205, 206)이 형성된다. 개구(205a, 206a)는 비어 도체의 적어도 일부를 노출시켜도 좋다. 또한, 열경화형의 솔더 레지스트를 사용해도 좋다.
계속해서, 땜납 패드(201c, 202c) 상에 땜납 페이스트를 인쇄한다. 땜납 페이스트 대신에, 땜납 볼을 땜납 패드 상에 탑재해도 좋다. 그 후, 리플로우를 행하여, 앞의 도 21에 도시한 바와 같은 땜납 범프(205b, 206b)를 형성한다. 이에 의해, 다층 프린트 배선판(20)이 완성된다. 다층 프린트 배선판(20)은 땜납 범프(205b, 206b)를 통해, 예를 들어 IC 칩 등의 전자 부품 또는 도우터 보드 등과 전기적으로 접속된다.
이상, 본 발명의 실시 형태에 관한 도체층이 구비된 기판 및 그 제조 방법에 대해 설명하였지만, 본 발명은 상기 실시 형태로 한정되지 않는다. 예를 들어, 이하와 같이 변형하여 실시할 수도 있다.
상기 실시 형태에 있어서, 각 구멍의 위치, 사이즈, 또는 형상, 혹은 각 층의 재질, 사이즈, 패턴, 또는 층수 등은 본 발명의 취지를 일탈하지 않는 범위에 있어서 임의로 변경 가능하다.
예를 들어, 상기 실시 형태에서는 제1 구멍(13a)과 제2 구멍(14a)을, 서로 동일한 형상 및 동일한 치수로, 서로 대향하도록 배치하고 있다. 그러나, 이에 한정되지 않는다. 제1 구멍(13a)과 제2 구멍(14a)은 다른 형상이라도 좋고, 또한 다른 치수라도 좋다.
또한, 제1 구멍(13a)과 제2 구멍(14a)을, 어긋나게 하여(오프셋하여) 배치해도 좋다. 도 24에 직선(L1)과 직선(L2)이 일치하지 않는 관통 구멍(150b)을 도시한다. 관통 구멍(150b)에서는 제1 접합부가 제1 면과 평행하지 않으므로, D1은 제1 면과 제1 면으로부터 가장 가까운 제1 접합부와의 거리로 되고, 제2 접합부가 제2 면과 평행하지 않으므로, D2는 제2 면과 제2 면으로부터 가장 가까운 제2 접합부와의 거리로 된다. 또한, d3은 제1 접합부와 제2 접합부의 거리의 최대치이다. 제1 구멍(13a)과 제2 구멍(14a)이 오프셋됨으로써, 제1 구멍(13a)의 위치와 제2 구멍(14a)의 위치가 일치하고 있는 관통 구멍(150)[직선(L1)과 직선(L2)이 일치하고 있는 예]에 비해, 관통 구멍(150b)은 제1 구멍(13a)이나 제2 구멍(14a)보다 가늘은 제3 구멍(15)의 길이가 길어지기 쉽다. 그로 인해, 스루 홀 도체(160)의 신뢰성이 높아진다고 생각된다. 제3 구멍(15)은 가늘기 때문에, 프린트 배선판의 휨이 발생해도 스루 홀 도체(160)가 기판의 휨에 추종하기 쉬워진다고 생각된다. 그 결과, 스루 홀 도체(160)가 파손되기 어려워진다고 생각된다.
상기 실시 형태의 공정은 본 발명의 취지를 일탈하지 않는 범위에 있어서 임의로 순서를 변경할 수 있다. 또한, 용도 등에 따라서, 불필요한 공정을 생략해도 좋다.
상기 실시 형태에서는, 출발 기판으로서 도체층이 구비된 기판(100)을 사용하고 있다. 그러나, 이에 한정되지 않고, 예를 들어 도체층이 없는 절연 기판(11)을 출발 기판으로 해도 좋다. 절연 기판(11)을 출발 재료로 하는 경우, 도체층이 구비된 기판(100)을 출발 재료로 하는 공법과 동일한 방법으로 프린트 배선판(10)을 형성할 수 있다. 절연 기판(11)을 출발 재료로 하는 경우, 절연 기판(11) 상에 형성되는 도체 패턴은 시드층과 전해 도금막으로 이루어진다. 촉매가 시드로서 기능하는 경우, 절연 기판(11) 상에 형성되는 도체 패턴은 전해 도금막으로 이루어진다.
또한, 도 25에 도시한 바와 같이, 도체층이 없는 상태에서, 절연 기판(11)에 직접 레이저를 조사하여, 제1 구멍(13a), 제2 구멍(14a) 및 제3 구멍(15)을 형성해도 좋다. 이 경우, 중심부의 에너지가 주변부의 에너지보다 높은 레이저를 절연 기판(11)에 조사하는 방법(도 8b 참조)이 특히 유효하다. 이러한 방법에 따르면, 테이퍼져 있는 제1 구멍(13a), 제2 구멍(14a) 및 제3 구멍(15)을 용이하게 형성할 수 있다.
제1 구멍(13a), 제2 구멍(14a) 및 제3 구멍(15)의 형성 방법은 레이저로 한정되지 않고 임의이다. 예를 들어, 드릴 등에 의해 이들을 형성해도 좋다. 단, 제1 구멍(13a), 제2 구멍(14a) 및 제3 구멍(15)을 높은 정밀도로 형성하기 위해서는, 레이저가 바람직하다.
도금 방법도, 상기 실시 형태에 나타낸 방법으로 한정되지 않고 임의이다. 이하, 도금 방법의 다른 예를 나타낸다.
도 2 내지 도 4, 도 9, 도 14, 도 20a 등의 공정을 거쳐서, 관통 구멍(150)을 갖는 절연 기판(11)을 전해 도금액(1004a)에 침지한다. 절연 기판(11)은 관통 구멍(150)의 내벽을 포함하는 표면에 시드층이 형성되어 있는 것이 바람직하다. 단, 촉매가 시드로서 기능하는 경우, 시드층은 불필요하다. 전해 도금액(1004a)으로서는, 예를 들어 시판의 전해 동도금액을 사용할 수 있다.
그 후, 도 26a에 도시한 바와 같이, 절연 기판(11)의 제1 면에 절연체(2000)를 누른다. 또한, 절연 기판(11)의 제2 면에는 절연체(3000)를 누른다. 절연체(2000, 3000)로서는, 스펀지나 브러시 등을 이용할 수 있다. 도 26a에서는, 스펀지[절연체(2000, 3000)]는 시드층에 눌려 있다. 촉매가 시드로서 기능하는 경우, 출발 재료가 도체층이 구비된 기판(100)이라면 스펀지는 동박 등의 도체층에 눌리고, 출발 재료가 절연 기판(11)이라면 스펀지는 절연 기판에 눌린다.
계속해서, 도 26b에 도시한 바와 같이, 절연 기판(11)과 절연체(2000, 3000)의 적어도 한쪽을 이동시킨다. 즉, 절연 기판(11)과 절연체(2000, 3000)는 서로 반대 방향으로 이동한다. 이렇게 함으로써, 무전해 도금막(1003) 혹은 촉매가 시드층으로 되어, 절연 기판(11) 상에 전해 도금막(1004)(도 20b)이 형성된다.
이러한 방법에 따르면, 절연체(2000, 3000)를 사용하지 않은 전해 도금에 비해, 제1 면상 또는 제2 면 상에 형성되는 도체막[도체 패턴(12a, 12b)]의 두께가 얇아진다. 또한, 절연체(2000, 3000)를 절연 기판(11)으로 누르면서 전해 도금막(1004)을 형성하므로, 절연 기판(11)과 도체층 사이의 밀착력이 높아지기 쉽다. 관통 구멍(150) 내가 전해 도금막으로 충전되기 쉽다.
도금에 앞서, 도금막의 형성면에, 그래프트 폴리머 등에 의한 표면 처리를 실시해도 좋다. 특히, 출발 재료가 절연 기판(11)인 경우, 절연 기판(11)과 도금막의 밀착 강도가 높아진다.
각 도체층의 형성 방법은 임의이다. 단, 도체 회로 등의 도체 패턴을 형성하기 위해서는, 프린트 배선판의 분야에서 주지의 세미 애디티브(semi additive)법 또는 서브 트랙티브(subtractive)법에 의해 형성하는 것이 바람직하다.
상기 실시 형태에 있어서의 제1 면과 제2 면을 반대로 해도 좋다.
이상, 본 발명의 실시 형태에 대해 설명하였지만, 설계상의 사정이나 그 밖의 요인에 의해 필요해지는 다양한 수정이나 조합은, 「청구항」에 기재되어 있는 발명이나 「발명을 실시하기 위한 형태」에 기재되어 있는 구체예에 대응하는 발명의 범위에 포함된다고 이해되어야 한다.
본 발명의 양면 회로 기판은 전자 기기의 회로 기판에 적합하다. 또한, 본 발명의 양면 회로 기판의 제조 방법은 전자 기기의 회로 기판의 제조에 적합하다.
10 : 프린트 배선판(양면 회로 기판)
11 : 절연 기판
12a : 도체 패턴(제1 도체 회로)
12b : 도체 패턴(제2 도체 회로)
13a : 제1 구멍
13b : 제1 개구
14a : 제2 구멍
14b : 제2 개구
15 : 제3 구멍
15a : 제3 개구
15b : 제4 개구
16, 16a, 16b, 16c : 도체
20 : 다층 프린트 배선판(양면 회로 기판)
100 : 도체층이 구비된 기판
150 : 관통 구멍(스루 홀)
160 : 스루 홀 도체
201, 202 : 절연층
201a, 202a : 비어 홀
201b, 202b : 비어 도체
201c, 202c : 땜납 패드
203 : 도체 패턴(제1 도체 회로)
204 : 도체 패턴(제2 도체 회로)
205, 206 : 솔더 레지스트층
205b, 206b : 땜납 범프
1000 : 얼라인먼트 마크

Claims (14)

  1. 표리면의 한쪽을 제1 면, 다른 쪽을 제2 면으로 하는 기판을 준비하는 것과,
    상기 기판의 제1 면측에 제1 구멍을 형성하는 것과,
    상기 기판의 제2 면측에 제2 구멍을 형성하는 것과,
    상기 제1 구멍과 상기 제2 구멍을 연결하는 제3 구멍을 상기 기판 내에 형성함으로써, 상기 제1 구멍과 상기 제2 구멍과 상기 제3 구멍으로 이루어지는 관통 구멍을 상기 기판에 형성하는 것과,
    상기 기판의 제1 면에 제1 도체 회로를 형성하는 것과,
    상기 기판의 제2 면에 제2 도체 회로를 형성하는 것과,
    상기 관통 구멍을 도전성 물질로 충전함으로써, 상기 제1 도체 회로와 상기 제2 도체 회로를 전기적으로 접속하기 위한 스루 홀 도체를 형성하는 것을 포함하는 양면 회로 기판의 제조 방법이며,
    상기 제1 구멍은 상기 기판의 제1 면에 직경이 R1인 제1 개구를 갖고, 상기 제2 구멍은 상기 기판의 제2 면에 직경이 R2인 제2 개구를 갖고, 상기 제3 구멍의 직경은 상기 R1 및 상기 R2보다 작은 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  2. 제1항에 있어서, 상기 기판의 제1 면에 제1 도체막을 형성하는 것과, 상기 기판의 제2 면에 제2 도체막을 형성하는 것을 더 갖고, 상기 제1 도체막을 형성하는 것과 상기 제2 도체막을 형성하는 것과 상기 스루 홀 도체를 형성하는 것은 동시인 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  3. 제1항에 있어서, 상기 제1 구멍의 깊이와 상기 제2 구멍의 깊이의 합은 상기 기판 두께보다 작은 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  4. 제1항에 있어서, 상기 제1 구멍은 상기 기판의 상기 제1 면으로부터 상기 제2 면을 향해 테이퍼지는 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 구멍은 상기 기판의 상기 제2 면으로부터 상기 제1 면을 향해 테이퍼지는 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제3 구멍은 상기 기판의 상기 제2 면으로부터 상기 제1 면을 향해 테이퍼져 있는 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제3 구멍은 상기 기판의 상기 제1 면으로부터 상기 제2 면을 향해 테이퍼져 있는 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 구멍과 상기 제2 구멍과 상기 제3 구멍은 레이저에 의해 형성되어 있는 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 구멍의 깊이 및 상기 제2 구멍의 깊이는 각각 상기 기판 두께의 절반 미만인 것을 특징으로 하는, 양면 회로 기판의 제조 방법.
  10. 제1 면과 상기 제1 면과는 반대측인 제2 면을 갖고, 스루 홀 도체용 관통 구멍을 갖는 기판과,
    상기 기판의 제1 면에 형성되어 있는 제1 도체 회로와,
    상기 기판의 제2 면에 형성되어 있는 제2 도체 회로와,
    상기 관통 구멍에 형성되어, 상기 제1 도체 회로와 상기 제2 도체 회로를 전기적으로 접속하는 스루 홀 도체를 포함하는 양면 회로 기판이며,
    상기 관통 구멍은, 상기 기판의 제1 면측에 형성되어 있는 제1 구멍과, 상기 기판의 제2 면측에 형성되어 있는 제2 구멍과, 상기 제1 구멍과 상기 제2 구멍을 연결하고 상기 기판 내에 형성되어 있는 제3 구멍을 포함하고, 상기 제1 구멍은 상기 기판의 제1 면에 직경이 R1인 제1 개구를 갖고, 상기 제2 구멍은 상기 기판의 제2 면에 직경이 R2인 제2 개구를 갖고, 상기 제3 구멍의 직경은 상기 R1 및 상기 R2보다 작은 것을 특징으로 하는, 양면 회로 기판.
  11. 제10항에 있어서, 상기 제1 구멍의 깊이와 상기 제2 구멍의 깊이의 합은 상기 기판 두께보다 작은 것을 특징으로 하는, 양면 회로 기판.
  12. 제11항에 있어서, 상기 제1 구멍의 깊이 및 상기 제2 구멍의 깊이는 각각 상기 기판 두께의 절반 미만이고, 상기 제1 구멍의 깊이와 상기 제2 구멍의 깊이와 상기 제3 구멍의 깊이의 합은 상기 기판 두께보다 큰 것을 특징으로 하는, 양면 회로 기판.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 구멍은 상기 기판의 상기 제1 면으로부터 상기 제2 면을 향해 테이퍼져 있는 것을 특징으로 하는, 양면 회로 기판.
  14. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 제2 구멍은 상기 기판의 상기 제2 면으로부터 상기 제1 면을 향해 테이퍼져 있는 것을 특징으로 하는, 양면 회로 기판.
KR1020100053698A 2009-06-09 2010-06-08 양면 회로 기판 및 그 제조 방법 KR101148545B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US18523209P 2009-06-09 2009-06-09
US61/185,232 2009-06-09
US12/757,157 2010-04-09
US12/757,157 US8413324B2 (en) 2009-06-09 2010-04-09 Method of manufacturing double-sided circuit board

Publications (2)

Publication Number Publication Date
KR20100132454A true KR20100132454A (ko) 2010-12-17
KR101148545B1 KR101148545B1 (ko) 2012-05-25

Family

ID=43299940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053698A KR101148545B1 (ko) 2009-06-09 2010-06-08 양면 회로 기판 및 그 제조 방법

Country Status (5)

Country Link
US (2) US8413324B2 (ko)
JP (1) JP2010287879A (ko)
KR (1) KR101148545B1 (ko)
CN (1) CN101925264B (ko)
TW (1) TWI413473B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8931168B2 (en) 2011-03-30 2015-01-13 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101276333B1 (ko) * 2009-11-30 2013-06-18 한국전자통신연구원 3차원 인터커넥션 구조 및 그 제조 방법
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9078343B2 (en) 2011-02-22 2015-07-07 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US8595927B2 (en) 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
CH704884B1 (fr) * 2011-04-29 2015-04-30 Suisse Electronique Microtech Substrat destiné à recevoir des contacts électriques.
JP5002718B1 (ja) * 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
JP2013041926A (ja) * 2011-08-12 2013-02-28 Fujikura Ltd 部品内蔵基板の製造方法
JP5915882B2 (ja) * 2011-09-29 2016-05-11 日立化成株式会社 配線板及びその製造方法
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
JP6117492B2 (ja) * 2012-07-06 2017-04-19 シャープ株式会社 構造体
TWI487041B (zh) * 2012-08-08 2015-06-01 Subtron Technology Co Ltd 封裝載板及其製作方法
CN103796450B (zh) * 2012-10-29 2016-08-03 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法
US9214936B2 (en) 2013-06-18 2015-12-15 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
CN205902230U (zh) * 2013-11-07 2017-01-18 株式会社村田制作所 多层基板
JP6400928B2 (ja) * 2014-03-26 2018-10-03 京セラ株式会社 配線基板および電子装置
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6421430B2 (ja) * 2014-03-31 2018-11-14 デクセリアルズ株式会社 ポリマー素子、電子機器、カメラモジュールおよび撮像装置
KR101532171B1 (ko) * 2014-06-02 2015-07-06 삼성전기주식회사 인덕터 및 그 제조 방법
US9269607B2 (en) 2014-06-17 2016-02-23 Globalfoundries Inc. Wafer stress control with backside patterning
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
CN107027238B (zh) * 2016-01-29 2020-08-18 奥特斯(中国)有限公司 包括铜填充多径激光钻孔的元件载体
WO2018071874A2 (en) 2016-10-13 2018-04-19 Sanmina Corporation Improved multilayer printed circuit board via hole registration and accuracy
US10014260B2 (en) * 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
JP6717431B2 (ja) 2017-06-26 2020-07-01 株式会社村田製作所 多層配線基板、及び、多層配線基板の製造方法
KR101994758B1 (ko) * 2017-10-16 2019-07-01 삼성전기주식회사 박막형 인덕터
KR102438179B1 (ko) * 2017-11-02 2022-08-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지, 및 상기 반도체 장치의 제조 방법
JP2019098558A (ja) * 2017-11-29 2019-06-24 キヤノン株式会社 インクジェットヘッド用基板の製造方法
CN110165442B (zh) * 2018-02-12 2020-11-03 泰达电子股份有限公司 金属块焊接柱组合及其应用的电源模块
CN108767622B (zh) * 2018-06-04 2019-12-10 朋友电力科技有限公司 一种便于安装和更换导线与设备转换的连接器的制备工艺
KR20200055432A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
US11393761B2 (en) * 2018-12-25 2022-07-19 Tdk Corporation Circuit board and its manufacturing method
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN111508925B (zh) * 2019-01-31 2024-04-23 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造部件承载件的方法
JP7449076B2 (ja) * 2019-11-26 2024-03-13 Ngkエレクトロデバイス株式会社 セラミック配線基板の製造方法
CN111212527A (zh) * 2020-01-15 2020-05-29 广东科翔电子科技股份有限公司 一种应用于光模块高密度互连hdi板的通孔填镀方法
WO2021155222A1 (en) * 2020-01-31 2021-08-05 Ttm Technologies Inc. Printed circuit board assemblies with engineered thermal paths and methods of manufacturing
CN113453414A (zh) * 2020-03-27 2021-09-28 三赢科技(深圳)有限公司 双面二维码及其制作方法、柔性电路板
TWI764583B (zh) * 2021-02-22 2022-05-11 大陸商常州欣盛半導體技術股份有限公司 雙面及多層fpc用基板及其加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017968A (en) * 1975-09-18 1977-04-19 Jerobee Industries, Inc. Method of making plated through hole printed circuit board
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JP3226533B2 (ja) * 1990-10-01 2001-11-05 ソニー株式会社 多層配線基板及びその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP4234205B2 (ja) * 1996-11-08 2009-03-04 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティド 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
JPH11186717A (ja) 1997-12-19 1999-07-09 Mitsubishi Electric Corp 薄膜回路基板の製造方法
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP2003234572A (ja) * 2002-02-06 2003-08-22 Nitto Denko Corp 両面配線基板の製造方法
TWI271131B (en) * 2002-04-23 2007-01-11 Via Tech Inc Pattern fabrication process of circuit substrate
JP2003347700A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 配線基板
JP2004363212A (ja) 2003-06-03 2004-12-24 Hitachi Metals Ltd スルーホール導体を持った配線基板
JP4179186B2 (ja) * 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
TWI235019B (en) 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method
JP2008078343A (ja) 2006-09-21 2008-04-03 Cmk Corp プリント配線板及びその製造方法
US8191248B2 (en) * 2008-09-17 2012-06-05 Unimicron Technology Corp. Method for making an embedded structure
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8931168B2 (en) 2011-03-30 2015-01-13 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board

Also Published As

Publication number Publication date
US20120181076A1 (en) 2012-07-19
KR101148545B1 (ko) 2012-05-25
TW201112906A (en) 2011-04-01
CN101925264A (zh) 2010-12-22
JP2010287879A (ja) 2010-12-24
US8766106B2 (en) 2014-07-01
CN101925264B (zh) 2014-03-12
TWI413473B (zh) 2013-10-21
US8413324B2 (en) 2013-04-09
US20100307807A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
KR101148545B1 (ko) 양면 회로 기판 및 그 제조 방법
KR101039547B1 (ko) 프린트 배선판 및 그 제조 방법
JP5754333B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20120112069A (ko) 다층 프린트 배선판의 제조 방법
JP5165265B2 (ja) 多層プリント配線板の製造方法
CN102265709A (zh) 印刷电路板及其制造方法
CN107251661B (zh) 印刷配线板及其制造方法
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
TWI481329B (zh) 貫通孔形成方法及配線電路基板的製造方法
JP4734723B2 (ja) 同軸ビアホールを用いた多層配線基板の製造方法
JP5073395B2 (ja) 多層プリント配線板の製造方法
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
KR20130016100A (ko) 배선기판의 제조방법
JP3942535B2 (ja) 多層配線基板の製造方法
KR101170764B1 (ko) 다층 회로기판 제조방법
JP2014072311A (ja) 多層配線基板及びその製造方法
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
TW200829116A (en) Multilayer printed-wiring board and method of manufacturing the same
JP2003209364A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8