KR20080020936A - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 유전율이 1.5∼4.0인 고기능성 수지 기판의 일면에 이온빔 표면처리/진공 증착 및 전해 도금을 통해서 회로 패턴을 형성한 한 쌍의 기판 사이에 절연층을 배치하되 회로 패턴이 내층에 위치하도록 적층하여 내층을 형성한 후, 상술한 표면처리/진공 증착 및 전해 도금에 의해 외층을 빌드업하여 형성한 것에 특징이 있다.

본 발명에 따르면, 이온빔 표면처리/진공 증착을 통해서 기판과 금속층과의 밀착력을 향상시킬 수 있다. 또한, 단면에 회로 패턴을 갖는 한 쌍의 고기능성 수지 기판을 절연층을 사이에 두고 적층함으로써 내층 회로 패턴을 절연층에 함침할 수 있어 기판의 전체 두께를 줄이고 고 신뢰성의 미세 회로를 형성할 수 있는 이점이 있다.

인쇄회로기판, 고기능성 수지, 이온빔 표면처리, 진공 증착

Description

인쇄회로기판 및 그 제조방법 {Printed circuit board and manufacturing method thereof}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 이온빔 표면처리/진공 증착 및 전해 도금을 통해서 단면에 회로 패턴이 형성된 한 쌍의 고기능성 수지 기판을 절연층을 사이에 두고 적층함으로써 고 신뢰성의 미세 회로 구현이 가능한 박판 인쇄회로기판 및 그 제조방법에 관한 것이다.

최근 패키지 기판은 전자제품의 소형화, 고집적화 및 다기능화에 따라 경박단소 및 고밀도의 미세 회로 패턴을 구현하기 위해서 급속한 기술 개발이 이루어지고 있다. 특히, 경박 단소 및 미세 회로 패턴은 반도체 칩이 BGA(Ball grid array) 패키지 기판 상에 있는 CSP(Chip scale package) 제품군에서 크게 요구되고 있다. 그러나, 베이스 기판인 CCL(Copper clad lamination)에 통상의 에칭 공정을 통해서 회로를 형성하는 방법(Subtractive法)으로는 60피치 이하의 구현이 불가능하고, CCL의 동박 두께를 낮추거나 3㎛ 이하의 얇은 동박을 이용하여 회로를 형성하는 방법으로도 50 피치 이하의 배선을 형성하기가 어렵다.또한, BGA 패키지 기판 에 핀(pin) 수가 증가하고 칩 본딩 시 생기는 열 발생에 대처하기 위해 기존에 사용되었던 BT(bismaleimide triazine) 절연재 대신에 절연특성이 좋고 고온에서 안정한 절연재에 대한 개발이 요구되어지고 있다. 폴리이미드(PI), 액정폴리머(LCP), 폴리테트라플루오로에틸렌(PTFE)과 같은 절연재는 절연특성이 좋고 Tg가 높아 향후 절연재로의 채택가능성이 높으나 빌드업(build-up) 시 동박과의 접착력에 문제가 있어 적용에 어려움을 겪고 있다.

이와 관련하여, 종래기술의 일 실시예에 따른 인쇄회로기판의 제조공정을 도 5a 내지 도 5k에 나타내었는 바, 이하 이를 참조하여 설명한다.

우선, 양면에 동박층(12)이 적층되어 있는 에폭시계 수지 기판(11)을 통상의 에칭 및 드릴 공정을 통해서 도통홀(13)을 형성한다(도 5a 및 5b 참조). 이어서, 도통홀(13)이 형성된 기판의 표면을 디스미어(desmear) 처리하고 무전해 및 전해 판넬 도금을 통해서 무전해 동 도금층(14) 및 전해 동 도금층(15)을 형성한다(도 5c 참조). 도통홀(13)을 도전성 페이스트(16)로 충전한 후(도 5d 참조), 도통홀(13)을 포함하여 회로 패턴이 형성될 소정의 위치에 드라이 필름(17)을 도포하고(도 5e 참조), 통상의 노광/현상 및 에칭 공정을 통해서 불필요한 부분의 동박층을 제거한 다음 드라이 필름(17)을 제거하여 코어층 회로형성 과정을 완성한다(도 5f 참조).

다음, 외층 형성 공정을 수행하기 전에 기판 표면을 예를 들어, CZ 처리 등의 당업계에 공지된 통상의 표면처리를 한 후 에폭시계 수지 기판(18)의 일면에 동박층(19)이 적층된 단면 CCL을 상기 코어층에 적층하고(도 5g 참조), 통상의 에칭 및 드릴 공정을 통해서 블라인드 비아홀(20)을 형성한다(도 5h 참조). 이어서, 블라인드 비아홀(20)이 형성된 기판의 표면을 디스미어 처리하고 무전해/전해 판넬 도금을 통해서 동 도금층(21)을 형성한 후(도 5i 참조), 블라인드 비아홀(20)을 포함하여 회로 패턴이 형성될 소정의 위치에 드라이 필름(22)을 도포하고(도 5j 참조), 통상의 노광/현상 및 에칭 공정을 통해서 불필요한 부분의 동박층을 제거한 다음 드라이 필름(22)을 제거하여 외층 회로형성 과정을 완성한다(도 5k 참조).위에서 살펴본 바와 같이, 기존에는 미세 패턴을 가진 박판 제품을 개발하기 위해 패턴을 절연재층에 매립하거나, 3㎛ 이하의 동박을 이용하여 회로를 형성하는 방법이 시행되고 있으며, 또한 BT 절연재에 세미애더티브법를 도입하거나 동 도금을 통해 미세 패턴을 형성하는 방법이 시도되고 있으나 동 도금층과 절연재층과의 밀착력 문제를 해결하지 못하고 있는 실정이다.

이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 1.5∼4.0의 유전율을 갖는 고기능성 수지 기판의 일면에 이온빔 표면처리/진공 증착 및 전해 도금을 통해서 회로 패턴을 형성한 한 쌍의 기판 사이에 절연층을 배치하되 회로 패턴이 내층에 위치하도록 적층하여 내층을 형성한 후 외층을 빌드업함으로써 고기능 및 고신뢰성을 갖는 박판 인쇄회로기판을 제작할 수 있었고, 본 발명은 이에 기초하여 완성되었다.

따라서, 본 발명의 일 측면은 고기능성, 고밀도의 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 다른 측면은 균일한 임피던스 특성을 갖는 박판의 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 또 다른 측면은 미세 회로 구현이 가능하며 기판의 변형이 적고 층간 정합(layer to layer registration)이 우수한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 바람직한 제1 실시형태에 따른 인쇄회로기판은:

(a) 일면에 제1 회로 패턴을 갖는 제1 수지 기판;

(b) 일면에 제2 회로 패턴을 갖는 제2 수지 기판;

(c) 상기 제1 및 제2 수지 기판 사이에 상기 제1 및 제2 회로 패턴이 내층에 배치되도록 하여 적층되는 절연층;

(d) 상기 제1 및 제2 수지 기판과 절연층에 가공되는 블라인드 비아홀 및 도통홀;

(e) 상기 제1 수지 기판 및 상기 제2 수지 기판의 타면에 각각 형성되는 제3 회로 패턴 및 제4 회로 패턴; 및

(f) 상기 도통홀에 형성되는 금속층;

을 포함하며,

상기 제1 및 제2 수지 기판이 1.5∼4.0의 유전율을 가지며, 상기 제1 내지 제4 회로 패턴 및 금속층이 이온빔 표면처리 및 진공 증착에 의한 금속 증착 시드층과 전해 도금에 의한 금속 전해 도금층으로 이루어진 것임을 특징으로 한다.

상기 인쇄회로기판에서, 상기 제1 및 제2 수지 기판의 수지는 바람직하게는 폴리테트라플루오로에틸렌(PTFE: polytetrafluoroethylene), 폴리이미드(PI: polyimide), 액정폴리머(LCP: liquid crystal polymer) 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다.상기 절연층은 바람직하게는 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다.

본 발명의 바람직한 제1 실시형태에 따른 인쇄회로기판의 제조방법은:

(a) 1.5∼4.0의 유전율을 갖는 수지 기판을 제공하는 단계;

(b) 상기 수지 기판의 일면을 이온빔을 이용하여 표면처리하는 단계;

(c) 상기 표면처리된 수지 기판 상에 진공 증착법을 이용하여 금속 시드층을 형성하는 단계;

(d) 상기 금속 시드층 상에 전해 도금법을 이용하여 금속 패턴 도금층을 형성하는 단계;

(e) 상기 금속 패턴 도금층이 형성되지 않은 부위의 금속 시드층을 제거하여 회로 패턴을 형성하는 단계;

(f) 상기 회로 패턴이 형성된, 한 쌍의 수지 기판 사이에 절연층을 배치하되, 상기 회로 패턴이 각각 내층에 위치하도록 하여 적층하는 단계;

(g) 상기 적층된 기판에 블라인드 비아홀 및 도통홀을 형성하는 단계; 및

(h) 상기 블라인드 비아홀 및 도통홀이 형성된 기판을 이온빔을 이용하여 표면처리한 후, 상기 (c) 단계 내지 (e) 단계를 반복하는 단계;

를 포함하는 것을 특징으로 한다.

상기 방법에서, 상기 수지 기판은 바람직하게는 c-스테이지의 필름 타입일 수 있다.

상기 이온빔 표면처리 단계는 바람직하게는 Ar, O₂, N₂, Xe, CF₄, H₂, Ne, Kr 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 불활성 가스의 존재하에서 수행될 수 있다.상기 진공 증착법은 바람직하게는 스퍼터(sputter), 열증착(thermal evaporation), 이-빔(e-beam)법 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다.

본 발명의 바람직한 제2 실시형태에 따른 인쇄회로기판은:

(a) 일면에 제1 랜드를 포함하는 제1 회로 패턴을 갖는 제1 수지 기판;

(b) 일면에 제2 랜드를 포함하는 제2 회로 패턴을 갖는 제2 수지 기판;

(c) 상기 제1 및 제2 수지 기판 사이에 상기 제1 및 제2 회로 패턴이 내층에 배치되도록 하여 적층되는 절연층; (d) 상기 제1 랜드와 제2 랜드 사이에 전기적 접속을 위하여 형성되는 범프;

(e) 상기 제1 수지 기판 및 제2 수지 기판에 가공되는 블라인드 비아홀; 및

(f) 상기 제1 수지 기판 및 상기 제2 수지 기판의 타면에 각각 형성되는 제3 회로 패턴 및 제4 회로 패턴;

을 포함하며,

상기 제1 및 제2 수지 기판이 1.5∼4.0의 유전율을 가지며, 상기 제1 내지 제4 회로 패턴이 이온빔 표면처리 및 진공 증착에 의한 금속 증착 시드층과 전해 도금에 의한 금속 전해 도금층으로 이루어진 것임을 특징으로 한다.

본 발명의 바람직한 제2 실시형태에 따른 인쇄회로기판의 제조방법은:

(a) 1.5∼4.0의 유전율을 갖는 수지 기판을 제공하는 단계;

(b) 상기 수지 기판의 일면을 이온빔을 이용하여 표면처리하는 단계;

(c) 상기 표면처리된 수지 기판 상에 진공 증착법을 이용하여 금속 시드층을 형성하는 단계;

(d) 상기 금속 시드층 상에 전해 도금법을 이용하여 금속 패턴 도금층을 형성하는 단계;

(e) 상기 금속 패턴 도금층이 형성되지 않은 부위의 금속 시드층을 제거하여 랜드를 포함하는 회로 패턴을 형성하는 단계;

(f) 상기 랜드 상에 원추 형상의 범프를 형성하는 단계;

(g) 상기 원추 형상의 범프가 형성된 수지 기판 상에 절연층을 적층하여 상기 원추 형상의 범프의 일부가 상기 절연층을 관통하여 노출되도록 하는 단계;

(h) 상기 (a) 단계 및 (e) 단계를 반복하여 랜드를 포함하는 회로 패턴이 형성된 수지 기판을 준비하는 단계;

(i) 상기 (g) 단계에서 얻어진, 원추 형상의 범프의 일부가 노출된 절연층 상에 상기 (h) 단계에서 얻어진 수지 기판을 적층하되, 상기 범프를 사이에 두고 대응되는 랜드가 서로 위치되도록 하는 단계;

(j) 상기 (i) 단계에서 얻어진 적층된 기판에 블라인드 비아홀을 형성하는 단계; 및

(k) 상기 블라인드 비아홀이 형성된 기판을 이온빔을 이용하여 표면처리한 후, 상기 (c) 단계 내지 (e) 단계를 반복하는 단계;

를 포함하는 것을 특징으로 한다.

본 발명의 효과를 정리하면 다음과 같다.

(1) 이온빔 처리를 통한 고기능성 절연재의 고밀도 인쇄회로기판 적용가능

- 예를 들어, 패키지 기판의 주재료로 사용되는 BT 절연재에 비해 PI, LCP, PTFE와 같은, 약 1.5∼4.0의 유전율을 갖는 고기능성 절연재는 저유전율, 저유전 손실특성 등의 물질 특성을 나타내므로 고주파 기판에 사용이 가능하다.

- 기존에 습식 처리방식으로는 PI, LCP, PTFE의 고기능성 절연재와 도체층간의 밀착력을 확보하지 못해 층간 절연재로 제한적으로 사용되었으나 이온빔 표면처리를 통해 절연재와 도체층과의 밀착력을 향상시킬 수 있고, 이는 더 높은 신뢰성을 보장하여 패키지 기판으로 적용이 가능하다.

(2) 초박판의 기판 구조

- 절연재의 일면에 형성한 회로를 접착 절연층에 함침하고 그 후면에 회로를 형성함으로써 초박판의 기판을 만들 수 있다.

(3) 절연층 두께가 일정하여 임피던스 균일성 좋아짐- 기존에는 사용되는 빌드업 기판 자재가 적층시 자재의 두께가 일정하지 않아 기판 임피던스 균일성이 좋지 않았으나, 본 발명에서는 경화된 상태의 자재를 사용함으로써 층 두께가 일정하고, 전체 두께도 낮아 기판의 임피던스 균일성이 좋아진다.

(4) 세미애더티브법을 이용하여 25/25㎛ 이하의 미세 회로 형성이 가능

- 전 공정에 세미애더티브법을 적용함으로써 기존의 서브트렉티브와 얇은 동박을 사용하는 세미애더티브법의 미세 패턴 한계인 50피치 이하의 미세 회로 형성이 가능하다.

(5) 단면에 회로 형성 시 생기는 변형 감소 및 층간 정합(registration) 향상

- PI와 같은 필름 타입의 기판 자재를 이용하여 양면에 회로를 형성 시 열에 의한 변형이 발생하나 단면 회로를 형성시 반대면을 냉각장치에 붙여서 공정을 진행할 수 있어 열에 의한 변형이 감소되어, 층간 정합이 향상된다.

이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.

전술한 바와 같이, 본 발명에서는 폴리이미드(PI), 액정폴리머(LCP) 및 폴리테트라플루오로에틸렌(PTFE)과 같은, 약 1.5∼4.0의 유전율을 갖는 고기능성 수지에 이온빔 표면처리와 진공증착을 통해서 동박층을 형성하여 회로 패턴을 형성한 단면 기판을 절연층 양쪽에 레이업하여 적층하고 적층된 절연재 후면에 도통홀 및 비아홀을 형성한 후 외층 회로 패턴을 형성하여 된 고기능성 박판 인쇄회로기판 및 그 제조방법이 제공된다.

도 1a 내지 도 1j에 본 발명의 바람직한 제1 실시형태에 따른 인쇄회로기판의 제조공정 흐름을 개략적으로 나타내었다.

이하, 도 1a 내지 도 1j를 참조하여 본 발명에 따른 인쇄회로기판의 제조공정을 바람직한 일 실시예를 들어 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.

우선, 약 1.5∼4.0의 유전율을 갖는 수지로 된 인쇄회로기판용 수지 기판(101)을 준비한다(도 1a 참조). 기존에는 BT 등의 에폭시계 수지를 사용하였으나, 본 발명에서는 예를 들어, 폴리이미드(PI), 액정폴리머(LCP), 폴리테트라플루오로에틸렌(PTFE) 또는 이들이 조합된 고기능성 수지 기판을 사용한다. 상기 수지는 바람직하게는 c-스테이지의 완전 경화된 필름 타입의 절연재로서 층간 절연재로 사용된다.이어서, 상기 기판(101)의 일면을 이온빔을 이용하여 표면처리한 후, 이온빔 표면처리된 기판(101) 상에 진공 증착법을 이용하여 원하는 두께의 금속 시드층(102)을 형성한다(도 1b 참조).

여기서, 상기 금속으로는 회로 형성용으로 적용가능한 전도성 금속이라면 특별히 한정되지 않으나, 경제성을 고려하여 구리를 사용하는 것이 전형적이다.

상기 이온빔 표면처리 과정은 바람직하게는, Ar, O₂, N₂, Xe, CF₄, H₂, Ne, Kr 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 불활성 가스의 존재하에서 1E15∼1E19(ions/㎠)의 이온주입량 및 0.5∼20keV의 가속전압으로 수행될 수 있으나, 특별히 이에 한정되는 것은 아니며, 실제 공정 조건은 기판 재료에 따라 적절히 조절될 수 있음은 당업자에게 자명할 것이다.

이와 같은 건식 이온빔 표면처리 과정을 통해서 수지 기판과 후속 공정에서 형성될 금속 시드층과의 밀착력을 강화시킬 수 있다. 즉, 수지 기판 자재인 고분자 물질 표면에 에너지를 가진 불활성 또는 반응성 이온을 조사하여 여기시켜 불안정한 연결고리를 형성시키고 반응 가스(예를 들어, 산소)를 공급함으로써 화학반응을 일으켜 소수성에서 친수성 특성으로 표면을 변화시켜 자재 계면 밀착력을 강화시킴으로써 미세 회로 구현이 가능한 것이다.

한편, 상기 진공 증착법은 바람직하게는, 스퍼터(sputter), 열증착(thermal evaporation), 이-빔(e-beam)법 또는 이들이 조합되어 사용될 수 있으나, 당업계에 공지된 것이라면 특별히 이에 한정되는 것은 아니다.

이로부터 형성되는 금속 시드층의 두께는 0.02∼0.5㎛의 범위 내에서 적용 목적에 따라 적절히 조절될 수 있다.

이어서, 당업계에 공지된 바에 따라, 세미애더티브법을 이용하여 패턴 도금할 부분을 제외한 소정의 부위에 도금 레지스트로 작용할 드라이 필름(103)을 도포하고(도 1c 참조), 전해 금속 패턴 도금하여 금속 패턴 도금층(104)을 형성한다(도 1d 참조).

드라이 필름(103)을 제거하고, 패턴 도금층(104)이 형성되지 않은 부위의 금속 시드층(102)은 통상의 플레시 에칭법을 이용하여 제거하여 내층 회로층을 완성한다(도 1e 참조).

상술한 바와 같이 형성된, 한 쌍의 내층 회로층을 회로 패턴이 각각 내층에 위치되도록 위치시키고 그 사이에 프리프레그와 같은 접착 절연층(105)을 배치하여 적층한다(도 1f 참조). 상기 접착 절연층(105)은 적층시 성형성 확보 및 기판의 휨성을 보정하기 위해 사용되며, 당업계에 공지된 것이라면 특별히 한정되지 않는 바, 예를 들어, 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로부터 적절히 선택, 사용될 수 있다.이어서, 상기 적층된 기판 상에 내층과 외층을 연결하기 위한 블라인드 비아홀(106)과 도통홀(107)을 가공한다(도 1g 참조).

다음, 상기 블라인드 비아홀(106)과 도통홀(107)이 형성된 기판을 내층 형성 시와 동일한 방법에 따라 이온빔을 이용하여 표면처리한 후, 이온빔 표면처리된 기판(101) 상에 진공 증착법을 이용하여 원하는 두께의 금속 시드층(108)을 형성한 다(도 1h 참조).

이어서, 당업계에 공지된 바에 따라, 세미애더티브법을 이용하여 패턴 도금할 부분을 제외한 소정의 부위에 도금 레지스트로 작용할 드라이 필름(109)을 도포하고(도 1i 참조), 전해 금속 패턴 도금한 후 드라이 필름(109)을 제거하고 패턴 도금층(110)이 형성되지 않은 부위의 금속 시드층(108)은 통상의 플레시 에칭법을 이용하여 제거하여 외층 회로층을 완성한다(도 1j 참조). 이와 같이 제작된 기판 상에는 선택적으로, 인쇄회로기판의 적용 목적에 따라 당업계에 공지된 방법이라면 특별히 제한되지 않고 세미애더티브법을 이용한 외층의 빌드업 공정이 수회 더욱 반복적으로 수행되고, 소정의 후속 공정이 더욱 수행될 수 있음은 물론이다.

또한, 예를 들어, FCBGA 기판의 최외각층으로 적용될 경우, 당업계에 공지된 바에 따라, 외층 회로층 상에 솔더 레지스트를 도포하고 통상의 솔더 레지스트 오프닝 공정을 통해서 솔더 레지스트 오픈부를 형성한 후 당업계에 공지된 바에 따라 통상의 무전해 니켈/금 도금을 통해서 범프를 형성할 수 있다.

도 2a 내지 도 2l에 본 발명의 바람직한 제2 실시형태에 따른 인쇄회로기판의 제조공정 흐름을 개략적으로 나타내었다.

이하, 도 2a 내지 도 2l을 참조하여 본 발명에 따른 인쇄회로기판의 제조공정을 바람직한 일 실시예를 들어 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.

우선, 약 1.5∼4.0의 유전율을 갖는 수지로 된 인쇄회로기판용 수지 기 판(201)을 준비한다(도 2a 참조). 상기 수지 기판(201)으로는 도 1a에서 상술한 바와 같은 수지 기판이 사용될 수 있다.

이어서, 상기 기판(201)의 일면을 이온빔을 이용하여 표면처리한 후, 이온빔 표면처리된 기판(201) 상에 진공 증착법을 이용하여 원하는 두께의 금속 시드층(202)을 형성한다(도 2b 참조).

여기서, 상기 금속으로는 회로 형성용으로 적용가능한 전도성 금속이라면 특별히 한정되지 않으나, 경제성을 고려하여 구리를 사용하는 것이 전형적이다.

상기 이온빔 표면처리 과정 및 진공 증착법은 도 1b에서 상술한 바와 같이 수행될 수 있다.이로부터 형성되는 금속 시드층의 두께는 0.02∼0.5㎛의 범위 내에서 적용 목적에 따라 적절히 조절될 수 있다.

이어서, 당업계에 공지된 바에 따라, 세미애더티브법을 이용하여 패턴 도금할 부분을 제외한 소정의 부위에 도금 레지스트로 작용할 드라이 필름(203)을 도포하고(도 2c 참조), 전해 금속 패턴 도금하여 금속 패턴 도금층(204)을 형성한다(도 2d 참조).

드라이 필름(203)을 제거하고, 패턴 도금층(204)이 형성되지 않은 부위의 금속 시드층(202)은 통상의 플레시 에칭법을 이용하여 제거하여 랜드를 포함하는 내층 회로층을 완성한다(도 2e 참조).다음, 상기 랜드(204) 상에 바람직하게는 전도성 페이스틀 이용하여 원추 형상의 범프(205)를 형성한다(도 2f 참조).

상기 전도성 페이스트로는 당업계에 공지된 것이라면 특별히 제한되지 않고 사용 가능하다. 통상 페이스트 수지 조성물의 구성은 전기 전도성을 가지는 금속 가루나 카본가루, 바인더 수지, 경화제, 촉매, 첨가제 등으로부터 이루어지며, 필요에 따라 희석제, 다른 충전제 등을 첨가한다. 일례로는 은 페이스트 수지 조성물, 동 페이스트 수지 조성물, 금·은 페이스트 수지 조성물, 은·카본 페이스트 수지 조성물 등을 들 수 있다. 또한, 상기 전기 전도성 페이스트 수지 조성물의 전기 전도성 분체는 특별히 한정되지 않고, 일반적으로 공지된 것을 사용할 수 있다. 구체적으로는, 금, 은, 구리, 팔라듐, 니켈, 코발트 등의 금속 단품, 이러한 공지의 합금, 납땜, 스테인레스 등의 분체 등, 카본도 1종 또는 2종 이상 사용 가능하다. 크기는 특별히 제한은 없고, 또 형상도 특별히 한정되지 않으며, 일반적으로 공지된 것을 사용할 수 있다. 구체적으로는 원형, 부정형, 바늘 모양, 박편 모양, 특수 형상 등이 있으며, 이 중 1종 또는 2종 이상을 조합하여 사용한다. 원형, 부정형의 경우 페이스트 내에 침강 없이 분산시키기 위해서는 입자의 직경이 0.1∼10㎛인 것이 바람직하다. 또한, 나노 입자의 공지의 금속, 카본을 사용할 수 있으며 이 경우 통상 상기 전기 전도성 입자와 조합하여 사용된다.

이어서, 상기 원추 형상의 범프(205)가 형성된 수지 기판 상에 예를 들어 그 사이에 프리프레그와 같은 B-스테이지의 절연층(206)을 적층하여 상기 원추 형상의 범프(205)의 일부가 상기 절연층(206)을 관통하여 노출되도록 한다(도 2g 참조).

한편, 상기 도 2a 내지 도 2e에서 상술한 바에 따라 랜드를 포함하는 회로 패턴이 형성된 수지 기판을 별도로 준비한다.

이와 같이 준비된 수지 기판을 상기 도 2g에서 얻어진, 원추 형상의 범프(205)의 일부가 노출된 절연층(206) 상에 적층하되, 상기 범프(205)를 사이에 두 고 대응되는 랜드(202+204)가 서로 위치되도록 한다(도 2h 참조).

이어서, 상기 적층된 기판 상에 내층과 외층을 연결하기 위한 블라인드 비아홀(207)을 가공한다(도 2i 참조).

다음, 상기 블라인드 비아홀(207)이 형성된 기판을 내층 형성 시와 동일한 방법에 따라 이온빔을 이용하여 표면처리한 후, 이온빔 표면처리된 기판(201) 상에 진공 증착법을 이용하여 원하는 두께의 금속 시드층(208)을 형성한다(도 2j 참조).이어서, 당업계에 공지된 바에 따라, 세미애더티브법을 이용하여 패턴 도금할 부분을 제외한 소정의 부위에 도금 레지스트로 작용할 드라이 필름(209)을 도포하고(도 2k 참조), 전해 금속 패턴 도금한 후 드라이 필름(209)을 제거하고 패턴 도금층(210)이 형성되지 않은 부위의 금속 시드층(208)은 통상의 플레시 에칭법을 이용하여 제거하여 외층 회로층을 완성한다(도 2l 참조).

이와 같이 제작된 기판 상에는 선택적으로, 인쇄회로기판의 적용 목적에 따라 당업계에 공지된 방법이라면 특별히 제한되지 않고 세미애더티브법을 이용한 외층의 빌드업 공정이 수회 더욱 반복적으로 수행되고, 소정의 후속 공정이 더욱 수행될 수 있음은 물론이다.

또한, 예를 들어, FCBGA 기판의 최외각층으로 적용될 경우, 당업계에 공지된 바에 따라, 외층 회로층 상에 솔더 레지스트를 도포하고 통상의 솔더 레지스트 오프닝 공정을 통해서 솔더 레지스트 오픈부를 형성한 후 당업계에 공지된 바에 따라 통상의 무전해 니켈/금 도금을 통해서 범프를 형성할 수 있다.

도 3 및 도 4는 상술한 공정에 따라 제작된 인쇄회로기판의 바람직한 일례를 광학현미경으로 500배 확대하여 나타낸 단면도이다.

도 3의 경우, 도 1f에 해당되는 기판의 실례를 나타낸 것으로서, 적층 조건은 특별히 한정되는 것은 아니나, 180∼220℃의 온도 및 30∼40kg/㎠ 하에서 수행될 수 있다. 고기능성 수지 기판으로서 25㎛ 두께의 폴리이미드 기판이 사용되었으며, 접착 절연층으로서 40㎛ 두께의 프리프레그(PPG)가 사용되었다.

도 4의 경우, 도 1j에 따라 제작된 기판 상에 접착 절연층으로서 프리프레그를 이용하여 또 하나의 폴리이미드 기판을 적층한 상태를 나타낸 도면이다.

이와 같이 제조되는 빌드업 인쇄회로기판은 HDI(High Density Interconnection), UT-CSP(Ultra Thin-Chip Scale Package), BGA(Ball Grid Array), FCBGA(Flip Chip BGA) 등 특별히 한정되지 않고 미세 회로를 구현하고자 하는 모든 제품에 적용 가능하다.전술한 바와 같이, 본 발명에서는 고기능성 절연 기판 자재를 사용하고자 한다. 사용되는 절연 기판 자재의 두께가 일정해 기존 빌드업 절연재인, BT와 같은 에폭시계 절연 기판 자재에 비해 기판의 임피던스 균일성이 향상되고 절연 특성이 우수하다. 또한, 내층 회로 패턴이 절연층에 함침됨으로써 기판 전체 두께를 낮출 수 있고 절연재 외층에 세미애더티브법으로 회로를 형성하고 비아홀 및 층간 도통홀을 도금으로 동시에 채움으로써 전체 기판 두께가 얇고 미세 패턴을 갖는 박판 인쇄회로기판을 제작할 수 있다.

이상 본 발명을 바람직한 실시예를 통하여 상세히 설명하였으나, 이는 본 발 명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

도 1a 내지 도 1j는 본 발명의 바람직한 제1 실시형태에 따른 인쇄회로기판의 제조공정 흐름을 개략적으로 나타낸 단면도이다.

도 2a 내지 도 2l은 본 발명의 바람직한 제2 실시형태에 따른 인쇄회로기판의 제조공정 흐름을 개략적으로 나타낸 단면도이다.

도 3은 본 발명의 바람직한 일 실시예에 따라 제작된 인쇄회로기판의 단면 구조를 나타낸 광학현미경 사진이다(×500).

도 4는 본 발명의 바람직한 다른 실시예에 따라 제작된 인쇄회로기판의 단면 구조를 나타낸 광학현미경 사진이다(×500).

도 5a 내지 도 5k는 종래기술의 일 실시예에 따른 인쇄회로기판의 제조공정 흐름을 개략적으로 나타낸 단면도이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

11, 18 : 에폭시계 수지 기판 12, 19 : 동박층

13 : 도통홀 14 : 무전해 동 도금층

15 : 전해 동 도금층 16 : 도전성 금속 페이스트

17, 22 : 드라이 필름 20 : 블라인드 비아홀

21 : 동 도금층

101 : 수지 기판 102, 108 : 금속 시드 증착층

103, 109 : 드라이 필름 104, 110 : 금속 전해 패턴 도금층

105 : 절연층 106 : 블라인드 비아홀

107 : 도통홀

201 : 수지 기판 202, 208 : 금속 시드 증착층

203, 209 : 드라이 필름 204, 210 : 금속 전해 패턴 도금층

205 : 범프 206 : 절연층

207 : 블라인드 비아홀

Claims (18)

1. (a) 일면에 제1 회로 패턴을 갖는 제1 수지 기판;

   (b) 일면에 제2 회로 패턴을 갖는 제2 수지 기판;

   (c) 상기 제1 및 제2 수지 기판 사이에 상기 제1 및 제2 회로 패턴이 내층에 배치되도록 하여 적층되는 절연층;

   (d) 상기 제1 및 제2 수지 기판과 절연층에 가공되는 블라인드 비아홀 및 도통홀;

   (e) 상기 제1 수지 기판 및 상기 제2 수지 기판의 타면에 각각 형성되는 제3 회로 패턴 및 제4 회로 패턴; 및(f) 상기 도통홀에 형성되는 금속층;

   을 포함하며,

   상기 제1 및 제2 수지 기판이 1.5∼4.0의 유전율을 가지며, 상기 제1 내지 제4 회로 패턴 및 금속층이 이온빔 표면처리 및 진공 증착에 의한 금속 증착 시드층과 전해 도금에 의한 금속 전해 도금층으로 이루어진 것임을 특징으로 하는 인쇄회로기판.
2. 제1항에 있어서, 상기 제1 및 제2 수지 기판의 수지가 폴리테트라플루오로에틸렌(PTFE: polytetrafluoroethylene), 폴리이미드(PI: polyimide), 액정폴리머(LCP: liquid crystal polymer) 및 이들의 조합으로 이루어진 군으로부터 선택된 것임을 특징으로 하는 인쇄회로기판.
3. 제1항에 있어서, 상기 절연층이 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로 이루어진 군으로부터 선택된 것임을 특징으로 하는 인쇄회로기판.
4. (a) 1.5∼4.0의 유전율을 갖는 수지 기판을 제공하는 단계;

   (b) 상기 수지 기판의 일면을 이온빔을 이용하여 표면처리하는 단계;

   (c) 상기 표면처리된 수지 기판 상에 진공 증착법을 이용하여 금속 시드층을 형성하는 단계;

   (d) 상기 금속 시드층 상에 전해 도금법을 이용하여 금속 패턴 도금층을 형성하는 단계;

   (e) 상기 금속 패턴 도금층이 형성되지 않은 부위의 금속 시드층을 제거하여 회로 패턴을 형성하는 단계;

   (f) 상기 회로 패턴이 형성된, 한 쌍의 수지 기판 사이에 절연층을 배치하되, 상기 회로 패턴이 각각 내층에 위치하도록 하여 적층하는 단계;

   (g) 상기 적층된 기판에 블라인드 비아홀 및 도통홀을 형성하는 단계; 및

   (h) 상기 블라인드 비아홀 및 도통홀이 형성된 기판을 이온빔을 이용하여 표면처리한 후, 상기 (c) 단계 내지 (e) 단계를 반복하는 단계;

   를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
5. 제4항에 있어서, 상기 수지 기판이 c-스테이지의 필름 타입인 것을 특징으로 하는 인쇄회로기판의 제조방법.
6. 제4항에 있어서, 상기 이온빔 표면처리 단계가 Ar, O₂, N₂, Xe, CF₄, H₂, Ne, Kr 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 불활성 가스의 존재하에서 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
7. 제4항에 있어서, 상기 진공 증착법이 스퍼터(sputter), 열증착(thermal evaporation), 이-빔(e-beam)법 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
8. 제4항에 있어서, 상기 수지 기판의 수지가 폴리테트라플루오로에틸렌, 폴리이미드, 액정폴리머 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
9. 제4항에 있어서, 상기 절연층이 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
10. (a) 일면에 제1 랜드를 포함하는 제1 회로 패턴을 갖는 제1 수지 기판;

    (b) 일면에 제2 랜드를 포함하는 제2 회로 패턴을 갖는 제2 수지 기판;

    (c) 상기 제1 및 제2 수지 기판 사이에 상기 제1 및 제2 회로 패턴이 내층에 배치되도록 하여 적층되는 절연층;

    (d) 상기 제1 랜드와 제2 랜드 사이에 전기적 접속을 위하여 형성되는 범프;

    (e) 상기 제1 수지 기판 및 제2 수지 기판에 가공되는 블라인드 비아홀; 및

    (f) 상기 제1 수지 기판 및 상기 제2 수지 기판의 타면에 각각 형성되는 제3 회로 패턴 및 제4 회로 패턴;

    을 포함하며,

    상기 제1 및 제2 수지 기판이 1.5∼4.0의 유전율을 가지며, 상기 제1 내지 제4 회로 패턴이 이온빔 표면처리 및 진공 증착에 의한 금속 증착 시드층과 전해 도금에 의한 금속 전해 도금층으로 이루어진 것임을 특징으로 하는 인쇄회로기판.
11. 제10항에 있어서, 상기 제1 및 제2 수지 기판의 수지가 폴리테트라플루오로에틸렌, 폴리이미드, 액정폴리머 및 이들의 조합으로 이루어진 군으로부터 선택된 것임을 특징으로 하는 인쇄회로기판.
12. 제10항에 있어서, 상기 절연층이 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로 이루어진 군으 로부터 선택된 것임을 특징으로 하는 인쇄회로기판.
13. (a) 1.5∼4.0의 유전율을 갖는 수지 기판을 제공하는 단계;

    (b) 상기 수지 기판의 일면을 이온빔을 이용하여 표면처리하는 단계;

    (c) 상기 표면처리된 수지 기판 상에 진공 증착법을 이용하여 금속 시드층을 형성하는 단계;

    (d) 상기 금속 시드층 상에 전해 도금법을 이용하여 금속 패턴 도금층을 형성하는 단계;

    (e) 상기 금속 패턴 도금층이 형성되지 않은 부위의 금속 시드층을 제거하여 랜드를 포함하는 회로 패턴을 형성하는 단계;

    (f) 상기 랜드 상에 원추 형상의 범프를 형성하는 단계;

    (g) 상기 원추 형상의 범프가 형성된 수지 기판 상에 절연층을 적층하여 상기 원추 형상의 범프의 일부가 상기 절연층을 관통하여 노출되도록 하는 단계;

    (h) 상기 (a) 단계 및 (e) 단계를 반복하여 랜드를 포함하는 회로 패턴이 형성된 수지 기판을 준비하는 단계;

    (i) 상기 (g) 단계에서 얻어진, 원추 형상의 범프의 일부가 노출된 절연층 상에 상기 (h) 단계에서 얻어진 수지 기판을 적층하되, 상기 범프를 사이에 두고 대응되는 랜드가 서로 위치되도록 하는 단계;

    (j) 상기 (i) 단계에서 얻어진 적층된 기판에 블라인드 비아홀을 형성하는 단계; 및

    (k) 상기 블라인드 비아홀이 형성된 기판을 이온빔을 이용하여 표면처리한 후, 상기 (c) 단계 내지 (e) 단계를 반복하는 단계;

    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
14. 제13항에 있어서, 상기 수지 기판이 c-스테이지의 필름 타입인 것을 특징으로 하는 인쇄회로기판의 제조방법.
15. 제13항에 있어서, 상기 이온빔 표면처리 단계가 Ar, O₂, N₂, Xe, CF₄, H₂, Ne, Kr 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 불활성 가스의 존재하에서 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
16. 제13항에 있어서, 상기 진공 증착법이 스퍼터, 열증착, 이-빔법 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
17. 제13항에 있어서, 상기 수지 기판의 수지가 폴리테트라플루오로에틸렌, 폴리이미드, 액정폴리머 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
18. 제13항에 있어서, 상기 절연층이 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.

Images