TWI566659B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI566659B
TWI566659B TW103132238A TW103132238A TWI566659B TW I566659 B TWI566659 B TW I566659B TW 103132238 A TW103132238 A TW 103132238A TW 103132238 A TW103132238 A TW 103132238A TW I566659 B TWI566659 B TW I566659B
Authority
TW
Taiwan
Prior art keywords
electrical connection
opening
connection pad
dielectric layer
layer
Prior art date
Application number
TW103132238A
Other languages
English (en)
Other versions
TW201613439A (en
Inventor
孫銘成
林俊賢
沈子傑
邱士超
白裕呈
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103132238A priority Critical patent/TWI566659B/zh
Priority to CN201410621456.XA priority patent/CN105633054A/zh
Priority to US14/805,524 priority patent/US20160086879A1/en
Publication of TW201613439A publication Critical patent/TW201613439A/zh
Application granted granted Critical
Publication of TWI566659B publication Critical patent/TWI566659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Laser Beam Processing (AREA)

Description

封裝基板及其製法
本發明提供一種封裝基板及其製法，尤指以雷射將封裝基板貫通的封裝基板及其製法。
隨著提高電子產品功能的需求，對封裝基板之製造技術的要求也不斷提高，遂產生了各種封裝基板之製造技術。
請參照第1圖，其係習知之封裝基板1的剖視圖。第1圖係以四層線路型式之封裝基板為例，封裝基板1係包括基板本體10、第一線路層11、第一介電層13、第二線路層12、第四線路層15、第二介電層16、第三線路層14、導電通孔18及導電盲孔19。
如上所述之基板本體10具有相對之第一表面10a及第二表面10b，且該基板本體10之材料可為玻纖材，該第一線路層11形成於該第一表面10a上且具有第一電性連接墊111，該第一介電層13形成於該第一表面10a及第一線路層11上，該第二線路層12形成於該第一介電層13上且具有第二電性連接墊121，該第三線路層14形成於該第二表面10b上且具有第三電性連接墊141，該第二介電層16形 成於該第二表面10b及第三線路層14上，而該第四線路層15形成於該第二介電層16上且具有第四電性連接墊151。該第一介電層13上可視需要形成第一絕緣保護層30，該第一絕緣保護層30具有露出該第二電性連接墊121的第一絕緣保護層開口301，而於該第一絕緣保護層開口301中之該第二電性連接墊121上則形成例如為銲球的導電元件32，並且該第二介電層16上亦可視需要形成第二絕緣保護層31，該第二絕緣保護層31具有露出該第四電性連接墊151的第二絕緣保護層開口311，而於該第二絕緣保護層開口311中之該第四電性連接墊151上則形成例如為銲球的導電元件32。
然而，如上所述之導電通孔18與導電盲孔19係藉由雷射燒灼方式於基板本體10、第一介電層13及第二介電層16中形成盲孔(未標示)並隨後在該盲孔中形成導電材料而逐層形成，因此造成製程時間較長的問題。
請參照第2圖，其係習知之封裝基板1之另一態樣的剖視圖，其與第1圖之差異係在於，第2圖係以單一之導電通孔18貫穿基板本體10、各電性連接墊及各介電層，而形成該導電通孔18之方式係先以鑽頭貫穿該基板本體10、各電性連接墊及各介電層以形成通孔17，並於該通孔17中形成該導電通孔18，然而，鑽頭所形成之通孔17的寬度P係大於100微米，因此導電通孔18之寬度亦大於100微米，從而造成線路無法高密度分布的問題。
此外，習知之封裝基板1於基板本體10內另可形成金 屬層(未圖示)，以利形成通孔17後以電鍍方式將導電通孔18形成於該通孔17中，然而，由於金屬層會阻擋光線，故於該封裝基板1之兩側鑽孔時，不易達成封裝基板1之兩側的精確對位(無法由透光程度判斷對位與否)，從而造成對位失敗及後續電性連接失敗之問題。
因此，如何避免上述習知技術中之種種問題，實為目前業界所急需解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種封裝基板，係包括：具有相對之第一表面及第二表面的基板本體；形成於該第一表面上且具有複數第一電性連接墊的第一線路層，且各該第一電性連接墊具有貫穿該第一電性連接墊的第一開孔；形成於該第一表面及第一線路層上的第一介電層；形成於該第一介電層上且具有複數第二電性連接墊的第二線路層；形成於該第二表面上且具有複數第三電性連接墊的第三線路層，且各該第三電性連接墊具有對應該第一開孔並貫穿該第三電性連接墊的第三開孔；形成於該第二表面及第三線路層上的第二介電層；形成於該第二介電層上且具有複數第四電性連接墊的第四線路層；貫穿該基板本體之第一表面及第二表面、第一介電層與第一介電層的複數通孔，該複數通孔係藉由雷射燒灼而形成者，各該通孔之最大寬度小於或等於100微米；以及貫穿該通孔、第一開孔與第三開孔的複數導電通孔，係各電性連接對應之該第一電性連接墊、第二電性連接墊、第三電性連 接墊及第四電性連接墊，各該導電通孔之最大寬度小於或等於100微米。
本發明並提供一種封裝基板之製法，係包括：提供具有相對之第一表面及第二表面的基板本體，以於該第一表面上形成第一線路層，其中，該第一線路層係具有複數第一電性連接墊，各該第一電性連接墊並具有貫穿該第一電性連接墊的第一開孔；於該第一表面及第一線路層上形成第一介電層；於該第一介電層上形成具有複數第二電性連接墊的第二線路層，其中，各該第二電性連接墊具有位置對應該第一開孔並貫穿該第二電性連接墊的第二開孔；於該第二表面上形成第三線路層，其中，該第三線路層具有複數第三電性連接墊，各該第三電性連接墊並具有位置對應該第一開孔並貫穿該第三電性連接墊的第三開孔；於該第二表面及第三線路層上形成第二介電層；以及，於該第二介電層上形成具有複數第四電性連接墊之第四線路層，其中，各該第四電性連接墊具有對應該第一開孔並貫穿該第四電性連接墊的第四開孔；接著以燒灼方式形成複數貫穿該基板本體、第一介電層及第二介電層的通孔，且該第一開孔、第二開孔、通孔、第三開孔及第四開孔係彼此連通；以及之後於該第一開孔、第二開孔、第三開孔、第四開孔與通孔中形成複數電性連接該第一電性連接墊、第二電性連接墊、第三電性連接墊及第四電性連接墊的導電通孔。
本發明又提供一種封裝基板之製法，係包括：提供具 有相對之第一表面及第二表面的基板本體，以於該第一表面上形成第一線路層及於該第二表面上形成第三線路層，其中，該第一線路層係具有複數第一電性連接墊，各該第一電性連接墊具有貫穿該第一電性連接墊的第一開孔，而該第三線路層係具有複數第三電性連接墊，且各該第三電性連接墊具有貫穿該第三電性連接墊的第三開孔；以及於該第一表面及第一線路層上形成第一介電層，並於該第二表面及第三線路層上形成第二介電層；接著以燒灼方式形成複數貫穿該基板本體、第一介電層及第二介電層的通孔，且該第一開孔、第三開孔及通孔係彼此連通；隨後於該第一開孔、第三開孔與通孔中形成複數電性連接該第一電性連接墊及第三電性連接墊的導電通孔；以及之後於該第一介電層上形成具有複數第二電性連接墊之第二線路層，並於該第二介電層上形成具有複數第四電性連接墊之第四線路層，且令該導電通孔電性連接該第二電性連接墊及第四電性連接墊。
本發明的封裝基板及其製法係藉由於該第一電性連接墊、第二電性連接墊、第三電性連接墊及第四電性連接墊中形成該第一開孔、第二開孔、第三開孔及第四開孔，以使雷射將該第一開孔、第二開孔、第三開孔、第四開孔與通孔彼此連通，並於該第一開孔、第二開孔、第三開孔、第四開孔與通孔中形成導電通孔，且本發明未在基板本體內形成金屬層，從而使穿透封裝基板之光得以幫助燒灼時的對位。本發明可避免習知技術之製程時間浪費、無法高 密度佈線、對位失敗與後續電性連接失敗之等問題。
1、2‧‧‧封裝基板
3‧‧‧雷射
10、20‧‧‧基板本體
10a、20a‧‧‧第一表面
10b、20b‧‧‧第二表面
11、21‧‧‧第一線路層
111、211‧‧‧第一電性連接墊
12、22‧‧‧第二線路層
121、221‧‧‧第二電性連接墊
13、23‧‧‧第一介電層
14、24‧‧‧第三線路層
141、241‧‧‧第三電性連接墊
15、25‧‧‧第四線路層
151、251‧‧‧第四電性連接墊
16、26‧‧‧第二介電層
17、27‧‧‧通孔
18、28‧‧‧導電通孔
19‧‧‧導電盲孔
30‧‧‧第一絕緣保護層
31‧‧‧第二絕緣保護層
32‧‧‧導電元件
301‧‧‧第一絕緣保護層開口
311‧‧‧第二絕緣保護層開口
2111‧‧‧第一開孔
2211‧‧‧第二開孔
2411‧‧‧第三開孔
2511‧‧‧第四開孔
D‧‧‧厚度
P‧‧‧寬度
第1圖係習知之封裝基板的剖視圖；第2圖係習知之封裝基板之另一態樣的剖視圖；第3A至3C圖係本發明之封裝基板的製法之另一態樣的剖視圖，而第3B’圖係第3B圖之另一態樣；以及第4A至4C圖係本發明之封裝基板的製法之另一態樣的剖視圖；
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其它不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「中」及「側」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改 變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參照第3A至3C圖，其係本發明之封裝基板的製法之一態樣的剖視圖，且為四層線路型式之封裝基板之情況，而為了便於表示起見，第3A至3C圖僅顯示封裝基板的部分剖視圖。
如第3A圖所示，本發明之封裝基板的製法係首先提供具有相對之第一表面20a及第二表面20b的基板本體20，且非限制地，該基板本體20之材料可為玻纖材，且於該第一表面20a上形成第一線路層21，其中，該第一線路層21係具有複數第一電性連接墊211，各該第一電性連接墊211並具有貫穿該第一電性連接墊211的第一開孔2111；於該第一表面20a及第一線路層21上形成第一介電層23；於該第一介電層上23形成具有複數第二電性連接墊221的第二線路層22，其中，各該第二電性連接墊221具有位置對應該第一開孔2111並貫穿該第二電性連接墊221的第二開孔2211；於該第二表面20b上形成第三線路層24，其中，該第三線路層24具有複數第三電性連接墊241，各該第三電性連接墊241並具有位置對應該第一開孔2111並貫穿該第三電性連接墊241的第三開孔2411；於該第二表面20b及第三線路層24上形成第二介電層26；以及於該第二介電層26上形成第四線路層25，其中，該第四線路層25具有複數第四電性連接墊251，各該第四電性連接墊251並具有位置對應該第一開孔2111並貫穿該第四 電性連接墊251的第四開孔2511。而若封裝基板為超過四層線路型式之封裝基板時，亦可於第一介電層23或第二介電層26上形成其他介電層及線路層，而該等其他介電層及線路層之結構類似以上所述，故不再贅述。
其次，如第3B圖所示，若該封裝基板之厚度D小於100微米，則可由第一介電層23側以雷射3燒灼該基板本體20、第一介電層23及第二介電層26，以形成複數貫穿該基板本體20、第一介電層23及第二介電層26的通孔27，且該第一開孔2111、第二開孔2211、通孔27、第三開孔2411及第四開孔2511係彼此連通，且各該通孔27之最大寬度P係小於或等於100微米。
詳而言之，由於本發明係於該第一電性連接墊211、第二電性連接墊221、第三電性連接墊241及第四電性連接墊251中分別形成該第一開孔2111、第二開孔2211、第三開孔2411及第四開孔2511，因此在封裝基板之厚度D小於100微米的情況下，燒灼貫穿距離不大於100微米之雷射3所發出的雷射光可穿過該第一開孔2111、第二開孔2211、第三開孔2411及第四開孔2511並燒灼該基板本體20、第一介電層23及第二介電層26而不受各電性連接墊之金屬妨礙，並直接形成該通孔27，故本發明之封裝基板可使用雷射3形成與該第一開孔2111、第二開孔2211、第三開孔2411和第四開孔2511彼此連通的通孔27，以避免先前技術逐一於各層中形成通孔或盲孔的製程時間浪費問題，並避免因機械鑽孔的孔徑過大而無法高密度佈線之問 題。
請參照第3B’圖，其係第3B圖之另一態樣的剖視圖，其中，該封裝基板之厚度D係介於100微米至200微米，故燒灼貫穿距離不大於100微米之雷射3可從該第一介電層23側與第二介電層26側進行，而由於本發明未在該基板本體20內形成一金屬層，故本發明於該第一介電層23側進行燒灼而形成部分通孔27後，再於該第二介電層26側進行燒灼時，不會受到金屬層干擾，而能由該第二介電層26側觀察形成有通孔27與未形成有通孔27處之第二介電層26所透過的光，並發現該兩處之穿透光強度明顯不同，從而便於達成從該第二介電層26側燒灼時的對位；反觀先前技術，由於基板本體內具有一金屬層，故於第二介電層側燒灼時便無法由穿透光強度而判別部分通孔之形成處，而導致兩側燒灼之對位失敗，從而無法使第一開孔、第二開孔、第三開孔、第四開孔與通孔彼此連通，進而造成後續電性連接失敗之問題。
再者，如第3C圖所示，於該第一開孔2111、第二開孔2211、第三開孔2411、第四開孔2511與通孔27中形成複數電性連接該第一電性連接墊211、第二電性連接墊221、第三電性連接墊241及第四電性連接墊251的導電通孔28，而各該導電通孔28之最大寬度係小於或等於100微米。另外，該第一介電層23上可視需要形成第一絕緣保護層30，該第一絕緣保護層30具有露出該第二電性連接墊221的複數第一絕緣保護層開口301，而於各該第一絕 緣保護層開口301中之該第二電性連接墊221、導電通孔28或第二電性連接墊221與導電通孔28上則可形成例如為銲球的導電元件32，並且該第二介電層26上亦可視需要形成第二絕緣保護層31，該第二絕緣保護層31具有露出該第四電性連接墊251的複數第二絕緣保護層開口311，而於各該第二絕緣保護層開口311中之該第四電性連接墊251、導電通孔28或第四電性連接墊251與導電通孔28上則可形成例如為銲球的導電元件32。
請參照第4A至4C圖，其係本發明之封裝基板2的製法之另一態樣的剖視圖，而為了便於表示起見，第4A至4C圖僅顯示部分剖視圖。
首先，如第4A圖所示，其與第4A圖之差異係在於，第4A圖之第一介電層23上未形成第二線路層22且於第二介電層26上未形成第四線路層25。
其次，如第4B圖所示，其與第3B圖之差異係在於，第4B圖之雷射3所燒灼的各該通孔27未如第3B圖所示連通第二開孔2211及第四開孔2511。
再者，如第4C圖所示，其與第3C圖之差異係在於，第4C圖之各該導電通孔28係僅形成於該第一開孔2111、第三開孔2411與該通孔27中，且電性連接該第一電性連接墊211及第三電性連接墊241，而於形成該導電通孔28後，再於該第一介電層23上形成第二線路層22，並於第二介電層26上形成第四線路層25，以令該複數第二電性連接墊221及第四電性連接墊251覆蓋並電性連接該導電 通孔28，而完成本發明之封裝基板2。
本發明提供一種封裝基板2，如第3C圖所示，該封裝基板2係包括：具有相對之第一表面20a及第二表面20b的基板本體20；形成於該第一表面20a上且具有複數第一電性連接墊211的第一線路層21，且各該第一電性連接墊211具有貫穿該第一電性連接墊211的第一開孔2111；形成於該第一表面20a及第一線路層21上的第一介電層23；形成於該第一介電層23上且具有複數第二電性連接墊221的第二線路層22；形成於該第二表面20b上且具有複數第三電性連接墊241的第三線路層24，且各該第三電性連接墊241具有對應該第一開孔2111並貫穿該第三電性連接墊241的第三開孔2411；形成於該第二表面20b及第三線路層24上的第二介電層26；形成於該第二介電層26上且具有複數第四電性連接墊2511的第四線路層25；複數通孔27，係貫穿該基板本體20之第一表面20a及第二表面20b、第一介電層23與第二介電層26，且係藉由雷射燒灼而形成者，各該通孔27之最大寬度P小於或等於100微米；以及複數貫穿該通孔27、第一開孔2111與第三開孔2411的導電通孔28，且各該導電通孔28電性連接對應之該第一電性連接墊211、第二電性連接墊221、第三電性連接墊241及第四電性連接墊251，各該導電通孔28之最大寬度P小於或等於100微米。另外，該封裝基板2之厚度可小於或等於200微米，更進一步而言，該封裝基板2之厚度可小於或等於100微米。
於第3A至3C圖所示之封裝基板2中，各該第二電性連接墊221可具有位置對應該第一開孔2111並貫穿該第二電性連接墊221的第二開孔2211，各該第四電性連接墊251可具有位置對應該第一開孔2111並貫穿該第四電性連接墊251的第四開孔2511，而各該導電通孔28延伸形成至該第二開孔2211與第四開孔2511中，並各電性連接該第二電性連接墊221與第四電性連接墊251。
另外，該第一介電層23上可視需要形成第一絕緣保護層30，該第一絕緣保護層30具有露出該第二電性連接墊221的複數第一絕緣保護層開口301，而於各該第一絕緣保護層開口301中之該第二電性連接墊221、導電通孔28或第二電性連接墊221與導電通孔28上則可形成例如為銲球的導電元件32，並且該第二介電層26上亦可視需要形成第二絕緣保護層31，該第二絕緣保護層31具有露出該第四電性連接墊251的複數第二絕緣保護層開口311，而於各該第二絕緣保護層開口311中之該第四電性連接墊251、導電通孔28或第四電性連接墊251與導電通孔28上則可形成例如為銲球的導電元件32。
而本發明提供另一種態樣的封裝基板2，如第4C圖所示，其與第3C圖之封裝基板2的差異係在於，第4C圖之各該導電通孔28係僅形成於該第一開孔2111、第三開孔2411與該通孔27中，且電性連接該第一電性連接墊211及第三電性連接墊241，而各該第二電性連接墊221及第四電性連接墊251分別並未形成第二開孔2211及第四開孔 2511，故該複數第二電性連接墊221及第四電性連接墊251係覆蓋並電性連接該導電通孔28。另外，導電元件32可形成於該第一絕緣保護層開口301中之該第二電性連接墊221上，及可形成於該第二絕緣保護層開口302中之該第四電性連接墊251上。
綜上所述，相較於先前技術，由於本發明係藉由在第一電性連接墊、第二電性連接墊、第三電性連接墊及第四電性連接墊中形成第一開孔、第二開孔、第三開孔及第四開孔，因此在封裝基板之厚度小於100微米的情況下，燒灼貫穿距離不大於100微米之雷射所發出的雷射光可於該第一開孔、第二開孔、第三開孔及第四開孔中穿過並燒灼基板本體、第一介電層及第二介電層而不受各電性連接墊之金屬妨礙，故本發明之封裝基板可使用雷射而一次或兩次而形成連通該第一開孔、第二開孔、第三開孔與第四開孔的通孔，以避免先前技術於封裝基板中形成通孔後再逐一於各介電層中形成導電盲孔的製程時間浪費，或者避免機械鑽孔之孔徑大於100微米所致的無法高密度佈線之問題，另外，於封裝基板之厚度係介於100微米至200微米的情況下，由於本發明於基板本體內未形成金屬層，所以形成有通孔與未形成有通孔處之第二介電層所透過的光強度明顯不同，故可幫助第二介電層側之第二次燒灼時的對位，從而避免基板本體內具有金屬層之先前技術所造成之兩次燒灼對位失敗及後續電性連接失敗之問題。
上述實施例係用以例示性說明本發明之原理及其功 效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝基板
20‧‧‧基板本體
20a‧‧‧第一表面
20b‧‧‧第二表面
21‧‧‧第一線路層
211‧‧‧第一電性連接墊
22‧‧‧第二線路層
221‧‧‧第二電性連接墊
23‧‧‧第一介電層
24‧‧‧第三線路層
241‧‧‧第三電性連接墊
25‧‧‧第四線路層
251‧‧‧第四電性連接墊
26‧‧‧第二介電層
27‧‧‧通孔
28‧‧‧導電通孔
30‧‧‧第一絕緣保護層
31‧‧‧第二絕緣保護層
32‧‧‧導電元件
301‧‧‧第一絕緣保護層開口
311‧‧‧第二絕緣保護層開口
2111‧‧‧第一開孔
2211‧‧‧第二開孔
2411‧‧‧第三開孔
2511‧‧‧第四開孔
D‧‧‧厚度
P‧‧‧寬度

Claims (7)

  1. 一種封裝基板，係包括：基板本體，係具有相對之第一表面及第二表面；第一線路層，係形成於該第一表面上，且具有複數第一電性連接墊，且各該第一電性連接墊具有貫穿該第一電性連接墊的第一開孔；第一介電層，係形成於該第一表面及第一線路層上；第二線路層，係形成於該第一介電層上，且具有複數第二電性連接墊；第三線路層，係形成於該第二表面上，且具有複數第三電性連接墊，且各該第三電性連接墊具有對應該第一開孔並貫穿該第三電性連接墊的第三開孔；第二介電層，係形成於該第二表面及第三線路層上；第四線路層，係形成於該第二介電層上，且具有複數第四電性連接墊；複數通孔，係貫穿該基板本體之第一表面及第二表面、第一介電層與第二介電層，且係藉由雷射燒灼而形成者，各該通孔之最大寬度小於或等於100微米；以及複數導電通孔，係貫穿該通孔、第一開孔與第三開孔，並各電性連接對應之該第一電性連接墊、第二電性連接墊、第三電性連接墊及第四電性連接墊，各 該導電通孔之最大寬度小於或等於100微米。
  2. 如申請專利範圍第1項所述之封裝基板，其中，各該第二電性連接墊具有位置對應該第一開孔並貫穿該第二電性連接墊的第二開孔，各該第四電性連接墊具有位置對應該第一開孔並貫穿該第四電性連接墊的第四開孔，而各該導電通孔延伸形成至該第二開孔與第四開孔中，並電性連接該第二電性連接墊與第四電性連接墊。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該封裝基板之厚度係小於或等於200微米。
  4. 如申請專利範圍第3項所述之封裝基板，其中，該封裝基板之厚度係小於或等於100微米。
  5. 一種封裝基板之製法，係包括：提供具有相對之第一表面及第二表面的基板本體，以於該第一表面上形成第一線路層，其中，該第一線路層係具有複數第一電性連接墊，各該第一電性連接墊並具有貫穿該第一電性連接墊的第一開孔；於該第一表面及第一線路層上形成第一介電層；於該第一介電層上形成具有複數第二電性連接墊的第二線路層，其中，各該第二電性連接墊具有位置對應該第一開孔並貫穿該第二電性連接墊的第二開孔；於該第二表面上形成第三線路層，其中，該第三線路層具有複數第三電性連接墊，各該第三電性連接墊並具有位置對應該第一開孔並貫穿該第三電性連接墊的第三開 孔；於該第二表面及第三線路層上形成第二介電層；以及，於該第二介電層上形成具有複數第四電性連接墊之第四線路層，其中，各該第四電性連接墊具有對應該第一開孔並貫穿該第四電性連接墊的第四開孔；以燒灼方式形成複數貫穿該基板本體、第一介電層及第二介電層的通孔，且該第一開孔、第二開孔、通孔、第三開孔及第四開孔係彼此連通；以及於該第一開孔、第二開孔、第三開孔、第四開孔與通孔中形成複數電性連接該第一電性連接墊、第二電性連接墊、第三電性連接墊及第四電性連接墊的導電通孔，且該導電通孔之最大寬度係小於或等於100微米。
  6. 一種封裝基板之製法，係包括：提供具有相對之第一表面及第二表面的基板本體，以於該第一表面上形成第一線路層及於該第二表面上形成第三線路層，其中，該第一線路層係具有複數第一電性連接墊，各該第一電性連接墊具有貫穿該第一電性連接墊的第一開孔，而該第三線路層係具有複數第三電性連接墊，且各該第三電性連接墊具有對應該第一開孔並貫穿該第三電性連接墊的第三開孔；以及於該第一表面及第一線路層上形成第一介電層，並於該第二表面及第三線路層上形成第二介電層；以燒灼方式形成複數貫穿該基板本體、第一介電層及第二介電層的通孔，且該第一開孔、第三開孔及 通孔係彼此連通；於該第一開孔、第三開孔與通孔中形成複數電性連接該第一電性連接墊及第三電性連接墊的導電通孔，且該導電通孔之最大寬度係小於或等於100微米；以及於該第一介電層上形成具有複數第二電性連接墊之第二線路層，並於該第二介電層上形成具有複數第四電性連接墊之第四線路層，且令該導電通孔電性連接該第二電性連接墊及第四電性連接墊。
  7. 如申請專利範圍第5或6項所述之封裝基板之製法，其中，該封裝基板之厚度係介於100微米至200微米，且形成該通孔之步驟係從該第一介電層側與第二介電層側進行。
TW103132238A 2014-09-18 2014-09-18 封裝基板及其製法 TWI566659B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103132238A TWI566659B (zh) 2014-09-18 2014-09-18 封裝基板及其製法
CN201410621456.XA CN105633054A (zh) 2014-09-18 2014-11-06 封装基板及其制法
US14/805,524 US20160086879A1 (en) 2014-09-18 2015-07-22 Package substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103132238A TWI566659B (zh) 2014-09-18 2014-09-18 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201613439A TW201613439A (en) 2016-04-01
TWI566659B true TWI566659B (zh) 2017-01-11

Family

ID=55541340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132238A TWI566659B (zh) 2014-09-18 2014-09-18 封裝基板及其製法

Country Status (3)

Country Link
US (1) US20160086879A1 (zh)
CN (1) CN105633054A (zh)
TW (1) TWI566659B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601894B1 (ko) * 2014-06-19 2016-03-09 고려제강 주식회사 엘리베이터용 로프 및 이의 제조방법
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200833211A (en) * 2007-01-25 2008-08-01 Phoenix Prec Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
TW201112908A (en) * 2009-05-26 2011-04-01 Nippon Mektron Kk Method of manufacturing multilayer flexible printed wiring board, and multilayer circuit substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291779B1 (en) * 1999-06-30 2001-09-18 International Business Machines Corporation Fine pitch circuitization with filled plated through holes
CN2672857Y (zh) * 2003-06-13 2005-01-19 威盛电子股份有限公司 倒装芯片封装基板
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200833211A (en) * 2007-01-25 2008-08-01 Phoenix Prec Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
TW201112908A (en) * 2009-05-26 2011-04-01 Nippon Mektron Kk Method of manufacturing multilayer flexible printed wiring board, and multilayer circuit substrate

Also Published As

Publication number Publication date
TW201613439A (en) 2016-04-01
US20160086879A1 (en) 2016-03-24
CN105633054A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
TWI624018B (zh) 封裝結構及其製法
JP5556273B2 (ja) 配線基板
US20150107880A1 (en) Multilayer printed circuit board
WO2007091582A1 (ja) 多層配線板の製造法
TWI525769B (zh) 封裝基板及其製法
TWI463931B (zh) 電路板及其製作方法
TWI566659B (zh) 封裝基板及其製法
TW201503777A (zh) 配線基板
TWI599281B (zh) 封裝載板及其製作方法
TWI329898B (en) High density microvia substrate and carrier with high wireability , and miethod of increasing the density of holes and positioning holes or connection points on carrier
TWI508635B (zh) 具有內埋電子元件的電路板及其製作方法
JP6511851B2 (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
TWI503902B (zh) 半導體封裝件及其製法
TWI677271B (zh) 線路基板及其製作方法
TW201929619A (zh) 線路板結構及其製作方法
JP2016111244A (ja) 配線基板及びその製造方法
TWI705536B (zh) 載板結構及其製作方法
WO2017020448A1 (zh) 印刷电路板的机械过孔方法及机械过孔的印刷电路板
JP2012033529A (ja) 配線基板
TW201433224A (zh) 多層線路板以及其製造方法
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
TWM583665U (zh) 線路板結構及具有線路板結構之顯示裝置
TWI704854B (zh) 線路板結構及其製作方法、具有線路板結構之顯示裝置及其製作方法
TWI553804B (zh) 基板結構之製法
JP2020161767A (ja) プリント配線板