CN101466196A

CN101466196A - 印刷电路板和印刷电路板的阻抗保证方法

Info

Publication number: CN101466196A
Application number: CNA2008101729738A
Authority: CN
Inventors: 古贺裕一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-12-21
Filing date: 2008-10-23
Publication date: 2009-06-24
Also published as: US20090160474A1; JP2009152499A

Abstract

根据一个实施例，印刷电路板(1)，其包括：其具有为多种信号层(21a－21c，22a－22c)提供的阻抗保证试片(31a，32a)作为该层的参考的试片部分(3)；和其具有在多个信号层中的至少一个层中，需要进行阻抗保证的传输线(21b，21c，22b，22c)具有与试片部分形成的试片不同的阻抗决定因数，其中根据传输线的已知的阻抗决定因数和试片(31a，32a)的测量值对传输线的阻抗进行保证的产品部分(2)。

Description

印刷电路板和印刷电路板的阻抗保证方法

技术领域

本发明的一个实施例涉及其由要求阻抗保证的传输线构成的印刷电路板，并且涉及该印刷电路板的阻抗保证方法。

背景技术

近来，电子设备中的电路元件之间的传输速率不断增加，元件之间传输线路或连线的阻抗控制技术是维持经由传输线路的信号传输的稳定性的重要因素。

在高频信号传输线路中，通过控制传输线路的阻抗(高频阻抗)，信号能够以最大能量进行传递。

在上文所述的电子设备中，处理高频信号的电路元件被安装在印刷电路板上，使得必须对印刷电路板的阻抗进行控制。

通过控制诸如传输线的宽度和厚度，以及中板(core)或者例如由预浸材料形成的基底的介电常数和厚度等各种参数，实现对印刷电路板上的传输线的阻抗的控制。

根据传输线的特性，将要进行控制的阻抗大致可以分为单端阻抗(后文中用Z0表示)和差分阻抗(后文中以Zdiff表示)。

上述作为阻抗控制的对象的印刷电路板(阻抗板)包括，其上安装有电路元件的并入产品作为电路板的产品部分，以及通过对需进行保证的传输线的阻抗进行测试从而判断其是否落在指标值的范围之内以实现阻抗检测的试片(coupon)部分。

多层印刷电路板具有表层连线部分和内层连线部分，以及分别作为表层连线部分的信号层和内层连线部分的信号层，用于高速信号传输的连线图形(高速信号传输线)。在多层印刷电路板中，电源层和地(GND)层一般位于内层并用信号层作为间隔。在多层印刷电路板的产品部分，其上安装大量用于处理高频带中的高速信号的电路元件，并且这些电路元件的传输线(高速信号传输线)被形成于独立的信号层。每个电路的传输线的阻抗值都被分别定义。例如，阻抗的中心值和容许值的范围被定义为[Z0＝55Ω+/-10％].。

在装运印刷电路板时，或提供到电路元件安装线之前，通过利用在印刷电路板的试片部分中形成的测试试片部分测量阻抗值，从而判断上述阻抗是否落入容许值的范围之内。

从来，对于具有包括在作为阻抗保证对象的表面层和内层中的各种不同类型的传输线，准备测试试片在测试试片部分。例如，当Z0表面层连线，Z0内层连线，Zdiff表面层连线，以及Zdiff内层连线(两种类型)存在于产品部分时，为Z0表面层连线，Z0内层连线，Zdiff表面层连线，以及Zdiff内层连线(两种类型)准备的测试部分位于试片部分。通过测试相应试片部分对各个传输线进行阻抗保证测试(测量)。相应的，利用大量数目的试片部分进行阻抗测量需要耗费大量人力和时间。

对具有此类试片部分的印刷电路板，试片部分技术包括，在作为试片部分的阻抗测量部分中，通常会存在用于测量产品部分的连线中的阻抗的上限和下限的电路。(例如，日本专利申请公开公报号2002—359451)。同样，已经出现通过在测量信号线的两侧上形成不接地并行的伪图形以增加产品部分和测试试片部分之间的匹配性的试片部分技术(例如，日本专利申请公开公报号产品部分2005—197556)。

当在产品部分中需要进行阻抗保证的传输线的种类的数目为一种或两种时，上文描述的传统试片技术可以作为有效的方法采用。如果需要进行阻抗保证的传输线种类的数目增加，在整个板上试片区域所占用的面积将大大增加，从而对产品的成本和生产率造成很大影响。

如上文所述，在传统试片技术中，需进行阻抗保证的传输线的各个种类都需要对应的一个或多个类型的试片，从而在印刷电路板上大大增加试片部分的面积和产品部分的面积的比例。这将对产品成本和生产率产生很大影响。

本发明的一个目的是为了提供通过有效利用少量的试片和已知测量数据，对多种传输线类型的阻抗进行保证，从而能降低印刷电路板上试片部分的面积和产品部分的面积的比例，提供安装各种不同高频电路的印刷电路板。

发明内容

本发明提供印刷电路板，其包括：其具有为多种信号层提供的阻抗保证试片作为该层的参考的试片部分；和其具有在多个信号层中的至少一个层中，需要进行阻抗保证的传输线具有与试片部分形成的试片不同的阻抗决定因数，其中根据传输线的已知的阻抗决定因数和试片的测量值对传输线的阻抗进行保证的产品部分。

本发明同样提供具有产品部分和试片部分的印刷电路板的阻抗保证方法，该方法包括：在试片部分，形成为多种信号层提供参考的阻抗保证试片；在产品部分形成，其在多个信号层中的至少一个层中，具有与试片部分形成的试片不同的阻抗决定因数的，需要进行阻抗保证的传输线；以及根据传输线的已知的阻抗决定因数和试片的测量值对传输线的阻抗进行保证。

本发明能够提供通过有效利用少量的试片和已知测量数据，并降低印刷电路板上试片部分的面积和产品部分的面积的比例，从而对很多传输线类型的阻抗进行保证从而能够安装各种不同高频电路的印刷电路板。

将在下文中说明本发明的其它目标和优势，并且在说明中加以突出。可以通过在后文中指出的手段以及组合实现本发明的目标并且获得其所具有的优势。

附图说明

参考下列组成说明书一部分的附图，结合前述的总体说明和下面将要给出的具体实施例的描述来说明本发明的实施例。

图1是显示根据本发明的实施例的印刷电路板的配置的示意图；

图2是显示根据该实施例的印刷电路板的叠层的实例的示意图；

图3是显示根据该实施例的印刷电路板的阻抗构成元件的示意图；

图4是显示根据该实施例的印刷电路板的阻抗构成元件的示意图；

图5是显示根据本实施例的印刷电路板的制造工艺的流程图。

具体实施方式

将参考附图对本发明的各个实施例进行说明。根据本发明的一个实施例，印刷电路板包括：具有对多种信号层提供的其作为该层的参考的阻抗保证试片的试片部分；和其具有在多个信号层中的至少一个层中，需要进行阻抗保证的传输线具有与试片部分形成的试片不同的阻抗决定因数，其中根据传输线的已知的阻抗决定因数和试片的测量值对传输线的阻抗进行保证的产品部分。

将参考附图对本发明的实施例进行说明。在实际应用中，在多层印刷电路板上形成的各种信号层都会进行阻抗保证。为简化说明，以对包括表面层的两层信号层进行阻抗保证的配置为例进行说明。

如图1所示，根据本发明的实施例的多层印刷电路板1包括通过部分安装结合为电路板的产品的产品部分2，以及用于通过测量判断产品部分2的传输线的阻抗是否落入指标值的范围之内的试片部分3。

在产品部分2中，每个需要进行阻抗保证的传输线被分别形成于多层印刷电路板1的不同层中。在图1所示的实施例中，作为需要进行阻抗保证的传输线，由实线指示的三种类型的传输线21a，21b，和21c被形成于表面层的信号层中，由虚线指示的三种类型的传输线22a，22b，和22c被形成于内侧的信号层中。在21a，21b，21c，22a，22b和22c中，传输线21a和22a的阻抗只能被试片部分3的一个试片保证，剩下的传输线21b，21c，22b和22c需要以具有与在试片部分3上形成的试片不同的阻抗决定因数进行阻抗保证。需要以具有与在试片部分3上形成的试片不同的阻抗决定因数进行阻抗保证的传输线21b，21c，22b和22c在下文中被称为异化传输线。

在试片部分3中，作为参考阻抗试片，阻抗保证层被分别形成在表面层侧的信号层和内层侧的信号层。另外，试片部分3具有与试片部分3上形成的试片不同的阻抗决定因数的与需要进行阻抗保证的传输线的类型相对应的假线(具有线宽测试图形)。在图1所示的实施例中，作为具有某一层的参考阻抗的阻抗保证试片，形成与产品部分2的传输线21a相对应的阻抗保证试片31a以及与产品部分2的传输线22a相对应的阻抗保证试片32a。阻抗保证试片31a和32a具有用于连接探头的测量端T1，T2。与产品部分2的异化传输线21b，21c，22b和22c对应的假线31b，31c，32b和32c同样被形成于试片部分3。通过具有最小线长(例如，大约10mm)的连接图形(当线长方向可以被确定时，通过例如，AOI(Automated Optical Inspection)，其线宽可以被测量)形成假线31b，31c，32b，和32c。

在产品部分2上形成的传输线21a和在试片部分3上形成的阻抗保证试片31a具有相同的参数，包括作为阻抗决定因数的线宽。相似地，传输线22a和阻抗保证试片32a具有相同的参数，包括作为阻抗决定因数的线宽。相应的，可以通过测量阻抗保证试片31a保证传输线21a的阻抗，并且通过测量阻抗保证试片32a保证传输线22a的阻抗。

在产品部分2上形成的异化传输线21b，21c，22b和22c和在试片部分3上形成的假线31b，31c，32b和32c具有相同的线宽。在本实施例中，异化传输线21b，21c，22b和22c各自都由两条平行的传输线构成用于传输差分信号，因此假线31b，31c，32b和32c各自也都由具有相同连线距离的两条平行传输线构成。

在产品部分2上形成的传输线21a，21b，21c，22a，22b和22c中，没有在试片部分3上形成对异化传输线21b，21c，22b和22c进行阻抗保证的试片。根据在试片部分3上形成的试片的测量值和假线的线宽的测量值对异化传输线21b，21c，22b和22c进行阻抗保证。基于阻抗保证试片31a的测量值和与异化传输线21b和21c相对应的假线31b和31c的线宽的测量值，对异化传输线21b和21c进行阻抗保证。基于阻抗保证试片32a的测量值和与异化传输线22b和22c相对应的假线32b和32c的线宽的测量值，对异化传输线22b和22c进行阻抗保证。

如上文所述，对于每一层而言，阻抗测量只进行一次，基于上述阻抗测量的测量结果和在制造过程中的测量得到的线宽，对剩余传输线或异化传输线的阻抗进行保证。

将参考图2到图4对传输线的阻抗的构成元件进行说明。注意在以下说明中，Z0代表单端阻抗，Zdiff代表差分阻抗。

图2显示多层印刷电路板的叠层结构的实例。对于叠层绝缘层5，6和7，设置第一层L1导到第四层L4的导电层。作为第一层L1的表面层和作为第三层L3的内层提供为导电层作为信号层使用。第二层L2和第四层L4分别作为电源层和接地(GND)层。通过所使用的绝缘材料确定绝缘层5，6和7的介电常数(εr)。

图3显示表面层中的阻抗构成元件。图4显示内层中的阻抗构成元件。

如图3所示，具有特定介电常数εr_1和厚度t(εr1)的绝缘层5被叠放在电源/GND层L2上。

在绝缘层5上形成具有厚度Pt的单端表面层信号图形21(i)，其具有线宽(W(1))以实现指定的阻值。相似地，为实现指定的阻值，具有厚度Pt的差分信号图形21(j)和21(k)被平行形成，并分别具有线宽W(2)和W(3)，并且两者之间保持预定的间隔S。

单端阻抗(Z0)具有下述关系。

Z0＝fx(εr_1，绝缘层厚度t(εr1)，线宽W(1)，和连线厚度Pt)

差分阻抗(Zdiff)具有下述关系。

Zdiff＝fx(εr_1，绝缘层厚度t(εr1)，线宽W(2)和W(3)，连线间隔S和连线厚度Pt)

对于图4中的内层连线，在绝缘层7之上的导电层L3上形成单端，表面层信号22(i)和差分信号图形22(j)和22(k)。具有特定介电常数εr_2的绝缘层6和绝缘层厚度t(εr2)被叠置于信号图形22(i)，22(j)和22(k)。电源/GND层L2被形成于绝缘层6之上。因此，其关系如下。

Z0＝fx(εr_1，绝缘层厚度t(εr1)，εr_2，绝缘层厚度t(εr2)，线宽W(1)和连线厚度Pt)

Zdiff＝fx(εr_1，绝缘层厚度t(εr1)，εr_2，绝缘层厚度t(εr2)，线宽W(2)和W(3)，连线间隔S和连线厚度Pt)

在上述关系中，本发明将参数分类为基于材料决定的参数和在制造过程中确定的参数。借助AOR或类似制造步骤，在制造过程中确定的参数被自动测量，从而可以在没有试片的情况下进行阻抗保证。同样，为了纠正测量错误和测量实际阻抗以作为参考值，在每一层中仅于一处设置阻抗测量试片，并进行测量。

该测量同样被用于计算背面不可测量项目(例如，不容易进行绝缘层厚度的非破坏性测量)即，

Z0＝fx(εr_1，绝缘层厚度t(εr1)，εr_2，绝缘层厚度t(εr2)，线宽W(1)和连线厚度Pt)。

当在上述关系中，绝缘层厚度t(εr2)不能被测量和决定时，如果已知Z0的测量值时，可以通过利用逆函数确定绝缘层厚度t(εr2)。通过利用获得的参数和测量得到的参数，可以对图1中所示的没有设置试片的异化传输线21b，21c，22b和22c进行阻抗保证。

图5是显示图1中能够进行阻抗保证的印刷电路板1的制造步骤的流程图。在印刷电路板1的制造步骤中，只要当如图1中所示的诸如图形22(a)，22(b)，22(c)的内层图形形成时，根据对应的预定的制造标准通过AOI或类似方法，内层图形的参数被测量(步骤S1和S2)。在步骤S2中，假线32b和32c的线宽被测量。

在预定数目的叠置步骤(步骤S1到S3)之后诸如图形21(a)，21(b)，21(c)的表面层图形被形成(步骤S4)，并对该表面层图形进行如上文所述的相同测试(步骤S5)。在该步骤(S5)中，假线31b和31c的线宽被测量。

在上述步骤中，利用试片部分3的阻抗保证试片31a和32a进行阻抗测量，从而获得测量参数值(步骤S6)。另外，上述测量参数值和测量线宽值被用于对异化传输线21b，21c，22b和22c进行阻抗保证的处理(计算)。

上述阻抗保证方法可以减少多层印刷电路板1中由试片部分3所占的面积(试片面积)，从而减少产品部分2的成本。同样可以保证各种高速信号传输线的阻抗。进一步，因为没有必要实际测量差分电阻，阻抗测量可以被简化。

注意在上述实施例中，所有异化传输线的假线(线宽测试图形)被形成于试片部分3。然而，可以通过在试片部分3中仅形成与内层异化传输线对应的假线使试片部分3进一步被简化，并且实际测量在表面层上形成的异化传输线的线宽。同样注意，为了便于理解本发明的实施例，在上述实施例中公开的多层印刷电路板的配置中，主要组成元件被简化。当该实施例被实施时，在不背离本发明的精神和范围内，可以对该组成元件进行各种调整和修改。

对于本技术领域的熟练的技术人员容易实现其他的优点和修改。因此，本发明在其更广泛的各个方面不局限于本文所示和所描述的具体细节和代表性的实施例。相应地，可以进行各种修改而不背离由附后的权利要求及其等效内容限定的总体发明概念的精神和范围。

Claims

1.一种印刷电路板，其特征在于，包括：

试片部分，其对于多个信号层的每一层具有作为该层的参考的阻抗保证试片；

产品部分，其在所述多个信号层中的至少一个层中，具有需要阻抗保证的传输线，该传输线具有与在所述试片部分中形成的试片不同的阻抗决定因数，其中根据所述传输线的已知的阻抗决定因数和所述试片的测量值对所述传输线的阻抗进行保证。

2.如权利要求1所述的印刷电路板，其特征在于，所述已知的阻抗决定因数是在所述产品部分的制造步骤中线宽的测量值。

3.如权利要求2所述的印刷电路板，其特征在于，所述已知的阻抗决定因数是在与所述传输线对应的所述试片部分中形成的假线的线宽的测量值。

4.如权利要求3所述的印刷电路板，其特征在于，所述假线通过其线宽可以被测量的最小长度的导电图形形成。

5.一种具有产品部分和试片部分的印刷电路板的阻抗保证方法，其特征在于，包括：

在所述试片部分，对多个信号层的每一层形成作为该层的参考的阻抗保证试片；

在所述产品部分，在所述多个信号层中的至少一个层中，形成需要阻抗保证的具有与所述试片部分中形成的试片不同的阻抗决定因数的传输线；

以及根据所述传输线的已知的阻抗决定因数和所述试片的测量值对所述传输线的阻抗进行保证。

6.如权利要求5所述的阻抗保证方法，其特征在于，进一步包括在所述试片部分形成与所述传输线的线型相对应的假线，在所述印刷电路板的制造步骤中测量假线的线宽，并且将该线宽的测量值作为已知的阻抗决定因数。

7.如权利要求6所述的阻抗保证方法，其特征在于，所述假线通过其线宽可以被测量的最小长度的导电图形形成。