CN114786349B - 一种不对称阻抗产品的制作方法 - Google Patents
一种不对称阻抗产品的制作方法 Download PDFInfo
- Publication number
- CN114786349B CN114786349B CN202210480589.4A CN202210480589A CN114786349B CN 114786349 B CN114786349 B CN 114786349B CN 202210480589 A CN202210480589 A CN 202210480589A CN 114786349 B CN114786349 B CN 114786349B
- Authority
- CN
- China
- Prior art keywords
- impedance
- line
- line width
- asymmetric
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000012545 processing Methods 0.000 claims abstract description 26
- 230000011218 segmentation Effects 0.000 claims abstract description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 55
- 238000013461 design Methods 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 229910000831 Steel Inorganic materials 0.000 claims description 11
- 239000010959 steel Substances 0.000 claims description 11
- 239000013039 cover film Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000007787 solid Substances 0.000 description 7
- 239000000976 ink Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种不对称阻抗产品的制作方法，涉及电路板制造技术，解决了印制电路板因阻抗线参考层或覆盖层的局部不对称导致终端阻抗不匹配的技术问题。确定印制电路板上阻抗线参考层或覆盖层局部不对称的不对称区域；根据所述阻抗线的走线路径，对所述不对称区域中的阻抗线与印制电路板其他区域中的阻抗线进行线宽分段处理，以减小处于不同区域内阻抗线线段的阻抗高低差异。本发明有效的减小了处于不同区域内的阻抗线段的阻抗高低差异，使其在阻抗匹配的公差范围内。
Description
技术领域
本发明涉及电路板制造技术，更具体地说，它涉及一种不对称阻抗产品的制作方法。
背景技术
在挠性印或刚挠结合印制电路板板中，常因阻抗线参考层或覆盖层的局部不对称，造成产品最终成型时，阻抗值局部或个别点不能满足终端器件的阻值匹配要求，进而导致产品报废。
对于这种困境大多采用放宽阻值误差范围要求的做法(例如，常规阻值误差范围为+/-10ohm，放宽后的误差范围为+/-15ohm)或只管控阻值的平均值。但是，阻值的平均值判定不准。例如，终端器件要求阻抗为100+/-10ohm的阻抗匹配，如果一组差分线对的阻抗值分为两部分，一部分阻抗值集中在80ohm，一部分阻抗值集中在120ohm，两个范围内的所有数据点的平均值可能就是100ohm，平均值满足终端器件要求，但实际情况却是整段信号线的阻抗值全不在终端器件的要求范围内。因此，这两种方案均可能导致终端阻抗不匹配、信号失真，甚至终端报废的问题。
发明内容
本发明要解决的技术问题是针对现有技术的不足，提供一种不对称阻抗产品的制作方法，有效的减小了处于不同区域内的阻抗线段的阻抗高低差异，使其在阻抗匹配的公差范围内。
本发明所述的一种不对称阻抗产品的制作方法，确定印制电路板上阻抗线参考层或覆盖层局部不对称的不对称区域；根据所述阻抗线的走线路径，对所述不对称区域中的阻抗线与印制电路板其他区域中的阻抗线进行线宽分段处理，以减小处于不同区域内阻抗线线段的阻抗高低差异。
作进一步的改进，若所述阻抗线的走线路径经过印制电路板上制作工艺不同的不对称区域，则分别对位于制作工艺不同的不对称区域中所述的阻抗线进行线宽分段处理。
进一步的，所述线宽分段处理为，
根据所述不对称区域的制作工艺，对所述阻抗线的设计线宽进行增加线宽处理或减小线宽处理，使所述不对称区域中的阻抗线与其他区域中的阻抗线形成分段结构。
进一步的，若所述阻抗线相对于参考层不对称，则在所述参考层中设置若干个残铜率不同的残铜率区域，根据所述阻抗线的阻抗值与残铜率之间的关系，对所述阻抗线进行线宽分段处理。
更进一步的，在所述参考层中设置100％残铜率区域、50％残铜率区域、无铜区域，所述100％残铜率区域、50％残铜率区域、无铜区域中的阻抗线线宽依次增加。
更进一步的，位于所述100％残铜率区域、50％残铜率区域、无铜区域中的阻抗线，其线宽增加值为0.02-0.04mm。
进一步的，若所述阻抗线相对于覆盖层不对称，则根据所述阻抗线正面覆盖的材料，对所述阻抗线进行线宽分段处理。
更进一步的，若所述阻抗线正面覆盖电磁屏蔽膜，则所述阻抗线的线宽较设计线宽小0.02-0.03mm；
若所述阻抗线正面覆盖钢片，则所述阻抗线的线宽较设计线宽小0.01-0.02mm。
进一步的，若所述阻抗线相对于覆盖层、参考层均不对称，则所述阻抗线的线宽分别根据参考层中的残铜率以及阻抗线正面覆盖的材料，依次对所述阻抗线进行线宽分段处理。
更进一步的，若所述阻抗线正面仅覆盖有覆盖膜或阻焊油墨，则所述阻抗线的线宽根据参考层中的残铜率对阻抗线进行线宽分段处理。
有益效果
本发明的优点在于：根据不对称区域中对阻抗线阻抗值影响的不同因素，对阻抗线进行分段设计，用以减小处于不同区域内的阻抗线段的阻抗高低差异，使其在阻抗匹配的公差范围内，从而解决了印制电路板因阻抗线参考层或覆盖层的局部不对称导致终端阻抗不匹配的问题。
附图说明
图1为传统的阻抗线与参考层的设计示意图；
图2为图1所示的阻抗线设计方案的阻抗波形图；
图3为本发明的阻抗线与参考层的设计示意图；
图4为图3所示的阻抗线设计方案的阻抗波形图；
图5为刚挠结合电路板的叠构局部布线示意图；
图6为实际产品的PCB阻抗线的布线图。
其中：1-参考层、2-阻抗线、3-100％残铜率区域、4-50％残铜率区域、5-无铜区域。
具体实施方式
下面结合实施例，对本发明作进一步的描述，但不构成对本发明的任何限制，任何人在本发明权利要求范围所做的有限次的修改，仍在本发明的权利要求范围内。
本发明的一种不对称阻抗产品的制作方法，确定印制电路板上阻抗线参考层1或覆盖层局部不对称的不对称区域；根据阻抗线2的走线路径，对不对称区域中的阻抗线2与印制电路板其他区域中的阻抗线2进行线宽分段处理，以减小处于不同区域内阻抗线线段的阻抗高低差异，从而使阻抗线2的阻抗符合所要求的公差范围。解决了印制电路板因阻抗线参考层1或覆盖层的局部不对称导致终端阻抗不匹配、信号失真，甚至终端报废的问题。
在本发明中，线宽分段处理的具体处理方式为，根据不对称区域的制作工艺，对阻抗线2的设计线宽进行增加线宽处理或减小线宽处理，以改变不对称区域中阻抗线2的线宽，使不对称区域中的阻抗线2与其他区域中的阻抗线2形成分段结构。
因印制电路板的特殊性，其辅助材料多，而且很多种材料多会影响信号的质量；且不同的电路板层其制作工艺也不同。所以，本实施例针对阻抗线2的走线路径经过印制电路板上制作工艺不同的不对称区域，分别对位于制作工艺不同的不对称区域中的阻抗线2进行线宽分段处理。这样的目的在于针对印制电路板上不同的影响因素对阻抗线2阻抗匹配产生的影响，采用相应的线宽分段处理手段，以减小不同区域内阻抗线阻抗高低的差异。
实施例一
如图1所示，为传统的阻抗线2与参考层1的设计示意图。从图中可以看出阻抗线2两侧的网格覆铜区域处于不对称状态，此时的阻抗线2容易出现阻抗不匹配的现象。通过对该设计图中的阻抗线2进行阻抗测试，得到如图2所示的波形图。从图2中可以看出其阻抗值极差完全超过了行业+/-10ohm的变化范围标准，且其最大极差约为40ohm，不能满足终端器件的阻抗匹配要求，只能报废产品。
如图3所示为本实施的阻抗线参考层1局部不对称方案。若阻抗线2相对于参考层1不对称，则在参考层1中设置若干个残铜率不同的残铜率区域，根据阻抗线2的阻抗值与残铜率之间的关系，对阻抗线2进行线宽分段处理。
其中，关于阻抗线2的阻抗值与残铜率之间的关系，在印制电路板中，若其他条件恒定不变，即仅考虑阻抗线2的阻抗值与残铜率之间的关系，则阻抗值的大小与参考层1的残铜率成反比。
根据上述已知规律，当阻抗线参考层1局部不对称时，在参考层1中设置100％残铜率区域3、50％残铜率区域4、无铜区域5。其中的100％残铜率区域3为实铜区域；50％残铜率区域4可视为网格铜区域。100％残铜率区域3、50％残铜率区域4、无铜区域5的阻抗线2线宽依次增加。其线宽的增加值为0.02-0.04mm。更具体的，可将无铜区域5的阻抗线2线宽设计得比50％残铜率区域4的阻抗线2线宽大0.03mm；50％残铜率区域4的阻抗线2线宽比100％残铜率区域3的阻抗线2线宽大0.02mm。
例如，一组差分线对，其参考层1分为实铜、网格0.2*0.2mm、无铜三个区域。以网格铜区域的阻抗线2线宽为设计线宽。假设设计线宽为0.1mm，成品阻抗匹配100ohm，那么实铜区域设计线宽应为0.08mm，无铜区域设计线宽应该为0.13mm。采用分段处理的方案后，其测试波形如图4所示。虽该阻抗线2的测试波形未能达到理想状态下的阻抗结构值，但其数据合集波形已完全在行业+/-10ohm的公差范围内，且最大极差约为14ohm。通过与图2的波形图对比可知，本实施例采用分段处理的方案后，能将阻抗线2的阻抗值整体偏差缩小一倍以上。阻抗值满足终端器件匹配100ohm+/-10ohm的要求。
实施例二
在挠性印制电路板中，对阻抗值有较大影响的覆盖层一般为电磁屏蔽膜、钢片、覆盖膜聚酰亚胺胶膜、阻焊油墨。当印制电路板的其他条件恒定时，电磁屏蔽、钢片、覆盖膜聚酰亚胺胶膜、阻焊油墨对阻抗线2阻抗值的影响依次减小，且阻抗线的宽度与其阻抗值成反比。
基于上述已知规律，以阻抗线2正面均覆盖有覆盖膜为基准，若阻抗线2相对于覆盖层不对称，则根据阻抗线2正面覆盖的材料，对阻抗线2进行线宽分段处理。
具体的，若阻抗线2正面覆盖电磁屏蔽膜，则阻抗线2的线宽较设计线宽小0.02-0.03mm，更具体的为0.025mm。若阻抗线2正面覆盖钢片，则阻抗线2的线宽较设计线宽小0.01-0.02mm，更具体的为0.015mm。
如图5所示为刚挠结合电路板的叠构局部布线示意图。图5中，B区域为挠性板，其中的阻抗线2正面覆盖有电磁屏蔽膜，而A区域为刚挠结合区，正面覆盖的是刚性材料，如钢片。在设计时，阻抗线2线宽的设计为A区域的应比B区域的大0.01mm。这样即可满足阻抗匹配要求。
实施例三
若阻抗线2相对于覆盖层、参考层1均不对称，则阻抗线2的线宽分别根据参考层1中的残铜率以及正面覆盖的材料，依次对阻抗线2进行线宽分段处理。
优选的，若阻抗线2正面仅覆盖有覆盖膜或阻焊油墨，则阻抗线2的线宽根据参考层1中的残铜率对阻抗线2进行线宽分段处理。
以下将基于实施例一和实施例二，针对不同参考层1与覆盖层不同的组合情形，对阻抗线2线宽的设计进行说明。
假设挠性印制电路板中的阻抗线2为相对于覆盖层、参考层1均不对称。在传统的阻抗线设计方式中，阻抗线2的线宽是基于参考层1为网格铜、覆盖层为覆盖膜或阻焊油墨的条件下设计。设阻抗线2在基于参考层1为网格铜、覆盖层为覆盖膜时，其阻抗匹配时的阻抗线2线宽为X，即设计线宽为X。
当参考层1为实铜，且阻抗线2覆盖的是覆盖膜，则阻抗线2的线宽应采用X-0.02mm。
当参考层1为无铜，且阻抗线2覆盖的是覆盖膜，则阻抗线2的线宽应采用X+0.03mm。
当参考层1为网格铜，且阻抗线2覆盖的是覆盖膜和电磁屏蔽膜，则阻抗线2的线宽应采用X-0.025mm。
当参考层1为网格铜，且阻抗线2覆盖的是覆盖膜和钢片，则阻抗线2的线宽应采用X-0.015mm。
当参考层1为实铜，且阻抗线2覆盖的是覆盖膜和钢片，则阻抗线2的线宽应采用X--0.02-0.015mm。
当参考层1为无铜，且阻抗线2覆盖的是覆盖膜和钢片，则阻抗线2的线宽应采用X+0.03-0.015mm。
当参考层1为无铜，且阻抗线2覆盖的是覆盖膜和电磁屏蔽膜，则阻抗线2的线宽应采用X+0.03-0.025mm。
当参考层1为实铜，且阻抗线2覆盖的是覆盖膜和电磁屏蔽膜，则阻抗线2的线宽应采用X-0.02-0.025mm。
例如，如图6所示，为一实际产品的PCB阻抗线的布线图。图6中的C区覆盖层为覆盖膜、参考层为网格；D和E区的参考层均为实铜，且D区的覆盖层为钢片，E区的覆盖层为电磁屏蔽膜。
需要说明的是，因产品的PCB阻抗线的布线图尺寸较大，同时受限与附图尺寸大小，故图6中关于C区参考层为网格并未完整示出。因此，在参阅附图6时，关于C、D和E区参考层的覆铜形式，应以文字说明为准。
假设C区的阻抗线2线宽为0.1mm时，阻抗值100ohm。那么剩余区域阻抗线2分段补偿的方案应为如下计算：
覆盖层：E区因有电磁屏蔽膜，E区的阻抗线宽应减去0.025mm，D区为钢片，D区的阻抗线宽应为减去0.015mm。
参考层：C区域为网格，D和E区的参考层一致为实铜，那么根据参考层变化的规则，D和E区的线宽需减去0.02mm。
综上，得出最终阻抗线2的设计线宽：C区为0.1mm，D区为0.065mm，E区为0.055mm。
需要进一步说明的是，关于本发明中阻抗线2分段时所增加或减小的具体变化值，如上述所记载的0.03mm、0.02mm、0.025mm、0.015mm。这些变化值均为通过对大量的补偿数据总结出来的经验值。通过总结的方式获取这些经验值的原因在于，阻抗线2在业内设计的线宽一般在0.07-0.2mm之间。由于其线宽较小，如针对不同的阻抗线设计线宽通过模拟测试阻抗的方式获取相应的变化值，会增加相应的工作量。而且，受限于目前的PCB蚀刻工艺，并综合考虑PCB蚀刻时产生的误差来看，即使采用模拟测试所获取的变化值去加工PCB，到最终加工出来的PCB电路板上的阻抗线线宽也与理论设计有一定的误差，并不能达到理想线宽。所以，综合上述考虑，本发明通过总结的方式获取相应的经验值，使其能适用于业内常用阻抗线线宽，同时也满足了阻抗的误差要求，为本领域的技术人员提供了相应的技术指导，可大大降减小技术人员面对阻抗线阻抗不匹配时所需进行的工作量。
以上所述的仅是本发明的优选实施方式，应当指出对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些都不会影响本发明实施的效果和专利的实用性。
Claims (7)
1.一种不对称阻抗产品的制作方法，其特征在于，确定印制电路板上阻抗线参考层(1)或覆盖层局部不对称的不对称区域；根据所述阻抗线(2)的走线路径，对所述不对称区域中的阻抗线(2)与印制电路板其他区域中的阻抗线(2)进行线宽分段处理，以减小处于不同区域内阻抗线(2)线段的阻抗高低差异；
所述线宽分段处理为，
根据所述不对称区域的制作工艺，对所述阻抗线(2)的设计线宽进行增加线宽处理或减小线宽处理，使所述不对称区域中的阻抗线(2)与其他区域中的阻抗线(2)形成分段结构；
若所述阻抗线(2)相对于覆盖层不对称，则根据所述阻抗线(2)正面覆盖的材料，对所述阻抗线(2)进行线宽分段处理；
若所述阻抗线(2)相对于覆盖层、参考层(1)均不对称，则所述阻抗线(2)的线宽分别根据参考层(1)中的残铜率以及阻抗线(2)正面覆盖的材料，依次对所述阻抗线(2)进行线宽分段处理。
2.根据权利要求1所述的一种不对称阻抗产品的制作方法，其特征在于，若所述阻抗线(2)的走线路径经过印制电路板上制作工艺不同的不对称区域，则分别对位于制作工艺不同的不对称区域中所述的阻抗线(2)进行线宽分段处理。
3.根据权利要求1所述的一种不对称阻抗产品的制作方法，其特征在于，若所述阻抗线(2)相对于参考层(1)不对称，则在所述参考层(1)中设置若干个残铜率不同的残铜率区域，根据所述阻抗线(2)的阻抗值与残铜率之间的关系，对所述阻抗线(2)进行线宽分段处理。
4.根据权利要求3所述的一种不对称阻抗产品的制作方法，其特征在于，在所述参考层(1)中设置100％残铜率区域(3)、50％残铜率区域(4)、无铜区域(5)，所述100％残铜率区域(3)、50％残铜率区域(4)、无铜区域(5)中的阻抗线(2)线宽依次增加。
5.根据权利要求4所述的一种不对称阻抗产品的制作方法，其特征在于，位于所述100％残铜率区域(3)、50％残铜率区域(4)、无铜区域(5)中的阻抗线(2)，其线宽增加值为0.02-0.04mm。
6.根据权利要求1所述的一种不对称阻抗产品的制作方法，其特征在于，若所述阻抗线(2)正面覆盖电磁屏蔽膜，则所述阻抗线(2)的线宽较设计线宽小0.02-0.03mm；
若所述阻抗线(2)正面覆盖钢片，则所述阻抗线(2)的线宽较设计线宽小0.01-0.02mm。
7.根据权利要求1所述的一种不对称阻抗产品的制作方法，其特征在于，若所述阻抗线(2)正面仅覆盖有覆盖膜或阻焊油墨，则所述阻抗线(2)的线宽根据参考层(1)中的残铜率对阻抗线(2)进行线宽分段处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210480589.4A CN114786349B (zh) | 2022-05-05 | 2022-05-05 | 一种不对称阻抗产品的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210480589.4A CN114786349B (zh) | 2022-05-05 | 2022-05-05 | 一种不对称阻抗产品的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114786349A CN114786349A (zh) | 2022-07-22 |
| CN114786349B true CN114786349B (zh) | 2024-03-12 |
Family
ID=82435752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210480589.4A Active CN114786349B (zh) | 2022-05-05 | 2022-05-05 | 一种不对称阻抗产品的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114786349B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
| CN107454736A (zh) * | 2017-06-27 | 2017-12-08 | 上达电子（深圳）股份有限公司 | 一种电路板及其走线阻抗控制方法 |
| CN112770502A (zh) * | 2020-11-07 | 2021-05-07 | 龙南骏亚电子科技有限公司 | 一种电路板阻抗一致性控制技术制作方法 |
| CN113709989A (zh) * | 2021-09-03 | 2021-11-26 | 博敏电子股份有限公司 | 一种提升电磁屏蔽膜阻抗匹配要求产品可靠性的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152499A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | プリント配線板およびプリント配線板のインピーダンス保証方法 |
-
2022
- 2022-05-05 CN CN202210480589.4A patent/CN114786349B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
| CN107454736A (zh) * | 2017-06-27 | 2017-12-08 | 上达电子（深圳）股份有限公司 | 一种电路板及其走线阻抗控制方法 |
| CN112770502A (zh) * | 2020-11-07 | 2021-05-07 | 龙南骏亚电子科技有限公司 | 一种电路板阻抗一致性控制技术制作方法 |
| CN113709989A (zh) * | 2021-09-03 | 2021-11-26 | 博敏电子股份有限公司 | 一种提升电磁屏蔽膜阻抗匹配要求产品可靠性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114786349A (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107590338B (zh) | 一种拟合传输线阻抗上漂的数学模型的方法 | |
| CN102573309A (zh) | 采用动态蚀刻补偿法提高减成法pcb图形精度的方法 | |
| US20070034596A1 (en) | Printed wiring board fabrication method, printed wiring board photomask, and program for creating a photomask | |
| CN108055760B (zh) | 一种差分对等长补偿阻抗匹配方法 | |
| WO2018233271A1 (zh) | 印制电路板及其制作方法 | |
| CN109344479B (zh) | 优化bga区信号线阻抗的方法、装置、设备及存储介质 | |
| CN107787122B (zh) | 电路板线路补偿方法和装置 | |
| CN114786349B (zh) | 一种不对称阻抗产品的制作方法 | |
| CN105072808A (zh) | 高精度封装基板的蚀刻补偿方法 | |
| CN109548268A (zh) | 一种pcb阻抗控制方法、控制系统和一种pcb布线板 | |
| CN109803481A (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
| US11343905B2 (en) | Asymmetric differential via stubs for skew compensation | |
| CN109905972B (zh) | 印刷电路板内层精密线路的蚀刻方法及蚀刻线 | |
| JP2009152499A (ja) | プリント配線板およびプリント配線板のインピーダンス保証方法 | |
| CN113033140B (zh) | 一种精确获得pcb走线上下层介电常数差异的仿真方法 | |
| CN107454736A (zh) | 一种电路板及其走线阻抗控制方法 | |
| CN109496065B (zh) | 一种阻抗的制作方法 | |
| CN116796700B (zh) | 一种考虑直流电阻影响的阻抗线宽补偿方法 | |
| US7423513B2 (en) | Circuit board having resistor and method for manufacturing the circuit board | |
| CN112004307A (zh) | 一种差分线布线结构及差分线布线结构生成方法 | |
| US6278345B1 (en) | Flexible printed circuit and the method for making the same | |
| CN111050481B (zh) | Pcb板墓碑效应印刷方法 | |
| CN220383292U (zh) | Pcb板和电子设备 | |
| TWI702890B (zh) | 便於鍍金的基板線路結構 | |
| CN220528292U (zh) | 一种柔性线路板涨缩控制的面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |