CN109803481A - 多层印刷电路板及制作多层印刷电路板的方法 - Google Patents

多层印刷电路板及制作多层印刷电路板的方法 Download PDF

Info

Publication number
CN109803481A
CN109803481A CN201711141892.7A CN201711141892A CN109803481A CN 109803481 A CN109803481 A CN 109803481A CN 201711141892 A CN201711141892 A CN 201711141892A CN 109803481 A CN109803481 A CN 109803481A
Authority
CN
China
Prior art keywords
circuit layer
external circuit
layer
conducting wire
dielectric loss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711141892.7A
Other languages
English (en)
Other versions
CN109803481B (zh
Inventor
陈彦豪
丁纬范
庄木枝
曾淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201711141892.7A priority Critical patent/CN109803481B/zh
Priority to US15/863,996 priority patent/US10219366B1/en
Publication of CN109803481A publication Critical patent/CN109803481A/zh
Application granted granted Critical
Publication of CN109803481B publication Critical patent/CN109803481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Abstract

本发明公开一种多层印刷电路板包含第一外电路层、内电路层、第二外电路层、连通柱及高介电损耗防焊油墨层。第一外电路层包含第一导线，且第一导线传输高频讯号。内电路层包含第二导线。第一外电路层是设置于内电路层的一侧，而第二外电路层是设置于内电路层的另一侧。连通柱自第一外电路层贯穿至第二外电路层，并耦接于第一导线及第二导线。第二导线经由连通柱耦接至第一导线以传输高频讯号。高介电损耗防焊油墨层设置于连通柱外露于第二外电路层外的开路残段端。

Description

多层印刷电路板及制作多层印刷电路板的方法
技术领域
本发明是有关于一种多层印刷电路板，尤其是一种能够减少高速讯号失真的多层印刷电路板。
背景技术
在现有技术中，多层印刷电路板常利用连通柱(via)来连接位于不同层板(layer)间的导线，一般来说，连通柱可能包含贯穿孔(through hole via)、盲孔(Blind hole)及埋孔(Buried hole)等不同形式，其中以盲孔及埋孔来制作连通柱的方式由于成本较高，因此在实作上较少使用，最常见连通柱仍是以贯穿孔形式居多。在此情况下，如欲连接的导线为带线(stripline)，亦即导线是位于多层印刷电路板中的内电路层中，则在连通柱上必然会留下开路残段(open via stub)，而开路残段的共振效应常会造成严重的高速讯号失真问题。
为解决开路残段所造成的讯号失真问题，现有技术常采用背钻(back-drilling)的技术，亦即在多层印刷电路的制作程序中，可由下往上利用机械钻头将连通柱的开路残段移除。然而，使用背钻的做法不仅会增加制程上的复杂度，且由于背钻的机械公差会限制背钻的钻孔深度，因此在连通柱分布密度较高的区域(如中央处理器下方)，背钻也无法完整地移除开路残段，使得高速讯号失真的问题难以解决。
发明内容
本发明的一实施例提供一种多层印刷电路板，多层印刷电路板包含第一外电路层、内电路层、第二外电路层、连通柱及高介电损耗防焊油墨层。
第一外电路层包含第一导线，第一导线传输高频讯号。内电路层包含第二导线。第一外电路层设置于内电路层的一侧，而第二外电路层设置于内电路层的另一侧。
连通柱自第一外电路层贯穿至第二外电路层，并耦接于第一导线及第二导线。第二导线经由连通柱耦接至第一导线以传输高频讯号。高介电损耗防焊油墨层设置于连通柱外露于第二外电路层外的开路残段端。
本发明的另一实施例提供一种制作多层印刷电路板的方法。制作多层印刷电路板的方法包含设置包含一第一导线的第一外电路层，设置包含第二导线的内电路层，并设置第二外电路层，其中内电路层设置于第一外电路层及第二外电路层之间。设置连通柱，使得连通柱自第一外电路层贯穿至第二外电路层并耦接于第一导线及第二导线，并于连通柱外露于第二外电路层外的开路残段端设置高介电损耗防焊油墨层。
附图说明
图1为本发明一实施例的多层印刷电路板的示意图。
图2为制造图1的多层印刷电路板的方法流程图。
符号说明：
100 多层印刷电路板
110 第一外电路层
120 第二外电路层
130、132、134、136 内电路层
140A 第一导线
140B 第二导线
150 连通柱
150T 连通柱开路残段端
160 高介电损耗防焊油墨层
170 低介电损耗防焊油墨层
180、182 内层板
184 半固化板
SIGA 高频讯号
200 方法
S210至S260 步骤
具体实施方式
图1为本发明一实施例的多层印刷电路板100的示意图。多层印刷电路板100包含内电路层第一外电路层110、第二外电路层120、内电路层130、第一导线140A、第二导线140B、连通柱150及高介电损耗防焊油墨层160。
第一外电路层110可设置于内电路层130的一侧，而第二外电路层120则可设置于内电路层130的另一侧。在本发明的部分实施例中，第一外电路层110可例如为与外部元件相接的外侧电路层，而第二外电路层则可例如为用以焊接至主要电路板或其他线路的外侧电路层，然而本发明并不限定第一外电路层110及第二外电路层120所欲耦接的对象。
此外，在图1中，多层印刷电路板100还可包含内电路层132、134及136，其中内电路层132可例如为电源层而内电路层136可例如为接地层，亦即多层印刷电路板100可为六层板，然而本发明并不以此为限，在本发明的其他实施例中，多层印刷电路板100还可包含更多数量的电路层，而内电路层130也可能位于第一外电路层110及第二外电路层120之间的其他位置。
在多层印刷电路板100中，电路层可以设置于内层板上，例如第一外电路层110及内电路层132可设置于内层板180的两侧，而内电路层130及134则可设置于内层板182的两侧。此外，设置在相异内层板的电路层则可利用介电层或半固化板来加以接合。例如内电路层132及130之间可利用半固化板184来接合。然而本发明并不以此为限，在本发明的其他实施例中，使用者亦可根据需求选择以其他的材质或工序来制作多层印刷电路板100。
第一外电路层110可包含第一导线140A，且第一导线140A可传输高频讯号SIGA。内电路层130可包含第二导线140B。连通柱150可利用通孔方式形成，并可自第一外电路层110贯穿至第二外电路层120且耦接于第一导线140A及第二导线140B。换言之，第二导线140B可经由连通柱150耦接至第一导线140A以传输高频讯号SIGA。
由于在此实施例中，连通柱150并未耦接至第一导线140A及第二导线140B以外的其他导线，因此自内电路层130至外露于第二外电路层120的这段连通柱150即可视为开路残段(open via stub)。
为避免高频讯号SIGA进入开路残段后反弹又进入到第一导线140A及第二导线140B，造成干扰并使讯号品质下降，在图1的实施例中，多层印刷电路板100可将高介电损耗防焊油墨层160设置于连通柱150外露于第二外电路层130外的开路残段端150T。由于高介电损耗防焊油墨层160具有高损耗的特性，因此可以减少高频讯号SIGA反弹，进而在不对开路残段进行背钻的情况下，提升高频讯号的传输品质。
然而，为避免第二外电路层120中的其他线路因为接触到高介电损耗防焊油墨层160而降低讯号品质，在图1的实施例中，多层印刷电路板100还可包含低介电损耗防焊油墨层170。低介电损耗防焊油墨层170可覆盖于第二外电路层120及高介电损耗防焊油墨层160，以保护第二外电路层120上的线路。
在本发明的部分实施例中，低介电损耗防焊油墨层170可例如为一般常见俗称绿漆的防焊油墨，而高介电损耗防焊油墨层160对应于高频频率的损耗因子(dissipationfactor，Df)则会甚大于低介电损耗防焊油墨层170对应于相同频率的损耗因子(dissipation factor，Df)，两者差距可为一百倍以上。举例来说，一般而言，低介电损耗防焊油墨层170对应于10G赫兹讯号的损耗因子可为0.03以下，而高介电损耗防焊油墨层160对应于10G赫兹讯号的损耗因子则可为3以上。
此外，一般而言，低介电损耗防焊油墨层170对应于10G赫兹讯号的介电常数(dielectric constant，Dk)为3.5至4.5，而高介电损耗防焊油墨层160对应于10G赫兹讯号的介电常数则可为100。
在图1的实施例中，高介电损耗防焊油墨层160的厚度与低介电损耗防焊油墨层170相近，两者皆可为1至2密耳(mil)。然而在本发明的部分实施例中，为确保高介电损耗防焊油墨层160能够有效发挥减少讯号反弹的功效，还可增加高介电损耗防焊油墨层160的厚度，例如使高介电损耗防焊油墨层160得厚度大到3密耳以上，然而本发明并不以此为限。
图2为本发明一实施例的制作多层印刷电路板100的方法200的流程图。方法200可包含步骤S210至S260，但不限于以下的顺序。
S210：设置包含第一导线140A的第一外电路层110；
S220：设置包含第二导线140B的内电路层130；
S230：设置第二外电路层120，其中内电路层130是设置于第一外电路层110及第二外电路层120之间；
S240：设置连通柱150，其中连通柱150可自第一外电路层110贯穿至第二外电路层120并耦接于第一导线140A及第二导线140B；
S250：于连通柱150外露于第二外电路层120外的开路残段端150T设置高介电损耗防焊油墨层160；及
S260：设置低介电损耗防焊油墨层170以覆盖于第二外电路层120及高介电损耗防焊油墨层160。
在步骤S210中，方法200可例如在内层板180上镀上导电材质，例如铜箔，并以光罩蚀刻的方式来形成第一外电路层110所需的线路，例如第一导线140A。而步骤S220及S230亦可利用类似上述的方式来执行。此外，在本发明的部分实施例中，方法200还可包含利用半固化板来将设置于相异内层板上的电路层加以接合。
在步骤S250中，使用者可利用遮罩使得高介电损耗防焊油墨层160仅涂布在所需的位置，亦即连通柱150外露于第二外电路层120外的开路残段端150T上方，而在步骤S260中，则将低介电损耗防焊油墨层170涂布于第二外电路层120及高介电损耗防焊油墨层160上。
利用方法200就能够制造多层印刷电路板100，并于连通柱150的开路残段端150T上设置高介电损耗防焊油墨层160，以减少高频讯号SIGA进入连通柱150的开路残段后反射至第一导线140A及第二导线140B的情况，进而提升高频讯号于第一导线140A及第二导线140B上的传输品质。
综上所述，本发明的多层印刷电路板及制作多层印刷电路板的方法可以在连通柱的开路残段端设置高介电损耗防焊油墨层，使得进入开路残段的高频讯号能够被耗损，减少高频讯号反射的情况，以提升高频讯号的传输品质。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的权利要求书的涵盖范围。

Claims (10)

1.一种多层印刷电路板，其特征在于，包含：
一第一外电路层，包含一第一导线，该第一导线用以传输一高频讯号；
一内电路层，包含一第二导线，其中该第一外电路层是设置于该内电路层的一侧；
一第二外电路层，设置于该内电路层的另一侧；
一连通柱，自该第一外电路层贯穿至该第二外电路层，耦接于该第一导线及该第二导线，其中该第二导线是经由该连通柱耦接至该第一导线以传输该高频讯号；及
一高介电损耗防焊油墨层，设置于该连通柱外露于该第二外电路层外的一开路残段端。
2.如权利要求1所述的多层印刷电路板，其特征在于，另包含：
一低介电损耗防焊油墨层，覆盖于该第二外电路层及该高介电损耗防焊油墨层。
3.如权利要求2所述的多层印刷电路板，其特征在于，其中对应于一高频频率，该高介电损耗防焊油墨层的一损耗因子实质上约为该低介电损耗防焊油墨层的一损耗因子的一百倍。
4.如权利要求1所述的多层印刷电路板，其特征在于，其中该高介电损耗防焊油墨层的厚度是为1密耳以上。
5.如权利要求1所述的多层印刷电路板，其特征在于，其中对应于一高频频率，该高介电损耗防焊油墨层的一介电常数实质上约为100以上。
6.一种制作多层印刷电路板的方法，其特征在于，包含：
设置一第一外电路层，该第一外电路层包含一第一导线；
设置一内电路层，该内电路层包含一第二导线；
设置一第二外电路层，其中该内电路层是设置于该第一外电路层及该第二外电路层之间；
设置一连通柱，该连通柱自该第一外电路层贯穿至该第二外电路层并耦接于该第一导线及该第二导线；及
于该连通柱外露于该第二外电路层外的一开路残段端，设置一高介电损耗防焊油墨层。
7.如权利要求6所述的制作多层印刷电路板的方法，其特征在于，另包含：
设置一低介电损耗防焊油墨层以覆盖于该第二外电路层及该高介电损耗防焊油墨层。
8.如权利要求7所述的制作多层印刷电路板的方法，其特征在于，其中对应于一高频频率，该高介电损耗防焊油墨层的一损耗因子实质上是约为该低介电损耗防焊油墨层的一损耗因子的一百倍。
9.如权利要求6所述的制作多层印刷电路板的方法，其特征在于，其中该高介电损耗防焊油墨层的厚度是为1密耳以上。
10.如权利要求6所述的制作多层印刷电路板的方法，其特征在于，其中对应于一高频频率，该高介电损耗防焊油墨层的一介电常数实质上约为100以上。
CN201711141892.7A 2017-11-17 2017-11-17 多层印刷电路板及制作多层印刷电路板的方法 Active CN109803481B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711141892.7A CN109803481B (zh) 2017-11-17 2017-11-17 多层印刷电路板及制作多层印刷电路板的方法
US15/863,996 US10219366B1 (en) 2017-11-17 2018-01-08 Multilayer printed circuit board capable of reducing transmission loss of high speed signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711141892.7A CN109803481B (zh) 2017-11-17 2017-11-17 多层印刷电路板及制作多层印刷电路板的方法

Publications (2)

Publication Number Publication Date
CN109803481A true CN109803481A (zh) 2019-05-24
CN109803481B CN109803481B (zh) 2021-07-06

Family

ID=65411012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711141892.7A Active CN109803481B (zh) 2017-11-17 2017-11-17 多层印刷电路板及制作多层印刷电路板的方法

Country Status (2)

Country Link
US (1) US10219366B1 (zh)
CN (1) CN109803481B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110475436A (zh) * 2019-08-29 2019-11-19 苏州浪潮智能科技有限公司 一种获取阻焊油墨对信号和共面波导影响的方法及系统
WO2021072987A1 (en) * 2019-10-16 2021-04-22 Compass Technology Company Limited Integrated electro-optical flexible circuit board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
CN112888145B (zh) * 2020-12-25 2022-04-12 安徽广德威正光电科技有限公司 一种5g通信用pcb板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241904A1 (en) * 2003-05-30 2004-12-02 Lg Electronics Inc. Method for manufacturing printed circuit board
US20060121722A1 (en) * 2003-12-18 2006-06-08 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with varying depth conductive holes adapted for receiving pinned electrical components
CN101341806A (zh) * 2004-10-29 2009-01-07 英特尔公司 改进印刷电路板信号层过渡的设备和方法
US20090236128A1 (en) * 2008-03-21 2009-09-24 Ibiden Co., Ltd. Printed wiring board with resin complex layer and manufacturing method thereof
CN104812170A (zh) * 2014-01-28 2015-07-29 株式会社村田制作所 高频模块
KR20170029291A (ko) * 2015-09-07 2017-03-15 주식회사 티엘비 외층 회로 형성을 통한 다층인쇄회로기판의 스터브 제거방법
CN106793574A (zh) * 2016-12-13 2017-05-31 郑州云海信息技术有限公司 一种pcb背钻方法
US20170303386A1 (en) * 2016-04-14 2017-10-19 L-3 Communications Corporation Printed Circuit Board Integrated Radio Frequency Absorber

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
JP4787638B2 (ja) * 2006-03-16 2011-10-05 新光電気工業株式会社 配線基板の製造方法
JP5138395B2 (ja) * 2008-01-22 2013-02-06 新光電気工業株式会社 配線基板及びその製造方法
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
KR101009176B1 (ko) * 2008-03-18 2011-01-18 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
WO2009122680A1 (ja) * 2008-03-31 2009-10-08 住友ベークライト株式会社 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
US7884488B2 (en) * 2008-05-01 2011-02-08 Qimonda Ag Semiconductor component with improved contact pad and method for forming the same
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
TW201106453A (en) * 2009-08-10 2011-02-16 Unimicron Technology Corp Package substrate having embedded semiconductor chip
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
US20120199386A1 (en) * 2011-02-04 2012-08-09 Ibiden Co., Ltd. Multilayer printed wiring board
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8975742B2 (en) * 2011-11-30 2015-03-10 Ibiden Co., Ltd. Printed wiring board
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2014107433A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 多数個取り基板
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
CN103906372B (zh) * 2012-12-27 2017-03-01 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
KR101872532B1 (ko) * 2012-12-28 2018-06-28 삼성전기주식회사 회로 기판 및 그 제조 방법
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102107037B1 (ko) * 2014-02-21 2020-05-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2015220282A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR20160127226A (ko) * 2015-04-23 2016-11-03 에스케이하이닉스 주식회사 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
JP6690929B2 (ja) * 2015-12-16 2020-04-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6951838B2 (ja) * 2016-08-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241904A1 (en) * 2003-05-30 2004-12-02 Lg Electronics Inc. Method for manufacturing printed circuit board
US20060121722A1 (en) * 2003-12-18 2006-06-08 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with varying depth conductive holes adapted for receiving pinned electrical components
CN101341806A (zh) * 2004-10-29 2009-01-07 英特尔公司 改进印刷电路板信号层过渡的设备和方法
US20090236128A1 (en) * 2008-03-21 2009-09-24 Ibiden Co., Ltd. Printed wiring board with resin complex layer and manufacturing method thereof
CN104812170A (zh) * 2014-01-28 2015-07-29 株式会社村田制作所 高频模块
KR20170029291A (ko) * 2015-09-07 2017-03-15 주식회사 티엘비 외층 회로 형성을 통한 다층인쇄회로기판의 스터브 제거방법
US20170303386A1 (en) * 2016-04-14 2017-10-19 L-3 Communications Corporation Printed Circuit Board Integrated Radio Frequency Absorber
CN106793574A (zh) * 2016-12-13 2017-05-31 郑州云海信息技术有限公司 一种pcb背钻方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110475436A (zh) * 2019-08-29 2019-11-19 苏州浪潮智能科技有限公司 一种获取阻焊油墨对信号和共面波导影响的方法及系统
WO2021072987A1 (en) * 2019-10-16 2021-04-22 Compass Technology Company Limited Integrated electro-optical flexible circuit board

Also Published As

Publication number Publication date
CN109803481B (zh) 2021-07-06
US10219366B1 (en) 2019-02-26

Similar Documents

Publication Publication Date Title
CN109803481A (zh) 多层印刷电路板及制作多层印刷电路板的方法
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
US9326377B2 (en) Printed wiring board
TWI643334B (zh) 高頻信號傳輸結構及其製作方法
CN103188886B (zh) 一种印制电路板及其制作方法
US20090158581A1 (en) Process for Making a Multilayer Circuit Device Having Electrically Isolated Tightly Spaced Electrical Current Carrying Traces
US9907156B1 (en) Cross-talk reduction for high speed signaling at ball grid array region and connector region
TWI665949B (zh) 柔性電路板及其製作方法
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP2010021505A (ja) 接続方法、基板
US7754980B2 (en) Substrate with multilayer plated through hole and method for forming the multilayer plated through hole
US20150014044A1 (en) High speed via
TWI665950B (zh) 多層印刷電路板及製作多層印刷電路板的方法
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
JP2005322861A (ja) 回路基板及び該回路基板におけるノイズの低減方法
US20120234580A1 (en) Circuit board
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
TWI608769B (zh) 柔性電路板及其製作方法
JP2003338693A (ja) 同軸ケーブルの接続方法及び多層プリント基板
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
JP2008084907A (ja) 配線回路基板
US20120279774A1 (en) Circuit board
US20230292431A1 (en) Shielded signal vias in printed circuit boards for high-frequency and broadband signals
CN113709962B (zh) 一种差分信号传输多层pcb板结构
CN114449736A (zh) 一种高频电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant