KR101872532B1 - 회로 기판 및 그 제조 방법 - Google Patents

회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101872532B1
KR101872532B1 KR1020120157167A KR20120157167A KR101872532B1 KR 101872532 B1 KR101872532 B1 KR 101872532B1 KR 1020120157167 A KR1020120157167 A KR 1020120157167A KR 20120157167 A KR20120157167 A KR 20120157167A KR 101872532 B1 KR101872532 B1 KR 101872532B1
Authority
KR
South Korea
Prior art keywords
insulating film
insulating layer
interlayer insulating
delete delete
pattern
Prior art date
Application number
KR1020120157167A
Other languages
English (en)
Other versions
KR20140086535A (ko
Inventor
한성
권영도
김진구
전형진
김윤수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120157167A priority Critical patent/KR101872532B1/ko
Priority to US14/060,345 priority patent/US9173291B2/en
Priority to JP2013226577A priority patent/JP2014131011A/ja
Publication of KR20140086535A publication Critical patent/KR20140086535A/ko
Application granted granted Critical
Publication of KR101872532B1 publication Critical patent/KR101872532B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls

Abstract

본 발명은 회로 기판에 관한 것으로, 본 발명의 일 실시예에 따른 회로 기판은 베이스 기판, 베이스 기판을 덮는 층간 절연막, 베이스 기판과 층간 절연막 중 적어도 층간 절연막을 상하 방향으로 관통하는 비아 구조물, 그리고 층간 절연막에 수평 방향으로 배치되어 비아 구조물을 둘러싸며 절연 재질로 이루어진 식각 방지 패턴을 포함한다.

Description

회로 기판 및 그 제조 방법{CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 회로 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 상하로 수직한 측면을 갖고, 미세 피치화를 구현할 수 있는 비아 구조물을 구비한 회로 기판 및 그 제조 방법에 관한 것이다.
전자 부품의 소형화와 박형화가 진행됨에 따라, 패키지 기판 및 인쇄회로기판 또한 이러한 소형화와 박형화에 대한 요구가 증가되고 있으며, 이들 전자 기판에 적용되는 노멀 비아(normal via), 블라인드 비아(blind via), 그리고 매립형 비아(buried via) 등의 금속 비아 또한 높은 미세 피치화가 요구되고 있다.
최근의 패키지 기판과 인쇄회로기판에 적용되는 비아 구조물의 경우, 비아 패드(via pad)의 폭은 15㎛ 이하, 비아(via)의 폭은 5㎛ 이하, 그리고, 비아들 간의 간격은 30㎛ 이하의 미세 피치화 수준이 요구되고 있다. 그러나, 종래의 비아는 보통 경사진 측면을 갖는 형태로 형성되므로, 비아들 간의 간격을 좁히는 것에 한계가 있다. 또한, 기존의 비아 형성 기술은 층간 절연막으로 사용되는 레지스트막의 두께가 두꺼운 경우, 정밀한 비아홀 형성이 어려워, 집적화된 비아 구조물을 구현하기 곤란하였다. 특히, 레지스트막의 두께가 2㎛ 이상, 더 나아가 10㎛ 이상인 경우, 포토 리소그래피 공정의 해상도의 한계에 다다르게 되므로, 포토 레지스트막의 두께에 관계없이 집적화된 비아 구조물을 형성시킬 수 있는 기술이 요구되고 있다.
일본공개특허공보 JP 2001-313336
본 발명이 해결하고자 하는 과제는 미세 피치의 비아 구조물을 구비한 회로 기판을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 상대적으로 두꺼운 층간 절연막 내에서 상하 수직한 측면을 갖는 비아 구조물을 구비한 회로 기판을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 미세 피치의 비아 구조물을 구현할 수 있는 회로 기판의 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 상대적으로 두꺼운 층간 절연막 내에서 상하 수직한 측면을 갖는 비아를 형성할 수 있는 회로 기판의 제조 방법을 제공하는 것에 있다.
본 발명의 일 실시예에 따른 회로 기판은 베이스 기판, 상기 베이스 기판을 덮는 층간 절연막, 상기 베이스 기판과 상기 층간 절연막 중 적어도 상기 층간 절연막을 상하 방향으로 관통하는 비아 구조물, 그리고 상기 층간 절연막 상에 상기 상하 방향에 수직한 수평 방향으로 배치되어 상기 비아 구조물을 둘러싸며, 절연 재질로 이루어진 식각 방지 패턴을 포함한다.
본 발명의 일 실시예에 따르면, 상기 식각 방지 패턴은 상기 층간 절연막에 비해 낮은 식각 선택성을 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 비아 구조물은 상기 베이스 기판과 상기 층간 절연막을 모두 관통하는 관통형 비아를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 비아 구조물은 상기 층간 절연막만을 관통하는 매립형 비아를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 비아 구조물은 상기 층간 절연막을 관통하는 비아 몸체 및 상기 층간 절연막 상에서 상기 비아 몸체에 연결된 비아 패드를 포함하되, 상기 비아 몸체와 상기 비아 패드는 단일 도금 공정을 통해 형성되어 일체형으로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 식각 방지 패턴은 상기 제1 절연막과 상기 제2 절연막 사이에 개재될 수 있다.
본 발명의 일 실시예에 따르면, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 식각 방지 패턴은 상기 제1 절연막과 상기 제2 절연막 사이에 개재된 제1 식각 방지 패턴 및 상기 제2 절연막 상에 배치되고, 상기 비아 구조물의 상부면과 공면(coplanar)을 이루는 상부면을 갖는 제2 식각 방지 패턴을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 식각 방지 패턴은 상기 제1 절연막과 상기 제2 절연막 사이에 개재된 제1 식각 방지 패턴을 포함하고, 상기 비아 구조물은 상기 제2 절연막의 상부면에 비해 상방향으로 돌출될 수 있다.
본 발명의 일 실시예에 따르면, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 제1 절연막과 상기 제2 절연막은 서로 상이한 재질의 감광성 절연물질로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 제1 절연막과 상기 제2 절연막은 서로 동일한 재질의 절연물질로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 상기 층간 절연막은 2㎛ 이상의 두께를 갖고, 상기 비아 구조물은 상하로 수직한 측면을 가질 수 있다.
본 발명의 일 실시예에 따른 회로 기판의 제조 방법은 베이스 기판을 준비하는 단계, 상기 베이스 기판 상에 제1 절연막을 형성하는 단계, 상기 제1 절연막 상에 절연 재질로 식각 방지 패턴을 형성하는 단계, 상기 식각 방지 패턴 상에 제2 절연막을 형성하는 단계, 상기 베이스 기판이 노출되도록, 상기 제2 절연막과 상기 제1 절연막을 상기 식각 방지 패턴을 식각 방지막으로 하여 제거하는 식각 공정을 수행하는 단계, 그리고 상기 제2 절연막을 도금 방지막으로 하는 도금 공정을 수행하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 식각 방지 패턴을 형성하는 단계는 상기 제1 절연막 상에 상기 제1 절연막과 상기 제2 절연막에 비해 낮은 식각 선택성을 갖는 물질을 코팅하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 식각 공정을 수행하는 단계는 반응성 이온 에칭(Reactive Ion Etching:RIE) 공정을 수행하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 절연막을 형성하는 단계는 상기 제1 절연막과 상이한 감광 특성을 갖는 감광막을 상기 식각 방지 패턴 상에 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 절연막을 형성하는 단계는 상기 제1 절연막과 동일한 절연막을 상기 식각 방지 패턴 상에 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 도금 공정 이후에 상기 제2 절연막을 연마 정지막으로 하는 연마 공정을 수행하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 회로 기판은 베이스 기판, 상기 베이스 기판을 덮는 층간 절연막, 상기 베이스 기판과 상기 층간 절연막 중 적어도 상기 층간 절연막을 상하 방향으로 관통하는 비아 구조물, 그리고 상기 층간 절연막 내에서 상기 상하 방향에 수직한 수평 방향으로 배치되어 상기 비아 구조물의 측면을 감싸는 고리(ring) 형상을 갖고, 도전성 재질로 이루어진 식각 방지 패턴을 포함하고, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막; 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 제1 절연막과 상기 제2 절연막은 서로 상이한 재질의 감광성 절연물질로 이루어지고, 상기 식각 방지 패턴은 상기 제1 절연막과 상기 제2 절연막 사이에 개재되고, 상기 제2 절연막 상에 도전성 재질의 다공판 형상의 식각 방지 패턴을 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 식각 방지 패턴은 상기 층간 절연막에 비해 낮은 식각 선택성을 가질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 비아 구조물은 상기 베이스 기판과 상기 층간 절연막을 모두 관통하는 관통형 비아를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 비아 구조물은 상기 층간 절연막만을 관통하는 매립형 비아를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 비아 구조물은 상기 층간 절연막을 관통하는 비아 몸체 및 상기 층간 절연막 상에서 상기 비아 몸체에 연결된 비아 패드를 포함하되, 상기 비아 몸체와 상기 비아 패드는 단일 도금 공정을 통해 형성되어 일체형으로 이루어질 수 있다.
삭제
본 발명의 다른 실시예에 따르면, 상기 비아 구조물은 상기 제2 절연막의 상부면에 비해 상방향으로 돌출될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 제1 절연막과 상기 제2 절연막은 서로 상이한 재질의 감광성 절연물질로 이루어질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 제1 절연막과 상기 제2 절연막은 서로 동일한 재질의 절연물질로 이루어질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 층간 절연막은 2㎛ 이상의 두께를 갖고, 상기 비아 구조물은 상하로 수직한 측면을 가질 수 있다.
본 발명의 다른 실시예에 따른 회로 기판의 제조 방법은 베이스 기판을 준비하는 단계, 상기 베이스 기판 상에 제1 절연막을 형성하는 단계, 상기 제1 절연막 상에 도전성 재질로 고리(ring) 형상의 식각 방지 패턴을 형성하는 단계, 상기 식각 방지 패턴 상에 제2 절연막을 형성하는 단계, 상기 제2 절연막 상에 도전성 재질의 다공판 형상의 식각 방지 패턴을 형성하는 단계, 상기 베이스 기판이 노출되도록, 상기 제2 절연막과 상기 제1 절연막을 상기 고리형 및 판형 식각 방지 패턴들을 식각 방지막으로 하여 제거하는 식각 공정을 수행하는 단계, 상기 제2 절연막을 도금 방지막으로 하는 도금 공정을 수행하는 단계, 그리고 상기 판형 식각 방지 패턴을 제거하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 상기 식각 방지 패턴을 형성하는 단계는 상기 제1 절연막 상에 상기 제1 절연막과 상기 제2 절연막에 비해 낮은 식각 선택성을 갖는 물질을 코팅하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 식각 공정을 수행하는 단계는 반응성 이온 에칭(Reactive Ion Etching:RIE) 공정을 수행하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제2 절연막을 형성하는 단계는 상기 제1 절연막과 상이한 감광막을 상기 고리형 식각 방지 패턴 상에 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제2 절연막을 형성하는 단계는 상기 제1 절연막과 동일한 절연막을 상기 고리형 식각 방지 패턴 상에 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 도금 공정 이후에 상기 판형 식각 방지 패턴을 연마 정지막으로 하는 연마 공정을 수행하는 단계를 더 포함할 수 있다.
본 발명에 따른 회로 기판은 상대적으로 두꺼운 두께를 갖는 층간 절연막을 상하로 관통하는 비아 구조물의 측면이 상하 수직한 구조를 가지므로, 비아 구조물들 간의 간격을 좁힐 수 있어, 비아 구조물의 미세 피치화를 구현할 수 있다.
본 발명에 따른 회로 기판은 비아 구조물의 형성을 위해 사용되는 식각 방지 패턴을 금속 재질로 형성시킬 수 있어, 층간 절연막에 대해 식각 선택성을 현저히 높인 식각 방지 패턴을 이용하여 비아홀을 형성시킬 수 있는 구조를 가질 수 있다.
본 발명의 실시예에 따른 회로 기판의 제조 방법은 식각 방지 패턴이 내장된 복층 구조의 층간 절연막을 형성하고, 상기 층간 절연막에 대해 상기 식각 방지 패턴을 식각 방지막으로 하는 반응성 이온 식각 공정을 이용하여 상기 층간 절연막을 관통하는 비아 구조물을 형성시키므로, 상대적으로 두꺼운 층간 절연막에 상하로 수직한 측면을 갖는 비아 구조물의 형성이 가능하여, 미세 피치의 비아 구조물을 형성시킬 수 있다. 특히, 상기 층간 절연막의 두께가 2㎛ 이상인 경우 기존의 경사진 측면의 비아 구조물이 형성되는 것에 비해, 본 발명의 실시예에 따른 회로 기판의 제조 방법은 층간 절연막의 두께가 2㎛ 이상인 경우에도 상하로 수직한 측면을 갖는 비아 구조물의 형성이 가능할 수 있다.
본 발명에 따른 회로 기판의 제조 방법은 층간 절연막에 상부폭이 하부폭이 큰 구조의 비아홀을 형성한 후 도금 공정을 수행하여 비아 구조물을 형성하되, 상부폭에 형성되는 도금 부분을 비아 구조물의 비아 패드로 이용하도록 하여, 비아와 비아 패드를 동시에 형성할 수 있다. 이 경우, 비아와 비아 패드를 별도의 공정으로 수행하는 경우에 비해, 공정이 단순해지고 이로 인한 공정 효율을 향상시킬 수 있다.
본 발명에 따른 회로 기판은 비아 구조물의 형성을 위해 사용되는 식각 방지 패턴을 금속 재질로 형성시킬 수 있어, 층간 절연막에 대해 식각 선택성을 현저히 높인 식각 방지 패턴을 이용하여 비아홀을 형성시킬 수 있어, 비아홀 형성 공정의 효율을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 회로 기판을 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 보여주는 순서도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 회로 기판의 제조 과정을 설명하기 위한 도면들이다.
도 4는 본 발명의 일 실시예에 따른 회로 기판의 변형예를 보여주는 도면이다.
도 5는 도 4에 도시된 회로 기판의 제조 방법을 보여주는 순서도이다.
도 6a 내지 6c는 도 4에 도시된 회로 기판의 제조 과정을 설명하기 위한 도면들이다.
도 7은 본 발명의 다른 실시예에 따른 회로 기판을 보여주는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 회로 기판의 제조 방법을 보여주는 순서도이다.
도 9a 내지 9d는 본 발명의 다른 실시예에 따른 회로 기판의 제조 과정을 설명하기 위한 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예는 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예는 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 회로 기판 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 회로 기판을 보여주는 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 회로 기판(100)은 베이스 기판(110), 층간 절연막(120), 식각 방지 패턴(130), 그리고 비아 구조물(140)을 포함할 수 있다.
상기 베이스 기판(110)은 상기 회로 기판(100)의 구성들(120, 130, 140)의 제조를 위한 플레이트일 수 있다. 일 예로서, 상기 베이스 기판(110)은 동박적층판(Copper Clad Lamination:CCL)을 가공하여 형성된 코어 기판일 수 있다. 다른 예로서, 상기 베이스 기판(110)으로는 소위 그린 시트(green sheet)라 불리는 절연 필름이 사용될 수 있다.
상기 층간 절연막(120)은 다층 구조의 절연막들을 가질 수 있다. 예컨대, 상기 층간 절연막(120)은 상기 베이스 기판(110) 상에 차례로 적층된 제1 절연막(122) 및 제2 절연막(124)을 가질 수 있다. 상기 제1 절연막(122)은 감광성 절연막일 수 있다. 상기 제1 절연막(122)으로는 포토 레지스트막이 사용될 수 있다. 상기 제2 절연막(124)은 상기 제1 절연막(122)과 상이한 절연막일 수 있다. 일 예로서, 상기 제2 절연막(124)으로는 상기 제1 절연막(122)에 비해 상이한 감광 특성을 갖는 포토 레지스트막이 사용될 수 있다. 다른 예로서, 상기 제2 절연막(124)으로는 감광성을 갖지 않는 산화막 또는 질화막 등의 절연막일 수 있다. 상기 제1 및 제2 절연막(122, 124)의 재료는 다앙하게 변경될 수 있으며, 상술한 예로 한정되지 않을 수 있다.
상기 층간 절연막(120)은 다층 구조로 이루어져, 일반적인 층간 절연막에 비해 상대적으로 두꺼운 두께를 가질 수 있다. 예컨대, 상기 층간 절연막(120)은 상하 적층된 제1 및 제2 절연막들(122, 124)로 이루어진 구조를 가지어, 대략 2㎛이상, 더 나아가 10㎛ 이상의 두께를 가질 수 있다. 이러한 구조의 층간 절연막(120)은 2㎛ 이상, 더 나아가 10㎛ 이상의 상하 높이를 갖는 비아 구조물이 요구되는 회로 기판에 부응하기 위해서 제공될 수 있다.
상기 제1 및 제2 절연막들(122, 124)에는 상기 비아 구조물(140)이 형성되는 공간을 정의하는 제1 및 제2 비아홀들(126, 128)이 형성될 수 있다. 상기 제1 비아홀(126)은 상기 베이스 기판(110)과 상기 층간 절연막(120)을 모두 관통하는 홀이고, 상기 제2 비아홀(128)은 상기 층간 절연막(120)만을 관통하는 홀일 수 있다. 상기 제1 및 제2 비아홀들(126, 128)은 상기 제1 및 제2 절연막들(122, 124)을 상하로 수직하게 관통하여 형성되어, 대체로 수직한 측면을 가질 수 있다. 여기서, 상기 제1 및 제2 비아홀들(126, 128) 각각은 상기 제1 절연막(122)에 의해 정의되는 하부폭(이하, '제1 개구폭''이라 함, W1)에 비해, 상기 제2 절연막(124)에 의해 정의되는 상부폭(이하, '제2 개구폭';이라 함, W2)이 큰 구조를 가질 수 있다.
상기 식각 방지 패턴(130)은 상기 층간 절연막(120) 내에서 상기 층간 절연막(120)을 수평 방향으로 가로지르도록 배치될 수 있다. 예컨대, 상기 식각 방지 패턴(130)은 상기 제1 절연막(122)과 상기 제2 절연막(124) 사이에 개재될 수 있다. 상기 식각 방지 패턴(130)에는 상기 제1 및 제2 비아홀들(126, 128)의 형성 공정시, 상기 제1 개구폭(W1)을 정의하기 위한 개구가 형성될 수 있다. 또한, 상기 식각 방지 패턴(130)은 상기 층간 절연막(120)에 대해 상이한 식각 선택성을 갖는 재료로 형성될 수 있다. 일 예로서, 상기 식각 방지 패턴(130)은 상기 층간 절연막(120)에 비해 현저히 낮은 식각 속도를 갖는 절연 물질로 형성될 수 있다.
상기 비아 구조물(140)은 관통형 비아(142) 및 매립형 비아(144)를 가질 수 있다. 상기 관통형 비아(142)는 상기 베이스 기판(110)과 상기 층간 절연막(120)을 모두 관통하는 구조를 가지고, 상기 매립형 비아(144)는 상기 층간 절연막(120)만을 관통하는 구조를 가질 수 있다. 이를 위해, 상기 관통형 비아(142)는 상기 제1 비아홀(126)에 충진되고, 상기 매립형 비아(144)는 상기 매립형 비아(144)에 충진될 수 있다.
한편, 상기 비아 구조물(140)은 상기 제1 및 제2 비아홀들(126, 128) 내에 단일 도금 공정을 통해 도금막을 충진시켜 형성된 것일 수 있다. 상기 제1 및 제2 비아홀들(126, 128)의 측면이 상하로 수직한 구조를 가지므로, 상기 관통형 비아(142)와 상기 매립형 비아(144) 또한 상하 수직한 측면 구조를 가질 수 있다. 또한, 상술한 바와 같이, 상기 제1 개구폭(W1)에 비해 상기 제2 개구폭(W2)이 더 크므로, 상기 비아 구조물(140)은 상기 제2 절연막(124)에 의해 둘러싸여지는 상부가 상기 제1 절연막(122)에 의해 둘러싸여진 하부에 비해 큰 폭을 가질 수 있다. 이 경우, 상기 비아 구조물(140)의 하부는 비아 몸체로 사용되고, 상기 상부는 비아 패드로 사용될 수 있다. 상기 비아 구조물(140)을 단일 도금 공정을 이용하여 형성시킨 경우, 상기 비아 패드와 상기 비아 몸체는 동일한 재질로서 일체형으로 제조될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 회로 기판은 베이스 기판(110), 상기 베이스 기판(110) 상에 형성되며 복층 구조를 가지어 상대적으로 두꺼운 두께를 갖는 층간 절연막(120), 그리고 상기 베이스 기판(110)과 상기 층간 절연막(120) 중 적어도 상기 층간 절연막(120)을 관통하는 비아 구조물(140)을 구비하되, 상기 비아 구조물(140)은 상하로 수직한 측면을 가질 수 있다. 이에 따라, 본 발명에 따른 회로 기판은 베이스 기판 및 두꺼운 두께를 갖는 층간 절연막을 상하로 관통하는 비아 구조물의 측면이 상하 수직한 구조를 가지므로, 비아 구조물들 간의 간격을 좁힐 수 있어, 미세 피치의 비아 구조를 가질 수 있다. 특히, 상기 층간 절연막(120)의 두께가 2㎛ 이상, 더 나아가 10㎛이 경우에도 상하 수직한 비아 구조물들의 간격을 30㎛ 미만으로 좁힐 수 있다.
또한, 상술한 바와 같이, 본 발명의 실시예에 따른 회로 기판(100)은 베이스 기판(101), 상기 베이스 기판(110) 상에 적층된 층간 절연막(120), 그리고 상기 베이스 기판(110)과 상기 층간 절연막(120) 중 적어도 상기 층간 절연막(120)을 관통하는 비아 구조물(140)을 구비하되, 상기 비아 구조물(140)의 상부가 하부에 비해 큰 폭을 가지므로, 상기 상부를 상기 비아 구조물(140)의 타층의 회로 패턴 또는 접속 단자와의 전기적 접합을 위한 비아 패드로 사용될 수 있다. 이 경우, 상기 비아 구조물(140)은 층간 도통을 위한 비아 몸체와 상기 비아 몸체를 타측 회로와 접속시키기 위한 비아 패드가 일체형인 구조를 가질 수 있다. 이에 따라, 본 발명에 따른 회로 기판은 층간 도통을 위한 비아 구조물에 있어서, 비아 몸체와 상기 비아 몸체를 타측 회로와 접속시키기 위한 비아 패드를 일체형으로 할 수 있어, 비아 몸체와 비아 패드(또는 비아 랜드)를 별도 공정을 통해 제조된 형태에 비해, 비아의 접합 신뢰성을 향상시킬 수 있고, 비아의 제조 공정 효율을 높일 수 있다.
계속해서, 본 발명의 실시예에 따른 회로 기판의 제조 방법에 대해 상세히 설명한다. 여기서, 앞서 살펴본 회로 기판(100)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
도 2는 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 보여주는 순서도이고, 도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 회로 기판의 제조 과정을 설명하기 위한 도면들이다.
도 2 및 도 3a를 참조하면, 기초 비아(112) 및 접속 패드(114)를 갖는 베이스 기판(110)을 준비할 수 있다(S110). 일 예로서, 상기 베이스 기판(110)을 준비하는 단계는 동박적층판에 비아홀을 형성하고, 상기 동박적층판에 대해 도금막을 형성한 후,상기 도금막을 패터닝하여 이루어질 수 있다. 다른 예로서, 상기 베이스 기판(110)을 준비하는 단계는 소정의 절연 시트에 비아홀을 형성한 후 도금 공정을 형성하여 이루어질 수 있다. 여기서, 상기 기초 비아(112)는 상기 베이스 기판(110)을 관통하는 기둥 형태의 층간 도통형 비아이고, 상기 접속 패드(114)는 상기 베이스 기판(110)의 일면에 덮는 판(plate) 형태의 금속 패드(metal pad)일 수 있다.
도 2 및 도 3b를 참조하면, 상기 베이스 기판(110) 상에 제1 절연막(122)을 형성할 수 있다(S120). 상기 제1 절연막(122)을 형성하는 단계는 상기 베이스 기판(110) 상에 상기 감광성 절연 물질로 코팅막을 형성한 후, 상기 코팅막을 경화시켜 이루어질 수 있다. 다른 예로서, 상기 제1 절연막(122)의 형성은 감광성이 아닌 산화막 또는 질화막 등의 절연막을 형성하여 이루어질 수 있다.
상기 제1 절연막(122) 상에 상기 기초 비아(112) 및 상기 접속 패드(114)에 대향되는 상기 제1 절연막(122)의 일부분을 노출시키는 식각 방지 패턴(130)을 형성할 수 있다(S130). 상기 식각 방지 패턴(130)의 형성은 상기 제1 절연막(120)에 대한 후속 식각 공정시, 상기 제1 절연막(122)에 비해 상이한 식각 선택성을 가질 수 있는 절연 패턴을 형성하여 이루어질 수 있다.
도 2 및 도 3c를 참조하면, 식각 방지 패턴(130)을 덮는 제2 절연막(124)을 형성할 수 있다(S140). 예컨대, 상기 제2 절연막(124)을 형성하는 단계는 상기 식각 방지 패턴(130)이 형성된 제1 절연막(122) 상에 감광성 레지스트막을 형성한 후, 상기 감광성 레지스트막을 경화시켜 이루어질 수 있다. 여기서, 상기 제2 절연막(124)은 상기 제1 절연막(122)에 비해 낮은 식각 속도를 가질 수 있다. 이 경우, 상기 감광성 레지스트막에 대해 노광 및 현상 공정을 수행하여, 후술할 식각 공정 과정에서 제2 개구폭(W2)의 영역에 식각 선택성이 부여되도록 할 수 있다. 이에 따라, 기판(110) 상에는 상기 기판(110) 상에 차례로 적층된 제1 절연막(122) 및 제2 절연막(124)으로 이루어진 층간 절연막(120)이 형성되고, 상기 식각 방지 패턴(130)은 상기 층간 절연막(120) 내에서 상기 층간 절연막(120)을 수평 방향으로 가로지르는 구조로 제공될 수 있다.
도 2 및 도 3d를 참조하면, 식각 방지 패턴(130)을 식각 방지막으로 하여, 층간 절연막(120)에 대해 기초 비아(112)와 접속 패드(114)를 노출시키는 식각 공정을 수행할 수 있다(S150). 상기 식각 공정은 제1 및 제2 절연막들(122, 124)로 이루어져 복층 구조의 두꺼운 층간 절연막(120)을 한번의 공정으로 관통할 수 있는 공법이 사용될 수 있다. 예컨대, 상기 층간 절연막(120)은 대략 2㎛이상, 더 나아가 10㎛ 이상의 두께를 갖는 절연막을 관통할 수 있는 공법이 바람직할 수 있다. 일 예로서, 상기 식각 공정으로는 반응성 이온 식각(Reactive Ion Etching:RIE) 공정이 사용될 수 있다. 상기 반응성 이온 식각 공정은 이방성 식각 공정 또는 등방성 식각 공정 모두 가능할 수 있다. 상기 반응성 이온 식각 공정은 베이스 기판(110)을 향해 대체로 상하 수직한 방향성을 갖는 이온들로서 상기 층간 절연막(120)을 식각할 수 있다. 이에 따라, 상기 층간 절연막(120)에는 기초 비아(112)를 노출시키는 제1 관통홀(126)과 접속 패드(114)를 노출시키는 제2 관통홀(128)이 형성될 수 있다.
여기서, 상기 제1 및 제2 관통홀들(126, 128)은 상기와 같은 반응성 이온 식각 공정을 통해, 상하 수직한 측벽을 가질 수 있다. 또한, 상기 식각 공정은 상기 제1 절연막(122)에서의 상기 제1 및 제2 관통홀들(126, 128)의 개구폭(이하, '제1 개구폭'이라 함, W1)에 비해, 상기 제2 절연막(124)에서의 상기 제1 및 제2 관통홀들(126, 128)의 개구폭(이하, '제2 개구폭'이라 함, W2)이 크도록, 그 식각 조건이 조절될 수 있다. 이를 위해, 상기 반응성 이온 식각 공정을 이용하여, 상기 제1 개구폭(W1)에 비해 다소 큰 영역에 대해 방향성 식각 이온들이 충돌되도록 하여, 상기 식각 이온들이 상기 식각 방지 패턴(130)까지는 상기 제2 절연막(124)을 상기 제2 개구폭(W2)으로 식각하고, 상기 식각 방지 패턴(130)부터는 상기 제1 절연막(122)을 상기 제1 개구폭(W1)으로 식각하도록 할 수 있다. 즉, 식각 선택성이 상이한 제2 절연막(124)과 상기 식각 방지 패턴(130)을 이용하여, 단차진 측면을 갖는 상기 제1 및 제2 관통홀들(126, 128)을 형성시킬 수 있다.
도 2 및 도 3e를 참조하면, 층간 절연막(120)을 도금 방지막으로 하는 도금 공정을 수행할 수 있다(S160). 일 예로서, 상기 도금 공정으로는 무전해 도금 공정이 사용될 수 있다. 다른 예로서, 상기 도금 공정으로는 상기 제1 및 제2 관통홀들(126, 128)에 의해 노출되는 층간 절연막(120)의 표면에 금속 시드층(metal seed layer)을 형성한 후 상기 시드층을 시드(seed)로 하는 전해 도금 공정이 사용될 수 있다. 상기 도금 공정을 통해, 상기 제1 및 제2 관통홀들(126, 128) 내에 도금막이 충진되어, 상기 층간 절연막(120) 내에서 기초 비아(도3d의 112)와 비아 패드(도3d의 114)에 접합되는 도금막이 형성될 수 있다. 그리고, 상기 층간 절연막(120)을 연마 방지막으로 하여 상기 도금막을 연마할 수 있다. 이에 따라, 베이스 기판(110) 상에는 상기 층간 절연막(120)을 상하로 관통하며, 그 상부면이 층간 절연막(120)의 상부면과 공면(coplanar)을 이루는 관통형 비아(142)와 매립형 비아(144)를 갖는 비아 구조물(140)이 형성될 수 있다.
한편, 앞서 살펴본 바와 같이, 상기 제1 개구폭(W1)에 비해 상기 제2 개구폭(W2)이 더 크므로, 상기 비아 구조물(140)은 상기 제2 개구폭(W2) 내에 형성된 상부의 폭이 상기 제1 개구폭(W1) 내에 형성된 하부의 폭 보다 클 수 있다. 이 경우, 상기 제2 개구폭(W2) 내에 형성된 상기 비아 구조물(140)의 상부를 상기 관통형 비아(142)와 상기 매립형 비아(144)의 비아 패드로 사용할 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 회로 기판의 제조 방법은 상기 베이스 기판(110) 상에 상기 식각 방지 패턴(130)을 개재하여 상기 제1 절연막(122)과 상기 제2 절연막(124)을 형성하고, 상기 식각 방지 패턴(130)을 식각 방지막으로 하여 제2 절연막(124)과 제1 절연막(122)을 식각 공정을 수행한 후 도금 공정을 수행하여 상기 제1 및 제2 관통홀들(126, 128)을 채우는 비아 구조물(140)을 형성시킬 수 있다. 이때, 식각 공정으로는 이방성이 높은 특성을 갖는 반응성 이온 식각 공정을 사용함으로써, 상대적으로 높은 두께의 층간 절연막(120)을 관통하면서도 상하 수직한 측벽을 갖는 비아 구조물(140)을 형성할 수 있다. 이에 따라, 본 발명의 실시예에 따른 회로 기판의 제조 방법은 식각 방지 패턴이 내장된 복층 구조의 층간 절연막을 형성하고, 상기 층간 절연막에 대해 상기 식각 방지 패턴을 식각 방지막으로 하는 반응성 이온 식각 공정을 이용하여 상기 층간 절연막을 관통하는 비아 구조물을 형성시키므로, 상대적으로 두꺼운 층간 절연막에 상하로 수직한 측면을 갖는 비아 구조물의 형성이 가능하여, 미세 피치의 비아 구조물을 형성시킬 수 있다. 특히, 상기 층간 절연막의 두께가 2㎛ 이상인 경우 기존의 경사진 측면의 비아 구조물이 형성되는 것에 비해, 본 발명의 실시예에 따른 회로 기판의 제조 방법은 층간 절연막의 두께가 2㎛ 이상인 경우에도 상하로 수직한 측면을 갖는 비아 구조물의 형성이 가능할 수 있다.
또한, 본 발명의 실시예에 따른 회로 기판의 제조 방법은 층간 절연막(120)에 대해 상부폭(즉, 제2 개구폭:W2)이 하부폭(즉, 제1 개구폭:W1)에 비해 큰 제1 및 제2 관통홀들(126, 128)을 형성한 후, 상기 제1 및 제2 관통홀들(1126, 128)에 도금막을 형성하여 비아 구조물(140)을 형성할 수 있다. 이 경우, 상기 제2 개구폭(W2) 내에 형성된 상기 비아 구조물(140)의 상부를 상기 비아 구조물(140)의 비아 패드로 이용하고, 상기 제1 개구폭(W1) 내에 형성된 상기 비아 구조물(140)의 하부를 상기 비아 구조물(140)의 비아 몸체로 이용함으로써, 한 번의 도금 공정을 통해 비아(via)와 비아 패드(bonding pad)를 동시에 형성할 수 있다. 이에 따라, 본 발명에 따른 회로 기판의 제조 방법은 층간 절연막에 상부폭이 하부폭이 큰 구조의 비아홀을 형성한 후 도금 공정을 수행하여 비아 구조물을 형성하되, 상부폭에 형성되는 도금 부분을 비아 구조물의 비아 패드로 이용하도록 하여, 비아와 비아 패드를 동시에 형성할 수 있다. 이 경우, 비아와 비아 패드를 별도의 공정으로 수행하는 경우에 비해, 공정이 단순해지고 이로 인한 공정 효율을 향상시킬 수 있다.
계속해서, 본 발명의 일 실시예에 따른 회로 기판의 변형예에 대해 상세히 설명한다. 여기서, 앞서 살펴본 본 발명의 일 실시예에 따른 회로 기판 및 그 제조 방법에 대해 중복되는 내용은 생략하거나 간소화할 수 있다.
도 4는 본 발명의 일 실시예에 따른 회로 기판의 변형예를 보여주는 도면이다. 도 4를 참조하면, 본 발명의 일 변형예에 따른 회로 기판(101)은 베이스 기판(110), 상기 베이스 기판(110)을 덮는 층간 절연막(120), 상기 층간 절연막(120)에 제공되는 식각 방지 패턴(131), 상기 베이스 기판(110)과 상기 층간 절연막(120) 중 적어도 상기 층간 절연막(120)을 상하로 관통하는 비아 구조물(140)을 구비할 수 있다.
상기 층간 절연막(120)은 상기 베이스 기판(110) 상에 차례로 적층된 제1 절연막(122) 및 제2 절연막(124)으로 이루어진 복층 구조를 가질 수 있다. 상기 제1 및 제2 절연막들(122, 124)은 서로 동일한 재질로 이루어질 수 있다. 일 예로서, 상기 제1 및 제2 절연막들(122, 124)은 동일한 감광 특성을 갖는 감광성 절연 재료로 이루어질 수 있다. 다른 예로서, 상기 제1 및 제2 절연막들(122, 124)은 감광막이 아닌, 산화막 또는 질화막 등의 절연 재료로 이루어질 수 있다.
상기 비아 구조물(140)은 상기 제1 및 제2 절연막들(122, 124)과 더불어 상기 베이스 기판(110)까지 관통하는 관통형 비아(142)와 상기 제1 및 제2 절연막들(122, 124)을 관통하는 매립형 비아(144)를 가질 수 있다. 상기 관통형 비아(142)는 상기 베이스 기판(110)과 상기 층간 절연막(120)을 관통하는 제1 비아홀(126) 내에 형성되고, 상기 매립형 비아(144)는 상기 층간 절연막(120)을 관통하는 제2 비아홀(128) 내에 형성될 수 있다.
상기 식각 방지 패턴(131)은 제1 식각 방지 패턴(133)과 제2 식각 방지 패턴(135)을 포함할 수 있다. 상기 제1 식각 방지 패턴(133)은 앞서 도 1을 참조하여 설명한 식각 방지 패턴(130)과 대체로 동일할 수 있다. 상기 제2 식각 방지 패턴(135)은 상기 층간 절연막(120) 내에 배치되는 상기 제1 식각 방지 패턴(133)과 달리, 상기 제2 절연막(124) 상에 배치될 수 있다. 여기서, 상기 제2 식각 방지 패턴(135)은 상기 비아 구조물(140)의 상부 끝단 측면을 둘러싸는 형태로 제공될 수 있다. 상기 제2 식각 방지 패턴(135)은 상기 제1 식각 방지 패턴(133)과 동일한 재질로 이루어질 수 있다.
한편, 상기 제1 식각 방지 패턴(131)은 상기 비아 구조물(140)의 하부폭을 정의하고, 상기 제2 식각 방지 패턴(133)은 상기 비아 구조물(140)의 상부폭을 정의하도록 제공될 수 있다. 보다 구체적으로, 상기 제1 식각 방지 패턴(131)은 상기 제1 절연막(122)에 의해 둘러싸여지는 상기 비아 구조물(140)의 하부폭을 정의하기 위한 제1 개구(133a)를 갖고, 상기 제2 식각 방지 패턴(133)은 상기 제2 절연막(122)에 의해 둘러싸여지는 상기 비아 구조물(140)의 상부폭을 정의하기 위한 제2 개구(135a)를 가질 수 있다. 이때, 제1 및 제2 개구들(133a, 135a)은 상하로 대향될 수 있으며, 상기 제2 개구(135a)는 상기 제1 개구(133a)에 비해 큰 폭을 가질 수 있다. 이 경우, 상기 제1 및 제2 식각 방지 패턴들(131, 133)은 상기 제1 및 제2 비아홀들(126, 128)을 형성하기 위한 식각 공정시, 서로 동일한 재질을 갖는 상기 제1 및 제2 절연막들(122, 124)로 이루어진 층간 절연막(120)에 대해, 각 층별로 식각 선택성을 부여하여, 상기 제1 및 제2 식각 방지 패턴들(131, 135)을 기준으로 상이한 폭을 갖는 비아 구조물(140)을 제조할 수 있다.
계속해서, 본 발명의 일 변형예에 따른 회로 기판의 제조 방법에 대해 상세히 설명한다. 여기서, 앞서 살펴본 본 발명의 일 변형에에 따른 회로 기판(101)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
도 5는 도 4에 도시된 회로 기판의 제조 방법을 보여주는 순서도이고, 도 6a 내지 6c는 도 4에 도시된 회로 기판의 제조 과정을 설명하기 위한 도면들이다.
도 5 및 도 6a를 참조하면, 제1 식각 방지 패턴(133)이 형성된 도 3b에 도시된 구조물 상에 제2 절연막(124) 및 제2 식각 방지 패턴(135)을 차례로 형성할 수 있다(S210). 보다 구체적으로, 제1 절연막(122)이 덮혀진 회로 기판(110) 상에 제1 식각 방지 패턴(133)을 형성한 결과물에 대해, 제2 절연막(124) 및 제2 식각 방지 패턴(135)을 차례로 형성할 수 있다. 이때, 상기 제1 식각 방지 패턴(133)은 기초 비아(112) 및 접속 패드(114)에 대향되는 상기 제1 절연막(142)을 노출시키는 제1 개구(133a)를 갖고, 상기 제2 식각 방지 패턴(135)은 상기 제1 개구(133a)에 대향됨과 더불어 상기 제1 개구(133a)에 비해 큰 폭을 갖는 제2 개구(135a)를 가질 수 있다. 이에 따라, 상기 베이스 기판(110) 상에는 상기 층간 절연막(120) 내에 형성된 제1 식각 방지 패턴(133)과 상기 층간 절연막(120) 상에 형성된 제2 식각 방지 패턴(135)을 갖는 식각 방지 패턴(131)이 형성될 수 있다.
도 5 및 도 6b를 참조하면, 식각 방지 패턴(131)을 식각 방지막으로 하여 층간 절연막(120)에 대해 기초 비아(112)와 접속 패드(114)를 노출시키는 식각 공정을 수행할 수 있다(S220). 상기 식각 공정으로는 반응성 이온 식각 공정이 사용될 수 있다. 이에 따라, 상기 층간 절연막(120)에는 기초 비아(112)를 노출시키는 제1 비아홀(126) 및 상기 접속 패드(114)를 노출시키는 제2 비아홀(128)이 형성될 수 있다. 이때, 상기 제1 및 제2 비아홀들(122, 124)은 상기 제1 및 제2 절연막들(122, 124)의 경계를 기준으로 단차진 측면을 가질 수 있다.
도 5 및 도 6c를 참조하면, 층간 절연막(120)을 도금 방지막으로 하는 도금 공정을 수행할 수 있다(S230). 이에 따라, 베이스 기판(110) 상에는 상기 층간 절연막(120)을 상하로 관통하는 관통형 비아(142)와 매립형 비아(144)를 구비하는 비아 구조물(140)이 형성될 수 있다. 이때, 상기 관통형 비아(142)와 상기 매립형 비아(144)의 상부 끝단은 식각 방지 패턴(131)의 제2 식각 방지 패턴(135)에 의해 둘러싸여질 수 있다.
한편, 상기 층간 절연막(120)의 상면으로부터 상기 제2 식각 방지 패턴(135)의 두께만큼 상기 비아 구조물이 상부로 돌출되도록, 상기 제2 식각 방지 패턴(135)을 제거하는 단계가 추가적으로 수행될 수도 있다. 이 경우, 층간 절연막(120)에는 상기 제2 식각 방지 패턴(135)은 제거되어 없어져, 상기 제1 식각 방지 패턴(133)만이 구비된 회로 기판이 제조될 수 있다.
이하, 본 발명의 다른 실시예에 따른 회로 기판에 대해 상세히 설명한다. 여기서, 앞서 살펴본 회로 기판들(100, 101) 및 그 제조 방법에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 회로 기판을 보여주는 도면이다. 도 7을 참조하면, 본 발명의 다른 실시예에 따른 회로 기판(200)은 베이스 기판(110), 상기 베이스 기판(110)을 덮는 복층 구조의 층간 절연막(120), 그리고 상기 베이스 기판(110)과 상기 층간 절연막(120) 중 적어도 상기 층간 절연막(120)을 상하로 관통하는 비아 구조물(140), 그리고 상기 층간 절연막(120)에 구비되는 고리형 식각 방지 패턴(232)을 포함할 수 있다. 상기 비아 구조물(140)은 관통형 비아(142) 및 매립형 비아(144)를 가질 수 있다.
상기 고리형 식각 방지 패턴(232)은 상기 제1 절연막(122)과 상기 제2 절연막(124) 사이에서 상기 층간 절연막(120)을 수평 방향으로 배치될 수 있다. 상기 고리형 식각 방지 패턴(232)에는 제1 및 제2 비아홀들(126, 128)의 형성 공정시, 상기 제1 개구폭(W1)을 정의하기 위한 개구가 형성될 수 있다. 상기 식각 방지 패턴(232)은 상기 층간 절연막(120)에 대해 상이한 식각 선택성을 갖는 재료로 형성될 수 있다. 일 예로서, 상기 식각 방지 패턴(232)은 상기 층간 절연막(120)에 비해 현저히 낮은 식각 속도를 갖는 도전성 막으로서, 다양한 종류의 금속 재질로 형성될 수 있다.
여기서, 상기 고리형 식각 방지 패턴(232)은 상기 관통형 비아(142)와 상기 매립형 비아(144) 간의 전기적 연결을 방지하기 위해, 상기 비아 구조물(140)을 둘러싸는 고리(ring) 형상으로 제공될 수 있다. 보다 구체적으로, 상기 식각 방지 패턴(232)은 상기 관통형 비아(142)의 상기 제1 및 제2 절연막들(122, 124)의 경계와 인접한 부분을 일정폭으로 둘러싸고, 상기 매립형 비아(144)의 상기 경계와 인접한 부분을 일정폭으로 둘러싼 구조를 가질 수 있다. 이 경우, 상기 식각 방지 패턴(232)은 상기 관통형 비아(142)를 둘러싸는 부분과 상기 매립형 비아(144)를 둘러싸는 부분이 서로 이격되므로, 상기 관통형 비아(142)와 상기 매립형 비아(144) 간의 전기적 쇼트(short)가 방지될 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 회로 기판(200)은 본 발명의 실시예에 따른 회로 기판은 베이스 기판(110), 층간 절연막(120), 비아 구조물(140), 그리고 금속 재질로 이루어지는 고리형 식각 방지 패턴(232)을 구비하되, 상기 고리형 식각 방지 패턴(232)은 개별 비아들(142, 144) 간의 전기적 연결을 방지하기 위해, 상기 개별 비아들(142, 144)을 일정폭으로만 감싸는 구조를 가질 수 있다. 이 경우, 앞서 도 1 및 도 4를 참조하여 설명한 식각 방지 패턴(130)이 개별 비아들(142, 144)을 하나의 판(plate) 형태로 연결된 구조에 비해, 상기 개별 비아들(142, 144) 각각을 고리(ring) 형태로 감싸는 구조로 제공될 수 있다. 이에 따라, 본 발명에 따른 회로 기판은 비아 구조물의 형성을 위해 사용되는 식각 방지 패턴을 금속 재질로 형성시킬 수 있어, 층간 절연막에 대해 식각 선택성을 현저히 높인 식각 방지 패턴을 이용하여 비아홀을 형성시킬 수 있는 구조를 가질 수 있다.
계속해서, 본 발명의 다른 실시예에 따른 회로 기판의 제조 방법에 대해 설명한다. 여기서, 앞서 살펴본 본 발명의 다른 실시예에 따른 회로 기판(200)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 회로 기판의 제조 방법을 보여주는 순서도이고, 도 9a 내지 9d는 본 발명의 다른 실시예에 따른 회로 기판의 제조 과정을 설명하기 위한 도면들이다.
도 8 및 도 9a를 참조하면, 도 3a의 구조물 상에 제1 절연막(122) 및 고리형 식각 방지 패턴(232)을 형성할 수 있다(S310). 이에 따라, 기초 비아(112)와 접속 패드(114)를 갖는 베이스 기판(210) 상에 차례로 적층된 제1 절연막(122) 및 고리형 식각 방지 패턴(232)이 형성될 수 있다. 이때, 상기 고리형 식각 방지 패턴(232)에는 상기 기초 비아(112)와 상기 접속 패드(114)에 대향되는 영역에 제3 개구(232a)가 형성될 수 있다.
도 8 및 도 9b를 참조하면, 식각 방지 패턴(232)이 형성된 제1 절연막(122) 상에 제2 절연막(124) 및 판형 식각 방지 패턴(234)을 형성할 수 있다(S320). 상기 판형 식각 방지 패턴(234)에는 상기 제3 개구(232a)와 대향되며, 상기 제2 개구(232a)에 비해 큰 폭을 갖는 제4 개구(234a)가 형성될 수 있다. 이에 더하여, 상기 판형 식각 방지 패턴(234)은 하나의 판 형태로 다수의 개별 비아들이 연결되도록, 상기 판형 식각 방지 패턴(234)을 상부에서 바라본 경우, 상기 제4 개구(234a)들이 형성된 다공 구조의 판 형상으로 제공될 수 있다.
도 8 및 도 9c를 참조하면, 식각 방지 패턴(230)을 식각 방지막으로 하여, 층간 절연막(120)에 대해 기초 비아(112)와 접속 패드(114)를 노출시키는 식각 공정을 수행할 수 있다(S330). 상기 식각 공정으로는 반응성 이온 식각(Reactive Ion Etching:RIE) 공정이 사용될 수 있다. 이에 따라, 상기 층간 절연막(120)에는 기초 비아(112)를 노출시키는 제1 관통홀(126)과 접속 패드(114)를 노출시키는 제2 관통홀(128)이 형성될 수 있다.
도 8 및 도 9d를 참조하면, 층간 절연막(120)을 도금 방지막으로 하는 도금 공정을 수행할 수 있다(S340). 이에 따라, 상기 제1 및 제2 관통홀들(126, 128) 내에 도금막이 충진되어, 관통형 비아(142)와 매립형 비아(144)를 갖는 비아 구조물(140)이 형성될 수 있다.
그리고, 판형 식각 방지 패턴(234)를 연마 방지막으로 하여 상기 도금막을 연마할 수 있다(S350). 이에 따라, 베이스 기판(110) 상에는 상기 층간 절연막(120)을 상하로 관통하는 관통형 비아(142)와 매립형 비아(144)를 구비하는 비아 구조물(140)이 형성될 수 있다.
한편, 판형 식각 방지 패턴(234)을 제거할 수 있다(S360). 식각 방지 패턴(230) 중 판형 식각 방지 패턴(234)이 고리형 식각 방지 패턴(232)과 동일 또는 유사한 도전성 재질인 경우, 상기 판형 식각 방지 패턴(234)으로 인해, 추가적으로 형성되는 회로 구조물에 대해 전기적 쇼트가 발생될 수 있다. 이에 따라, 상기 판형 식각 방지 패턴(234)을 제거함으로써, 이러한 전기적 쇼트 문제를 예방할 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 회로 기판의 제조 방법은 비아 구조물의 형성을 위해 사용되는 식각 방지 패턴을 금속 재질로 형성시킬 수 있어, 층간 절연막에 대해 식각 선택성을 현저히 높인 식각 방지 패턴을 이용하여 비아홀을 형성시킬 수 있어, 비아홀 형성 공정의 효율을 높일 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 회로 기판
110 : 베이스 기판
112 : 기초 비아
114 : 접속 패드
120 : 층간 절연막
122 : 제1 절연막
124 : 제2 절연막
130 : 식각 방지 패턴
140 : 비아 구조물
142 : 관통형 비아
144 : 매립형 비아

Claims (33)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 베이스 기판;
    상기 베이스 기판을 덮는 층간 절연막;
    상기 베이스 기판과 상기 층간 절연막 중 적어도 상기 층간 절연막을 상하 방향으로 관통하는 비아 구조물; 및
    상기 층간 절연막 내에서 상기 상하 방향에 수직한 수평 방향으로 배치되어 상기 비아 구조물의 측면을 감싸는 고리(ring) 형상을 갖고, 도전성 재질로 이루어진 식각 방지 패턴을 포함하며,
    상기 층간 절연막은 상기 비아 구조물의 하부를 감싸도록 상기 베이스 기판을 덮는 제1 절연막; 및 상기 비아 구조물의 상부를 감싸도록 상기 제1 절연막을 덮는 제2 절연막을 포함하고, 상기 제1 절연막과 상기 제2 절연막은 서로 상이한 재질의 감광성 절연물질로 이루어지고,
    상기 식각 방지 패턴은 상기 제1 절연막과 상기 제2 절연막 사이에 개재되고,
    상기 제2 절연막 상에 도전성 재질의 다공판 형상의 식각 방지 패턴을 더 포함하는 회로 기판.
  19. 제 18 항에 있어서,
    상기 식각 방지 패턴은 상기 층간 절연막에 비해 낮은 식각 선택성을 갖는 회로 기판.
  20. 제 18 항에 있어서,
    상기 비아 구조물은 상기 베이스 기판과 상기 층간 절연막을 모두 관통하는 관통형 비아를 포함하는 회로 기판.
  21. 제 18 항에 있어서,
    상기 비아 구조물은 상기 층간 절연막만을 관통하는 매립형 비아를 포함하는 회로 기판.
  22. 제 18 항에 있어서,
    상기 비아 구조물은:
    상기 층간 절연막을 관통하는 비아 몸체; 및
    상기 층간 절연막 상에서 상기 비아 몸체에 연결된 비아 패드를 포함하되,
    상기 비아 몸체와 상기 비아 패드는 단일 도금 공정을 통해 형성되어 일체형으로 이루어진 회로 기판.
  23. 삭제
  24. 제 18 항에 있어서,
    상기 비아 구조물은 상기 제2 절연막의 상부면에 비해 상방향으로 돌출된 회로 기판.
  25. 삭제
  26. 삭제
  27. 제 18 항에 있어서,
    상기 층간 절연막은 2㎛ 이상의 두께를 갖고,
    상기 비아 구조물은 상하로 수직한 측면을 갖는 회로 기판.
  28. 베이스 기판을 준비하는 단계;
    상기 베이스 기판 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 도전성 재질로 고리(ring) 형상의 식각 방지 패턴을 형성하는 단계;
    상기 식각 방지 패턴 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막 상에 도전성 재질의 다공판 형상의 식각 방지 패턴을 형성하는 단계;
    상기 베이스 기판이 노출되도록, 상기 제2 절연막과 상기 제1 절연막을 상기 고리형 및 판형 식각 방지 패턴들을 식각 방지막으로 하여 제거하는 식각 공정을 수행하는 단계;
    상기 제2 절연막을 도금 방지막으로 하는 도금 공정을 수행하는 단계; 및
    상기 판형 식각 방지 패턴을 제거하는 단계를 포함하며,
    상기 제2 절연막을 형성하는 단계는 상기 제1 절연막과 상이한 감광막을 상기 고리형 식각 방지 패턴 상에 형성하는 단계를 포함하는 회로 기판의 제조 방법.
  29. 제 28 항에 있어서,
    상기 식각 방지 패턴을 형성하는 단계는 상기 제1 절연막 상에 상기 제1 절연막과 상기 제2 절연막에 비해 낮은 식각 선택성을 갖는 물질을 코팅하는 단계를 포함하는 회로 기판의 제조 방법.
  30. 제 28 항에 있어서,
    상기 식각 공정을 수행하는 단계는 반응성 이온 에칭(Reactive Ion Etching:RIE) 공정을 수행하는 단계를 포함하는 회로 기판의 제조 방법.
  31. 삭제
  32. 삭제
  33. 제 28 항에 있어서,
    상기 도금 공정 이후에 상기 판형 식각 방지 패턴을 연마 정지막으로 하는 연마 공정을 수행하는 단계를 더 포함하는 회로 기판의 제조 방법.
KR1020120157167A 2012-12-28 2012-12-28 회로 기판 및 그 제조 방법 KR101872532B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120157167A KR101872532B1 (ko) 2012-12-28 2012-12-28 회로 기판 및 그 제조 방법
US14/060,345 US9173291B2 (en) 2012-12-28 2013-10-22 Circuit board and method for manufacturing the same
JP2013226577A JP2014131011A (ja) 2012-12-28 2013-10-31 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157167A KR101872532B1 (ko) 2012-12-28 2012-12-28 회로 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140086535A KR20140086535A (ko) 2014-07-08
KR101872532B1 true KR101872532B1 (ko) 2018-06-28

Family

ID=51015864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157167A KR101872532B1 (ko) 2012-12-28 2012-12-28 회로 기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9173291B2 (ko)
JP (1) JP2014131011A (ko)
KR (1) KR101872532B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN104582330B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 埋盲孔结构的ate板的制作方法
JP2017123377A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
KR102624491B1 (ko) * 2018-11-06 2024-01-15 삼성디스플레이 주식회사 표시 장치
KR102375686B1 (ko) 2020-08-12 2022-03-16 경북대학교 산학협력단 금연구역 관리 서비스 방법 및 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358464A (ja) * 2000-06-15 2001-12-26 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
JP2007324559A (ja) * 2006-06-01 2007-12-13 Phoenix Precision Technology Corp ファインピッチを有するマルチレイヤー回路板及びその製作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JP2001274243A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 半導体装置の製造方法
TW457635B (en) 2000-04-21 2001-10-01 Ind Tech Res Inst Manufacturing process of copper structure
JP2002111213A (ja) * 2000-09-26 2002-04-12 Nippon Mektron Ltd 任意層間接続用バイア・ホールを有する多層プリント基板およびその製造方法
TWI300971B (en) * 2002-04-12 2008-09-11 Hitachi Ltd Semiconductor device
JP2005268312A (ja) 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
JP4749966B2 (ja) * 2006-07-25 2011-08-17 三菱電機株式会社 プリント配線板の製造方法
KR20130010298A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치 및 그 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358464A (ja) * 2000-06-15 2001-12-26 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
JP2007324559A (ja) * 2006-06-01 2007-12-13 Phoenix Precision Technology Corp ファインピッチを有するマルチレイヤー回路板及びその製作方法

Also Published As

Publication number Publication date
KR20140086535A (ko) 2014-07-08
US20140182915A1 (en) 2014-07-03
JP2014131011A (ja) 2014-07-10
US9173291B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
KR101872532B1 (ko) 회로 기판 및 그 제조 방법
JP6908090B2 (ja) 配線構造体
US8227710B2 (en) Wiring structure of printed wiring board and method for manufacturing the same
KR101504348B1 (ko) 배선 구조 및 그 형성 방법, 그리고 프린트 배선판
CN101281872B (zh) 布线基板和布线基板的制造方法
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US9684237B2 (en) Circuit board formation using organic substrates
KR20100038148A (ko) 배선 기판 및 그 제조 방법
US20170047230A1 (en) Fabrication method of packaging substrate
US8058566B2 (en) Packaging substrate structure and manufacturing method thereof
CN103797902A (zh) 多层布线基板
JP6142499B2 (ja) 配線構造及びその製造方法
JP2010103435A (ja) 配線基板及びその製造方法
TWI387423B (zh) 印刷電路板及其製造方法
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
CN103715180A (zh) 嵌入基板中的无源装置以及嵌入有无源装置的基板
JP2008124070A (ja) 半導体装置
JP4227967B2 (ja) 基板及び電子部品の製造方法
JP2001021587A (ja) 検査プローブとその製造方法
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
JP2022138469A (ja) 多層配線基板及びその製造方法
KR101086837B1 (ko) 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법
JP5468572B2 (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)