CN103715180A - 嵌入基板中的无源装置以及嵌入有无源装置的基板 - Google Patents

嵌入基板中的无源装置以及嵌入有无源装置的基板 Download PDF

Info

Publication number
CN103715180A
CN103715180A CN201310455931.6A CN201310455931A CN103715180A CN 103715180 A CN103715180 A CN 103715180A CN 201310455931 A CN201310455931 A CN 201310455931A CN 103715180 A CN103715180 A CN 103715180A
Authority
CN
China
Prior art keywords
overlay area
passive device
external electrode
substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310455931.6A
Other languages
English (en)
Inventor
申伊那
郑栗教
李承恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103715180A publication Critical patent/CN103715180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Abstract

本发明涉及一种嵌入基板中的无源装置以及嵌入有无源装置的基板,无源装置包括:通过交替地层压多个内电极与电介质层形成的层压板;第一外电极,其覆盖层压板的一个侧表面并且具有覆盖层压板的上部的一部分的第一上覆盖区域以及覆盖层压板的下部的一部分并且比第一上覆盖区域具有更小的面积的第一下覆盖区域;以及第二外电极,其覆盖层压板的另一个侧表面并且具有:覆盖层压板的下部的一部分的第二下覆盖区域、以及覆盖层压板的上部的一部分并且小于第二下覆盖区域的第二上覆盖区域。根据本发明的实施方式,通过克服将无源装置插入并固定在腔体中时的对准偏差和处理通道时的对准偏差来确保稳定的收益。

Description

嵌入基板中的无源装置以及嵌入有无源装置的基板
相关申请的交叉引用 
通过引用国内优先权申请与国外优先权申请而被包括的权利要求如下: 
“相关申请的交叉引用 
本申请要求2012年9月28日提交的韩国专利申请序列号No.10-2012-0108952的权益,其通过引用的方式整体包含于本申请中。” 
技术领域
本发明涉及一种嵌入在基板中的无源装置,以及具有嵌入其中的无源装置的基板,并且更具体地说,涉及一种能够改进外电极结构的嵌入在基板中的无源装置以及具有嵌入其中的无源装置的基板。 
背景技术
随着电子产品微型化的趋势,部件的尺寸与厚度根据电子产品的趋势减小,并且部件已经发展成高度集成化与多功能。根据此趋势的PCB方法是嵌入电子电路板的装置。 
目前,制造装置嵌入电子电路板的方法将装置嵌入在电路板中,通过作为基板制造方法的层压方法形成层,并且利用夹层连接方法电连接这些 层。作为通常的夹层连接方法,存在形成通道(via)以导通层的方法。作为通道形成方法,存在激光或钻孔方法,但是,根据朝向精确的趋势,最通常使用的是使用激光的冲孔方法。 
目前夹层连接方法是在将装置嵌入腔体中并且通过作为基板处理的层压过程固定并嵌入该装置的嵌入过程之后通过激光互连方法处理通道并且通过镀层方法导通这些层。为了在此过程中获得高产率,当将装置固定在腔体中时激光处理的偏差与准确性是非常重要的。 
通常地,通过激光形成过孔(via-hole)并且该过孔被电连接到例如MLCC的嵌入无源装置的电极。在通过激光形成过孔的技术中,可以根据层压材料的厚度或激光处理以后的后处理改变通道尺寸,但是通道的底部尺寸通常具有至少约35μm的直径。根据基板的发展趋势,由于图案变得更薄并且高度集成化,因此期望通道的底部尺寸发展到至少约30μm的高度的级别。这是因为当通道的直径减小到小于30μm时电连接可能存在问题。 
图4示出了传统无源装置6被嵌入在嵌入基板的传统无源装置中。在通过顺序地层压绝缘层4固定传统无源装置6以后形成电路,通过激光形成过孔,并且仅处理上侧或者在上侧与下侧处理通道5a以电连接如图4中的电路图案5b与无源装置6。由于无源装置6的尺寸大并且暴露在平面上的无源装置6上的外电极的面积比通道5a的底部尺寸足够大,因此可以在没有任何问题的情况下应用传统方法。 
图4中示出的传统方法是仅能应用到在激光处理过程中具有足够的焊盘尺寸的无源装置6。然而,无源装置6(例如MLCC)的尺寸逐渐地减小到通过激光处理上焊盘有困难的尺寸。 
参照图5,在嵌入的无源装置6(例如,MLCC)的情形中,随着其尺寸变得更小,由于将通道5a连接到无源装置6外电极的上焊盘与下焊 盘时的对准偏差,因此通道5a的底部的一部分可能偏离焊盘,例如,外电极。此时,可能产生通道5a的对准偏差并且由于对过孔进行冲孔时施加到装置的冲击而使得该装置可能不能运行。 
[相关技术文献] 
[专利文献] 
专利文献1:韩国专利公开公布No.10-2009-0049330(在2009年5月18日公开) 
专利文献2:韩国专利公开公布No.10-2009-0060551(在2009年6月15日公开) 
发明内容
为了克服上述问题而产生了本发明,因此,本发明的一个目的是根据嵌入在嵌有装置的基板中的装置的尺寸的减小趋势提供一种具有改进结构的无源装置,以及嵌入有无源装置的基板。 
根据本发明的用于实现此目的的第一实施方式,提供了一种嵌入基板中的无源装置,包括:层压板,其通过交替地层压多个内电极与电介质层形成;第一外电极,其覆盖层压板的一个侧表面并且具有覆盖层压板的上部的一部分的第一上覆盖区域以及覆盖层压板的下部的一部分并且具有比第一上覆盖区域更小的面积的第一下覆盖区域;以及第二外电极,其覆盖层压板的另一个侧表面并且具有覆盖层压板的下部的一部分的第二下覆盖区域以及覆盖层压板的上部的一部分并且具有比第二下覆盖区域更小的面积的第二上覆盖区域,其中第一上覆盖区域大于第二上覆盖区域,并且第二下覆盖区域具有比第一下覆盖区域更大的面积。 
此时,在实例中,第一上覆盖区域可以覆盖层压板的上部区域的一半以上,并且第二下覆盖区域可以覆盖层压板的下部区域的一半以上。 
此外,根据实例,当无源装置嵌入基板中时通道可以安装在第一上覆盖区域与第二下覆盖区域上,并且第一上覆盖区域与第二下覆盖区域中每个的尺寸都可以比通道的底部尺寸的5倍还多。 
此外,在实例中,第一上覆盖区域与第二外电极的覆盖层压板的上部的一部分的第二上覆盖区域可以是分离的以使彼此不相互电干扰。并且,第二下覆盖区域与第一外电极的覆盖层压板的下部的一部分的第一下覆盖区域可以是分离的以使彼此不相互电干扰。 
根据另一个实例,无源装置的尺寸可以是小于400μm的宽x200μm的长。 
此外,在实例中,无源装置可以是电容器,其中第一外电极电连接到多个内电极中的一些并且第二外电极电连接到多个内电极的剩余部分上。 
接着,根据用于实现此目的的本发明的第二实施方式,提供了一种嵌入有无源装置的基板,包括:具有腔体的芯层;无源装置,其包括其由交替地层压多个内电极与电介质层形成的层压板;第一外电极,其具有覆盖层压板的上部的一部分的第一上覆盖区域以及覆盖层压板的下部的一部分并且具有比第一上覆盖区域更小面积的第一下覆盖区域;第二外电极,其具有覆盖层压板的下部的一部分的第二下覆盖区域以及覆盖层压板的上部的一部分并且具有比第二上覆盖区域更小面积的第二上覆盖区域,其中第一上覆盖区域大于第二上覆盖区域,并且第二下覆盖区域具有比第一下覆盖区域更大的面积,并且无源装置嵌入腔体中;绝缘层,其层压在芯片层上以及下方;电路图案,其形成在绝缘层上;并且通道,其通过绝缘层相应地安装在无源装置的第一上覆盖区域与第二下覆盖区域上以将第一外电极与第二外电极电连接到电路图案。 
此时,在实例中,第一上覆盖区域可以覆盖层压板的上部区域的一半以上,并且第二下覆盖区域可以覆盖层压板的下部区域的一半以上。 
此外,根据实例,第一上覆盖区域与第二下覆盖区域中的每个的尺寸都可能比通道的底部尺寸的五倍还大。 
在另一个实例中,第一上覆盖区域与第二外电极的覆盖层压板的上部的一部分的第二上覆盖区域,可以是分离的以使彼此不相互电干扰,并且,第二下覆盖区域与第一外电极的覆盖层压板的下部的一部分的第一下覆盖区域可以是分离的以使彼此不相互电干扰。 
此外,在实例中,无源装置的尺寸可以是小于400μm的宽x200μm的长。 
根据另一个实例,无源装置可以是电容器,其中第一外电极电连接到多个内电极中的一些并且第二外电极电连接到多个内电极的剩余部分上。 
附图说明
通过下面实施方式的描述,结合其附图,本发明的一般创造性构思的这些和/或其它方面与优点将变得显而易见并且更容易理解: 
图1是示意性示出根据本发明的实施方式的嵌入基板中的无源装置的横截面视图; 
图2是示意性示出根据本发明的另一个实施方式的嵌入基板中的无源装置的横截面视图; 
图3a到图3f是示意性示出根据本发明的另一个实施方式的用于制造具有嵌入其中的无源装置的基板的方法的视图; 
图4是示意性示出具有嵌入其中的无源装置的传统基板的横截面视图;以及 
图5是示意性示出嵌入基板中的传统无源装置的横截面视图。 
具体实施方式
将参照附图描述用于实现上述目的的本发明的实施方式。在此描述中,相同的元件通过相同的附图标记表示,并且可以省略重复的或者限制本发明含义的解释的额外描述。 
在本说明书中,除非其称作“直接地结合或连接到”或“直接地布置在”其它元件中,当元件被称作为“连接或结合到”或者“布置”在另一个元件中时,其可以“直接地“连接到或结合到或者“直接地”布置在其它元件中或通过另一个介入其间的元件连接或结合到或布置在其它元件中。 
除非与本发明的构思矛盾或清楚地另外说明,尽管在本说明书中使用单数形式,但应该注意的是,单数形式可以用作表示复数形式的概念。应该理解的是诸如这里使用的“具有”、“包括”与“包含”不排除存在或增加一个或多个其它元件或其组合。 
在此说明书中引用的附图作为描述本发明的实例提供,并且为了有效地描述技术特征,在附图中形状、尺寸、与厚度可以被放大。 
首先,将参照附图具体地描述根据本发明的第一实施方式的嵌入基板中的无源装置。此时,在附图中未提及的附图标记可能是表示另一个附图中的相同元件的附图标记。 
图1是示意性示出根据本发明的实施方式的嵌入基板中的无源装置的横截面视图,并且图2是示意性示出根据本发明的另一个实施方式的嵌入基板中的无源装置的横截面视图。 
参照图1,根据实例嵌入基板中的无源装置包括通过交替地层压多个内电极10与电介质层30形成的层压板、第一外电极50a、以及第二外电极50b。 
在此说明书中,术语“第一”与“第二”不表示顺序或数量,而仅仅是添加以区分部件。 
具体地说,第一外电极50a形成为覆盖多个内电极10与电介质层30的层压板的一个侧表面。例如,第一外电极50a的第一侧面覆盖区域覆盖层压板的第一端的侧表面,第一外电极50a的第一上覆盖区域51a从第一侧面覆盖区域延伸以覆盖层压板的上部的一部分,并且第一外电极50a的第一下覆盖区域从第一侧面覆盖区域延伸以覆盖层压板的下部的一部分。此时,覆盖层压板的上部的一部分的第一外电极50a的第一上覆盖区域51a大于覆盖层压板的下部的一部分的第一下覆盖区域。在图1中,附图标记51a表示第一外电极50a的第一上覆盖区域,并且未示出第一外电极50a的第一下覆盖区域的附图标记。此外,参照图2和/或图3f,第一上覆盖区域51a大于覆盖层压板的上部的另一部分的第二外电极50b的第二上覆盖区域(未示出附图标记)。因此,可以处理或制造无源装置嵌入其中的基板,使得通道5a可以从上侧稳定地安装在第一上覆盖区域51a上。 
此时,根据实例,从第一外电极50a的第一侧面覆盖区域延伸的第一上覆盖件区域51a可以覆盖层压板上部区域的一半以上。例如,在预处理以前第一外电极50a的第一上覆盖区域51a的尺寸可以比通道5a的底部尺寸大约五倍还多,以稳定地克服嵌入基板与连接到通道5a时的对准偏差。例如,在为非常小的无源装置0402MLCC的情形中,当通道5a的底部尺寸是40μm时,由于不能够确保外电极之间的间距以使图4和图5中示出的传统外电极结构的干扰最小化,因此不能制作5倍于通道底部尺寸的空间。此外,如果空间是通道底部尺寸的5倍,当底部尺寸是35μm时,即该空间约为175μm,由于在通常传统外电极结构中外电极之间的间距减小,因此存在干扰问题。例如,根据通常使用标准,为了使外电极焊盘区 域是底部尺寸的5.28倍,需要约185μm的尺寸。在典型的传统外电极结构中,由于电极之间的间隔仅约30μm,因此当考虑到使干扰最小化时可能很难实质上实现电极焊盘尺寸。随着非常小的无源装置的尺寸变得更小,就会出现问题。 
接着,第二外电极50b形成为覆盖层压板的另一侧表面。例如,第二外电极50b的第二侧面覆盖区域覆盖层压板的另一端的侧表面,第二外电极50b的第二下覆盖区域51b从第二侧面覆盖区域延伸以覆盖层压板的下部的一部分,特别地是不被第一外电极50a的第一下覆盖区域覆盖的下区域的一部分,并且第二外电极50a的第二上覆盖区域从第二侧面覆盖区域延伸以覆盖层压板的上部的一部分,特别地是不被第一外电极50a的第一上覆盖区域51a覆盖的上区域的一部分。此时,覆盖层压板的下部的一部分的第二下覆盖区域51b大于覆盖层压板的上部的一部分的第二上覆盖区域。此外,参照图2和/或图3f,第二下覆盖区域51b大于覆盖层压板的下部的另一部分的第一外电极51a的第一下覆盖区域(未示出附图标记)。因此,通道5a可以从下侧稳定地安装在第二下覆盖区域51b上。 
此时,根据实例,第二外电极51b的第二下覆盖区域51b可以覆盖层压板的下部区域的一半以上。此外,从第一外电极50a的第一侧面覆盖区域延伸的第一上覆盖区域51a可以覆盖多于一半的层压板的上部区域。因此,当嵌入基板的无源装置3嵌入基板中时,通道5a可以从上侧与下侧稳定地安装在第一上覆盖区域51a与第二下覆盖区域51b上。 
参照图2,当嵌入基板的无源装置嵌入在基板中时,第一上覆盖区域51a与第二下覆盖区域51b中的每个与安装在第一上覆盖区域51a上和第二下覆盖区域51b中的通道5a的底部尺寸相比都足够更大。因此,即使当嵌入该嵌入的无源装置3时,通道5a也可以稳定地安装在嵌入的无源装置3的外电极50上。 
例如,在实例中,当嵌入的无源装置3嵌入到基板中时,通道5a可以被稳定地安装在第一上覆盖区域51a与第二下覆盖区域51b上。在预处理以前嵌入其中安装有通道5a的基板中的无源装置的外电极50的第一上覆盖区域51a和/或第二下覆盖区域51b,可以比通道5a的底部尺寸大约5倍,以便稳定地克服对准偏差。例如,可以考虑过孔处理偏差(例如,CNC或激光处理偏差)、腔体处理偏差、装置嵌入公差等来计算通道5a的底部尺寸。 
此外,参照图1和图2,在实例中,第一上覆盖区域51a与覆盖层压板的上部的一部分的第二外电极50b的第二上覆盖区域是分离的以使彼此不相互电干扰。此外,第二下覆盖区域51b与覆盖层压板的下端部分的一部分的第一外电极50a的第一下覆盖区域是分离的以使彼此不相互电干扰。例如,为了防止在非常小的无源装置的表面上的第一外电极50a与第二外电极50b之间的干扰,第一外电极50a与第二外电极50b中的一个(而不是第一外电极50a与第二外电极50b两者)的表面覆盖区域可以大于表面面积的50%。根据实施方式,在无源装置的上表面或下表面上,当第一外电极50a与第二外电极50b中的一个的表面覆盖区域的尺寸足够大,从而能够将通道50a安装在其上时,即使未达到上表面或下表面的表面面积的50%,第一外电极50a与第二外电极50b中的一个的表面覆盖区域可以大于第一外电极50a与第二外电极50b中的另一个的表面覆盖区域以防止第一外电极50a与第二外电极50b之间的干扰。 
通常地,电极之间的距离应该近似地至少大于140μm以抑制由于电极之间的离子迁移而引起的短路的发生。因此,在0402MLCC的情形中,外电极的第一上覆盖区域51a与第二下覆盖区域51b可以覆盖小于约65%的表面区域,但是不限于此。 
在实例中,小的无源装置的尺寸可以小于约400μm的宽x200μm的长。 
此外,在实例中,在小的无源装置中,第一外电极50a可以电连接到多个内电极10中的一些并且第二外电极50b可以电连接到剩余的多个内电极10上。即,小的无源装置可以是多层电容器。 
接着,将参照附图具体地描述根据本发明的第二实施方式的其中嵌入有无源装置的基板。此时,将引用根据上述第一实施方式与图1和图2的嵌入基板中的无源装置。因此,可以省略重复的描述。 
图3a到图3f是示意性示出根据本发明的另一个实施方式用于制造其中嵌入有无源装置的即基板的方法的视图。将根据图3a到图3f的制造方法描述根据实施方式的其中嵌入有无源装置的基板。 
参照图3f,根据实例其中嵌入有无源装置的基板可以包括芯层1、嵌入的无源装置3、绝缘层4、电路图案5b、以及通道5a。 
具体地说,腔体1a形成在芯层1中。腔体1a是待插入无源装置3的空间。此时,可以在芯层1上形成电路图案5b。 
接着,嵌入的无源装置3嵌入在腔体1a中。此时,无源装置3包括层压板、第一外电极50a、与第二外电极50b。无源装置3的层压板通过交替地层压多个内电极10与介电层30形成。因此,层压板具有多个内电极10插入到电介质中的形状。第一外电极50a形成为覆盖层压板的一个侧表面。此时,形成具有覆盖层压板的上部的一部分的第一上覆盖区域51a与覆盖层压板的下部的一部分的第一下覆盖区域的第一外电极50a,其中,第一下覆盖区域具有小于第一上覆盖区域51a的面积。此外,第二外电极50b形成为覆盖层压板的其它侧表面。此时,形成具有覆盖层压板的下部的一部分的第二下覆盖区域51b与覆盖层压板的上部的一部分的第二上覆盖区域的第二外电极50b,其中,第二上覆盖区域具有小于第二下覆盖区域51b的面积。此外,第一外电极50a的第一上覆盖区域51a大于第二外电极50b的覆盖层压板的上部的另一部分的第二上覆盖区域(未示出附图标 记),并且第二外电极50b的第二下覆盖区域51b大于第一外电极50a的覆盖层压板的下部的另一部分的第一下覆盖区域(未示出附图标记)。因此,当将嵌入的无源装置3嵌入基板时,通道5a可以从上侧与下侧稳定地安装在第一上覆盖区域51a与第二下覆盖区域51b上。 
此时,根据实例,从覆盖层压板的一端的侧表面的第一侧面覆盖区域延伸的第一外电极50a的第一上覆盖区域51a可以覆盖大于一半的层压板的上部区域。此时,从覆盖层压板的另一端部的侧表面的第二侧面覆盖区域延伸的第二外电极50b的第二下覆盖区域51b可以覆盖大于一半的层压板的下部区域。 
接着,在图3f中,绝缘层4、4’、4”层压在芯层1上以及芯层的下方,其中,嵌入的无源装置3嵌入芯层中。 
接着,在图3f中,电路图案5b形成在绝缘层4、4’、4”上。此时,电路图案5b可以与通道5a形成导电层5。 
此外,通道5a形成在穿过绝缘层4、4’、4”的过孔中。例如,可以通过填充导电材料形成通道5a。通道5a相应地安装在嵌入的无源装置3的第一上覆盖区域51a与第二下覆盖区域51b上。导电通道5a将嵌入的无源装置3的第一外电极50a和第二外电极50b与形成在绝缘层4、4’、4”上的电路图案5b电连接。 
此时,参照图2和图3f,在实例中,第一上覆盖区域51a与第二下覆盖区域51b中的每个的尺寸都大于安装在第一上覆盖区域51a与第二下覆盖区域51b上的通道5a的底部尺寸。 
例如,在实例中,在预处理以前,嵌入基板的无源装置3的外电极50的第一上覆盖区域51a和/或第二下覆盖区域51b(通道5a安装在其上)可以比通道5a的底部尺寸的约5倍更大,以稳定地克服对准偏差。 
此外,参照图2和图3f,在实例中,第一上覆盖区域51a与覆盖层压板的上部的一部分的第二外电极50b的第二上覆盖区域是分离的以使彼此不相互电干扰,并且,第二下覆盖区域51b与覆盖层压板的下部的一部分的第一外电极50a的第一下覆盖区域是分离的以使彼此不相互电干扰。 
此外,在实例中,嵌入的无源装置3的尺寸可以是近似小于400μm的宽x200μm的长。 
根据另一个实例,嵌入的无源装置3可以是电容器,其中第一外电极50b电连接到多个内电极10中的一些,并且第二外电极50b电连接到剩余的多个内电极上。 
接着,将参照图3a至图3f具体地描述根据本发明的第二实施方式的用于制造其中嵌入有无源装置的基板的方法。 
首先,参照图3a,腔体1a形成在芯基板或芯层1中。此时,电路图案5b可以形成在芯基板1的表面上。腔体1a是其中嵌入有嵌入的无源装置3的空间。 
接着,参照图3b,具有腔体1a的芯1a基板1的下部是使用例如带子2进行捆缚,用于临时的固定嵌入的无源装置3。即,例如利用带子2形成其中安装有嵌入的无源装置3的腔体1a的底部。 
接着,参照图3c,嵌入的无源装置3插入芯基板1的腔体1a中,其底部通过捆缚形成。此时,例如,嵌入的无源装置3可以通过交替地层压多个内电极10与电介质层30以形成层压板并且形成覆盖层压板的一端的第一外电极50a与覆盖层压板的另一端的第二外电极50b来制造。此时,第一外电极50a形成为使得覆盖层压板的上部的一部分的第一上覆盖区域51a大于覆盖层压板的下部的一部分的第一下覆盖区域。并且,第二外电极50b形成为使得覆盖层压板的下部的一部分的第二下覆盖区域51b大于 覆盖层压板的上部的一部分的第二上覆盖区域。此外,此时,第一上覆盖区域51a大于第二上覆盖区域(未示出附图标记)并且第二下覆盖区域51b大于第一下覆盖区域(附图标记未示出),以使通道5a可以被稳定地安装在第一上覆盖区域51a与第二下覆盖区域51b上。 
例如,此时,第一外电极50a的第一上覆盖区域51a可以形成为覆盖层压板的上部区域的一半以上,并且第二外电极50b的第二下覆盖区域51b可以形成为覆盖层压板的下部区域的一半以上。 
例如,此时,参照图3c,第一外电极50a与第二外电极50b可以形成为使得第一上覆盖区域51a与覆盖层压板的上部的一部分的第二外电极50b的第二上覆盖区域是分离的以使彼此不相互电干扰,并且,第二下覆盖区域51b与覆盖层压板的下部的一部分的第一外电极50a的第一下覆盖区域是分离的以使彼此不相互电干扰。 
例如,在图3c中,插入腔体1a中的嵌入的无源装置3的尺寸可以约小于400μm的宽x200μm的长。 
此外,在图3c中的实例中,插入腔体1a中的嵌入的无源装置3可以是电容器,其中第一外电极50a电连接到多个内电极10中的一些并且第二内电极50b电连接到剩余的多个内电极10上。 
接着,参照图3d,在将嵌入的无源装置3插入腔体1a中以后,将绝缘层4’层压在芯基板1的上表面上。此外,例如导电金属层5的导电层形成在绝缘层4’上。例如,导电金属层5可以通过导电金属箔或镀层形成在绝缘层4’上。例如,导电金属层5可以通过将金属箔涂覆在预浸材料(PPG)绝缘层4’上而形成或者导电金属层可以利用涂树脂铜箔(RCC)形成在绝缘层4’上。 
接着,参照图3e,在将绝缘层4’层压在芯基板1的一个表面上以后,附接到芯基板1另一表面(即下表面)的带子2被移除,并且绝缘层4”层压在芯基板1的另一表面(即,如图3d中示出的下表面)上。此外,导电金属层5形成在绝缘层4”上。例如,导电金属层5可以通过导电金属箔或镀层形成在绝缘层4”上。 
并且,参照图3f,在绝缘层4、4’、4”上对过孔进行冲孔以形成通道5a。此外,通过半加成法或减法部分地移除形成在绝缘层4、4’、4”上的导电金属层5而形成电路图案5b。例如,形成电路图案5b的同时或在其之前/之后,通过导电金属层与绝缘层4、4’、4”而形成安装在嵌入的无源装置3的第一上覆盖区域51a与第二下覆盖区域51b上的通道5a。过孔可以例如通过钇铝石榴石(Yag)或二氧化碳激光处理等来冲孔。此时,过孔被冲孔以使过孔的全部底部区域都包括在第一上覆盖区域51a与第二下覆盖区域51b中。 
通过在冲孔的过孔中填充例如与导电金属层5相同的材料的导电材料形成通道5a。可以通过电镀、化学镀、或导电浆料填充执行过孔的填充。例如,可以通过经由电镀的通道填充工艺执行过孔的填充。此时,在填充导电材料以前,可以在过孔的内壁上形成晶种层(未示出)。此外,可以在晶种层与过孔的内壁之间形成粘结层(未示出) 
根据本发明的实施方式,通过响应于嵌入嵌有装置的基板中的装置的尺寸减小的趋势改变无源装置的焊盘(例如外电极结构),能够弥补由于激光通道处理而产生的限制。 
根据本发明的实施方式,通过克服将无源装置插入并固定在腔体中时的对准偏差和处理通道时的对准偏差来确保稳定的收益。 
明显的是,本领域技术人员能够根据本发明的实施方式的多个构造推出根据本发明的多个实施方式的未直接提及的多个效果。 
上述实施方式与附图提供为实例以帮助本领域的技术人员理解,而不是限定本发明的范围。此外,对于本领域技术人员来说,根据上述具体描述,上述部件的多个组合的实施方式将会被显而易见地实施。因此,在不背离本发明的基本构思的范围内,本发明的多个实施方式可以以不同的形式实施,并且应该从限定在权利要求中的本发明来解释本发明的范围。应该理解的是,对于本领域的技术人员来说,本发明包括多个变型、替换、与等效物。 

Claims (12)

1.一种嵌入基板中的无源装置,包括:
层压板,所述层压板通过交替地层压多个内电极与电介质层形成;
第一外电极,所述第一外电极覆盖所述层压板的一个侧表面并且具有覆盖所述层压板的上部的一部分的第一上覆盖区域以及覆盖所述层压板的下部的一部分并且具有比所述上覆盖区域更小的面积的第一下覆盖区域;以及
第二外电极,所述第二外电极覆盖所述层压板的另一侧表面并且具有覆盖所述层压板的所述下部的一部分的第二下覆盖区域以及覆盖所述层压板的所述上部的一部分并且具有比所述第二下覆盖区域更小的面积的第二上覆盖区域,其中所述第一上覆盖区域大于所述第二上覆盖区域,并且所述第二下覆盖区域具有比所述第一下覆盖区域更大的面积。
2.根据权利要求1所述的嵌入基板的无源装置,其中,所述第一上覆盖区域覆盖所述层压板的所述上部区域的一半以上,并且所述第二下覆盖区域覆盖所述层压板的所述下部区域的一半以上。
3.根据权利要求1所述的嵌入基板中的无源装置,其中,当所述无源装置嵌入基板中时,通道安装在所述第一上覆盖区域与所述第二下覆盖区域上,并且所述第一上覆盖区域与所述第二下覆盖区域中的每个的尺寸大于所述通道的所述底部尺寸的五倍。
4.根据权利要求1所述的嵌入基板中的无源装置,其中,所述第一上覆盖区域与所述第二上覆盖区域分离以便彼此不相互电干扰,并且所述第二下覆盖区域与所述第一下覆盖区域分离以便彼此不相互电干扰。
5.根据权利要求1所述的嵌入基板中的无源装置,其中,所述无源装置的尺寸小于400μm的宽x200μm的长。
6.根据权利要求1-5中的任一项所述的嵌入基板中的无源装置,其中,所述无源装置是电容器,其中所述第一外电极电连接到所述多个内电极中的一部分并且所述第二外电极电连接到所述多个内电极的剩余部分。
7.一种嵌入有无源装置的基板,包括:
具有腔体的芯层;
无源装置,包括:通过交替地层压多个内电极与电介质层形成的层压板;第一外电极,所述第一外电极具有覆盖所述层压板的上部的一部分的第一上覆盖区域以及覆盖所述层压板的下部的一部分并且具有比所述第一上覆盖区域更小的面积的第一下覆盖区域;第二外电极,所述第二外电极具有覆盖所述层压板的所述下部的一部分的第二下覆盖区域以及覆盖所述层压板的所述上部的一部分并且具有比所述第二下覆盖区域更小面积的第二上覆盖区域,其中所述第一上覆盖区域大于所述第二上覆盖区域,并且所述第二下覆盖区域具有比所述第一下覆盖区域更大的面积,并且所述无源装置嵌入在所述腔体中;
绝缘层,所述绝缘层层压在所述芯片层上以及下方;
电路图案,所述电路图案形成在所述绝缘层上;并且
通道,所述通道通过所述绝缘层分别安装在所述无源装置的所述第一上覆盖区域与所述第二下覆盖区域上以将所述第一外电极与所述第二外电极电连接到所述电路图案。
8.根据权利要求7所述的嵌入有无源装置的基板,其中,所述第一上覆盖区域覆盖所述层压板的上部区域的一半以上,并且所述第二下覆盖区域覆盖所述层压板的下部区域的一半以上。
9.根据权利要求7所述的嵌入有无源装置的基板,其中,所述第一上覆盖区域与所述第二下覆盖区域中的每个的尺寸大于所述通道的所述底部尺寸的五倍。
10.根据权利要求7所述的嵌入有无源装置的基板,其中,所述第一上覆盖区域与所述第二上覆盖区域分离以便彼此不相互电干扰,并且所述第二下覆盖区域与所述第一下覆盖区域分离以便彼此不相互电干扰。
11.根据权利要求7所述的嵌入有无源装置的基板,其中,所述无源装置的尺寸小于400μm的宽x200μm的长。
12.根据权利要求7-11中任一项所述的嵌入有无源装置的基板,其中,所述无源装置是电容器,其中所述第一外电极电连接到所述多个内电极中的一部分并且所述第二外电极电连接到所述多个内电极的剩余部分。
CN201310455931.6A 2012-09-28 2013-09-29 嵌入基板中的无源装置以及嵌入有无源装置的基板 Pending CN103715180A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0108952 2012-09-28
KR1020120108952A KR101462725B1 (ko) 2012-09-28 2012-09-28 기판 내장용 수동소자 및 수동소자 내장 기판

Publications (1)

Publication Number Publication Date
CN103715180A true CN103715180A (zh) 2014-04-09

Family

ID=50384150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310455931.6A Pending CN103715180A (zh) 2012-09-28 2013-09-29 嵌入基板中的无源装置以及嵌入有无源装置的基板

Country Status (4)

Country Link
US (1) US9155199B2 (zh)
KR (1) KR101462725B1 (zh)
CN (1) CN103715180A (zh)
TW (1) TWI479963B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293254B2 (en) * 2014-05-28 2016-03-22 Texas Instruments Incorporated Heated capacitor and method of forming the heated capacitor
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US20160183379A1 (en) * 2014-12-22 2016-06-23 Qualcomm Incorporated Substrate comprising an embedded capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196818A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 積層セラミック部品
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2011187648A (ja) * 2010-03-08 2011-09-22 Tdk Corp 積層型チップ部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856102A (en) * 1988-12-19 1989-08-08 American Technical Ceramics Corporation Adjustable multilayered capacitor
US5018047A (en) * 1990-07-20 1991-05-21 American Technical Ceramics Corporation Adjustable multilayer capacitor
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP2001126950A (ja) * 1999-10-28 2001-05-11 Nec Corp チップ型電子部品
JP4863562B2 (ja) * 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
JP4765330B2 (ja) * 2005-02-02 2011-09-07 株式会社村田製作所 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
KR100923501B1 (ko) 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법
KR101448110B1 (ko) 2007-12-10 2014-10-08 삼성전자 주식회사 반도체 소자 내장형 인쇄회로기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196818A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 積層セラミック部品
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2011187648A (ja) * 2010-03-08 2011-09-22 Tdk Corp 積層型チップ部品

Also Published As

Publication number Publication date
KR101462725B1 (ko) 2014-11-17
US9155199B2 (en) 2015-10-06
TW201422081A (zh) 2014-06-01
US20140090881A1 (en) 2014-04-03
KR20140042327A (ko) 2014-04-07
TWI479963B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
US20150213946A1 (en) Printed wiring board
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
US9101072B2 (en) Method of embedding magnetic component in substrate
CN105990157B (zh) 封装结构及其制作方法
JP2010021516A (ja) 電子素子内蔵型印刷回路基板の製造方法
KR101872532B1 (ko) 회로 기판 및 그 제조 방법
US9905508B2 (en) Package structure
JP2010232590A (ja) 回路基板の製造方法
CN104284514A (zh) 印刷电路板及其制造方法
US9198296B1 (en) Double sided board with buried element and method for manufacturing the same
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
CN103715180A (zh) 嵌入基板中的无源装置以及嵌入有无源装置的基板
US20120024584A1 (en) Connector and manufacturing method thereof
US10219374B2 (en) Printed wiring board
CN105376926A (zh) 印刷电路板及其制造方法
CN105472884B (zh) 电路板及其制造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
US7755909B2 (en) Slim design main board
KR101630435B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
JP2007042977A (ja) 半導体装置
TWI505759B (zh) 印刷電路板及其製造方法
US20170215282A1 (en) Printed wiring board and method for manufacturing printed wiring board
WO2023199578A1 (ja) アンテナモジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140409