KR20140042327A - 기판 내장용 수동소자 및 수동소자 내장 기판 - Google Patents

기판 내장용 수동소자 및 수동소자 내장 기판 Download PDF

Info

Publication number
KR20140042327A
KR20140042327A KR1020120108952A KR20120108952A KR20140042327A KR 20140042327 A KR20140042327 A KR 20140042327A KR 1020120108952 A KR1020120108952 A KR 1020120108952A KR 20120108952 A KR20120108952 A KR 20120108952A KR 20140042327 A KR20140042327 A KR 20140042327A
Authority
KR
South Korea
Prior art keywords
cover region
laminate
upper cover
area
lower cover
Prior art date
Application number
KR1020120108952A
Other languages
English (en)
Other versions
KR101462725B1 (ko
Inventor
신이나
정율교
이승은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120108952A priority Critical patent/KR101462725B1/ko
Priority to TW102134440A priority patent/TWI479963B/zh
Priority to CN201310455931.6A priority patent/CN103715180A/zh
Priority to US14/041,235 priority patent/US9155199B2/en
Publication of KR20140042327A publication Critical patent/KR20140042327A/ko
Application granted granted Critical
Publication of KR101462725B1 publication Critical patent/KR101462725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 기판 내장용 수동소자 및 수동소자 내장 기판에 관한 것이다. 본 발명의 하나의 실시예에 따라, 다수의 내부전극과 유전체층이 교대로 적층된 적층체; 적층체의 일 측면을 커버하며, 적층체의 상부 일부를 커버하는 제1 상부커버영역 및 적층체의 하부 일부를 커버하고 제1 상부커버영역보다 면적이 작은 제1 하부커버영역을 갖는 제1 외부전극; 및 적층체의 타 측면을 커버하며, 적층체의 하부 일부를 커버하는 제2 하부커버영역 및 적층체의 상부 일부를 커버하고 제2 하부커버영역보다 면적이 작은 제2 상부커버영역을 갖는 제2 외부전극;을 포함하되, 제1 상부커버영역은 제2 상부커버영역보다 크고, 제2 하부커버영역은 제1 하부커버영역보다 큰 면적을 갖는, 기판 내장용 수동소자가 제안된다. 또한, 수동소자 내장 기판이 제안된다.

Description

기판 내장용 수동소자 및 수동소자 내장 기판{PASSIVE DEVICE FOR EMBEDDED SUBSTRATE AND SUBSTRATE WITH PASSIVE DEVICE EMBEDDED THEREIN}
본 발명은 기판 내장용 수동소자 및 수동소자 내장 기판에 관한 것이다. 구체적으로는 외부전극의 구조가 개선된 기판 내장용 수동소자 및 수동소자 내장 기판에 관한 것이다.
전자제품의 경박단소 추세에 따라 부품의 사이즈도 전자 제품의 경향에 따라 두께가 얇아지고, 고집적화된 다기능 추세로 개발되고 있다. 이러한 트랜드에 따른 PCB 공법이 소자 내장형 전자 회로기판이다.
현재, 소자 내장형 전자 회로기판을 제조하는 방식은 소자를 회로기판 내부에 내장하고 기판 제조 공법인 적층(Layer Lamination) 방식으로 층을 구성한 후, 층간 연결 방식을 이용해 전기적으로 연결해준다. 층간 연결 방식으로는 비아(Via)를 형성하여 도통시키는 방법이 일반적이다. 비아(Via) 형성 방식은 레이저나 드릴 방식 등이 있지만 점점 정밀해지는 트렌드에 따라 레이저를 이용한 천공 방법이 가장 많이 사용되고 있다.
현재 층간 전기적 연결 방식은 캐비티(Cavity) 내부에 소자를 내장하고 기판 공정인 적층 공정을 이용해서 소자를 고정 및 내장시키는 임베딩(Embedding) 공정 후에 레이저 인터커넥션(Laser interconnection) 방식으로 비아(via)을 가공하고 도금공법을 이용하여 층간 도통시킨다. 이러한 공정에서 높은 수율을 얻기 위해서는 레이져의 가공편차와 캐비티(Cavity) 내에 소자를 고정시킬 때 정확도(accuracy)가 매우 중요하다.
일반적으로, 레이저로 비아흘을 형성하여 내장형 수동소자, 예컨대 MLCC의 전극과 전기적으로 연결하는데, 레이저로 비아홀을 형성하는 기술은 적층 자재의 두께나 레이저 가공 후의 후처리에 따라 비아 사이즈가 변경될 수 있으나, 일반적으로는 비아의 바텀(Bottom) 사이즈는 최소 약 35㎛의 지름을 갖는다. 기판의 개발 추세에 따라 패턴(Pattern)이 점점 얇아지고 고집적화가 이루어지고 있어, 대략 최소 30㎛ 수준까지 개발될 것으로 예측되고 있다. 왜냐하면, 비아의 지름이 30㎛ 이하로 작아지면 전기적으로 연결 시에 문제가 될 수도 있기 때문이다.
도 4는 종래의 수동소자 내장 기판에서 기존의 수동소자(6)가 내장된 것을 도시하고 있다. 기존의 수동소자(6)를 절연층(4)으로 순차 적층하여 고정시킨 후 회로 형성을 하고, 레이저로 비아홀을 형성하여 상측만 가공하거나, 아니면 도 4에 도시된 바와 같이 상하로 비아(5a)를 가공하여 회로패턴(5b)과 수동소자(6)를 전기적으로 연결을 할 수 있다. 이러한, 종래의 방식은 수동소자(6)의 사이즈가 종래와 같이 커서 평면상으로 수동소자(6)의 상부에 드러나는 외부전극 면적이 충분히 비아(via)(5a)의 바텀 사이즈보다 크기 때문에 별다른 문제 없이 적용될 수 있었다.
도 4에 도시된 바와 같은 기존 방식은 레이저로 가공시에 충분한 패드 사이즈를 갖고 있는 수동소자(6)에 한해 적용 가능한 기술이다. 그러나 레이저로 상측 패드에 가공이 어려운 사이즈로 수동소자(6), 예컨대 MLCC의 사이즈가 점점 작아지고 있는 추세이다.
도 5를 참조하면, 내장용 수동소자(6), 예컨대 MLCC의 경우, 사이즈가 점점 작아지면서, 수동소자(6)의 외부전극의 상부 및 하부 패드에 비아(5a)를 연결할 때, 얼라인(align) 편차에 의해 비아(5a)의 바텀의 일부가 패드, 예컨대 외부전극을 벗어나는 경우가 발생할 수 있다. 이때, 비아(via)(5a)의 얼라인(Alignment) 이탈이 발생하여, 비아홀 천공시 소자가 충격을 받아 제 기능을 못하게 되는 경우가 발생할 수 있다.
대한민국 공개특허공보 제10-2009-0049330호 (2009년 5월 18일 공개) 대한민국 공개특허공보 제10-2009-0060551호 (2009년 6월 15일 공개)
전술한 문제를 해결하기 위한 것으로, 소자 내장형 기판에 내장되는 소자의 사이즈가 점점 작아지는 추세에 따라 이를 개선할 수 있는 수동소자의 구조 및 그를 내장한 내장기판을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 다수의 내부전극과 유전체층이 교대로 적층된 적층체; 적층체의 일 측면을 커버하며, 적층체의 상부 일부를 커버하는 제1 상부커버영역 및 적층체의 하부 일부를 커버하고 제1 상부커버영역보다 면적이 작은 제1 하부커버영역을 갖는 제1 외부전극; 및 적층체의 타 측면을 커버하며, 적층체의 하부 일부를 커버하는 제2 하부커버영역 및 적층체의 상부 일부를 커버하고 제2 하부커버영역보다 면적이 작은 제2 상부커버영역을 갖는 제2 외부전극;을 포함하되, 제1 상부커버영역은 제2 상부커버영역보다 크고, 제2 하부커버영역은 제1 하부커버영역보다 큰 면적을 갖는, 기판 내장용 수동소자가 제안된다.
이때, 하나의 예에서, 제1 상부커버영역은 적층체의 상부 면적의 절반 이상을 커버하고, 제2 하부커버영역은 적층체의 하부 면적의 절반 이상을 커버할 수 있다.
또한, 하나의 예에 따르면, 수동소자의 기판 내장 시 제1 상부커버영역 및 제2 하부커버영역 상에 비아가 안착되며, 제1 상부커버영역 및 제2 하부커버영역의 각 사이즈는 비아의 바텀 사이즈보다 5배 이상 클 수 있다.
또한, 하나의 예에서, 제1 상부커버영역과 적층체의 상부 일부를 커버하는 제2 외부전극의 제2 상부커버영역은 서로 전기적으로 간섭되지 않도록 이격되고, 제2 하부커버영역과 적층체의 하부 일부를 커버하는 제1 외부전극의 제1 하부커버영역은 서로 전기적으로 간섭되지 않도록 이격된다.
또 하나의 예에 따르면, 수동소자의 사이즈는 가로 400㎛ × 세로 200㎛ 이하일 수 있다.
또한, 하나의 예에 있어서, 수동소자는 제1 외부전극이 다수의 내부전극의 일부와 전기적으로 연결되며 제2 외부전극이 다수의 내부전극의 나머지와 전기적으로 연결되는 커패시터일 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 캐비티가 형성된 코어층; 다수의 내부전극과 유전체층이 교대로 적층되어 형성된 적층체와, 적층체의 상부 일부를 커버하는 제1 상부커버영역 및 적층체의 하부 일부를 커버하고 제1 상부커버영역보다 면적이 작은 제1 하부커버영역을 갖는 제1 외부전극과, 그리고 적층체의 하부 일부를 커버하는 제2 하부커버영역 및 적층체의 상부 일부를 커버하고 제2 하부커버영역모다 면적이 작은 제2 상부커버영역을 갖는 제2 외부전극을 포함하고, 제1 상부커버영역은 제2 상부커버영역보다 크고 제2 하부커버영역은 제1 하부커버영역보다 큰 면적을 갖으며 캐비티에 내장된 수동소자; 코어층의 상하부에 적층된 절연층; 절연층 상에 형성된 회로패턴; 및 절연층을 관통하여 수동소자의 제1 상부커버영역 및 제2 하부커버영역 상에 각각 안착되고 제1 및 제2 외부전극과 회로패턴을 전기적으로 연결하는 비아(via); 를 포함하는, 수동소자 내장 기판이 제안된다.
이때, 하나의 예에서, 제1 상부커버영역은 적층체의 상부 면적의 절반 이상을 커버하고, 제2 하부커버영역은 적층체의 하부 면적의 절반 이상을 커버할 수 있다.
또한, 하나의 예에 따르면, 제1 상부커버영역 및 제2 하부커버영역의 각 사이즈는 비아의 바텀 사이즈보다 5배 이상 클 수 있다.
또 하나의 예에서, 제1 상부커버영역과 적층체의 상부 일부를 커버하는 제2 외부전극의 제2 상부커버영역은 서로 전기적으로 간섭되지 않도록 이격되고, 제2 하부커버영역과 적층체의 하부 일부를 커버하는 제1 외부전극의 제1 하부커버영역은 서로 전기적으로 간섭되지 않도록 이격된다.
또한, 하나의 예에서, 수동소자의 사이즈는 가로 400㎛ × 세로 200㎛ 이하일 수 있다.
또 하나의 예에 따르면, 수동소자는 제1 외부전극이 다수의 내부전극의 일부와 전기적으로 연결되며 제2 외부전극이 다수의 내부전극의 나머지와 전기적으로 연결되는 커패시터일 수 있다.
본 발명의 실시예에 따라, 소자 내장형 기판에 내장되는 소자의 사이즈가 점점 작아지는 추세에 따라 이에 대응할 수 있도록 수동소자의 패드, 예컨대 외부전극 구조를 변형시켜 레이저 비아 가공에 따른 한계를 보완할 수 있다.
또한, 본 발명의 실시예에 따라, 수동소자의 캐비티 삽입 고정시의 얼라인(Align) 편차 및 비아 가공의 얼라인 편차를 극복하여 안정적인 수율을 확보할 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 기판 내장용 수동소자를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 또 하나의 실시예에 따른 기판 내장용 수동소자를 개략적으로 나타낸 단면도이다.
도 3a 내지 3f는 본 발명의 또 하나의 실시예에 따른 수동소자 내장 기판의 제조방법을 개략적으로 나타낸 도면이다.
도 4는 종래의 수동소자 내장 기판을 개략적으로 나타낸 단면도이다.
도 5는 종래의 기판 내장용 수동소자를 개략적으로 나타낸 단면도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
우선, 본 발명의 제1 실시예에 따른 기판 내장용 수동소자를 도면을 참조하여 구체적으로 살펴본다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1은 본 발명의 하나의 실시예에 따른 기판 내장용 수동소자를 개략적으로 나타낸 단면도이고, 도 2는 본 발명의 또 하나의 실시예에 따른 기판 내장용 수동소자를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 하나의 예에 따른 기판 내장용 수동소자는 다수의 내부전극(10)과 유전체층(30)이 교대로 적층된 적층체, 제1 외부전극(50a) 및 제2 외부전극(50b)을 포함하고 있다.
본 명세서에서, 제1 및 제2의 용어는 순서 또는 개수를 의미하는 것이 아니고 다른 구성들과 구분하기 위해 덧붙여진 것에 불과하다.
구체적으로 살펴보면, 제1 외부전극(50a)은 다수의 내부전극(10)과 유전체층(30)의 적층체의 일 측면을 커버하도록 형성된다. 예컨대, 제1 외부전극(50a)의 제1 측면커버영역은 적층체의 일단의 측면을 커버하고, 제1 외부전극(50a)의 제1 상부커버영역(51a)은 제1 측면커버영역에서 연장되어 적층체의 상부 일부를 커버하고, 제1 외부전극(50a)의 제1 하부커버영역은 제1 측면커버영역에서 연장되어 적층체의 하부 일부를 커버한다. 이때, 적층체의 상부 일부를 커버하는 제1 외부전극(50a)의 제1 상부커버영역(51a)은 적층체의 하부 일부를 커버하는 제1 하부커버영역보다 크다. 도 1에서 도면부호 51a는 제1 외부전극(50a)의 제1 상부커버영역을 나타내고, 제1 외부전극(50a)의 제1 하부커버영역의 도면부호는 도시되지 않고 있다. 게다가, 도 2 및/또는 3f를 참조하면, 제1 상부커버영역(51a)은 적층체의 상부의 다른 일부를 커버하는 제2 외부전극(50b)의 제2 상부커버영역(도면부호 도시되지 않음)보다 크다. 이에 따라, 상부측에서 비아(5a)가 제1 상부커버영역(51a) 상에 안정적으로 안착되게 수동소자 내장기판을 가공 또는 제조할 수 있다.
이때, 하나의 예에 따르면, 제1 외부전극(50a)의 제1 측면커버영역에서 연장된 제1 상부커버영역(51a)은 적층체의 상부 면적의 절반 이상을 커버할 수 있다. 예컨대, 제1 외부전극(50a)의 제1 상부커버영역(51a)은 기판 내장 및 비아(5a) 연결시 안정적으로 얼라인 편차를 극복하기 위해서 전처리 전 비아(5a)의 바텀 사이즈 대비 대략 5배 이상 클 수 있다. 예컨대, 초소형 수동소자인 0402 MLCC의 경우 비아(5a)의 바텀 사이즈가 40㎛인 경우 도 4 및 5에 도시된 종래와 같은 외부전극 구조로는 간섭을 최소화하기 위한 외부전극 사이의 간격이 확보될 수 없어 5배의 공간을 마련할 수 없다. 또한, 바텀 사이즈가 35㎛인 경우에도 5배이면 약 175㎛로 일반적인 종래의 외부전극 구조에서는 외부전극 간 간격이 줄어들어 간섭의 우려가 있고, 예컨대, 일반적으로 사용되는 기준에 따라 바텀 사이즈 대비 약 5.28배 정도의 외부전극 패드 영역을 갖기 위해서는 약 185㎛의 사이즈가 요구되고 일반적인 종래의 외부전극 구조에서는 전극 간 간격이 30㎛ 정도만 남게 되어 간섭 최소화를 고려하면 실질적으로 전극 패드 사이즈를 구현하기 어렵게 될 수 있다. 초소형 수동소자의 사이즈가 작아질수록 문제가 된다.
다음으로, 제2 외부전극(50b)은 적층체의 타 측면을 커버하도록 형성된다. 예컨대, 제2 외부전극(50b)의 제2 측면커버영역은 적층체의 타단의 측면을 커버하고, 제2 외부전극(50b)의 제2 하부커버영역(51b)은 제2 측면커버영역에서 연장되어 적층체의 하부 일부, 구체적으로는 제1 외부전극(50a)의 제1 하부커버영역에 의해 커버되지 않는 하부 영역의 일부를 커버하고, 제2 외부전극(50b)의 제2 상부커버영역은 제2 측면커버영역에서 연장되어 적층체의 상부 일부, 구체적으로는 제1 외부전극(50a)의 제1 상부커버영역(51a)에 의해 커버되지 않는 상부 영역의 일부를 커버한다. 이때, 적층체의 하부 일부를 커버하는 제2 하부커버영역(51b)이 적층체의 상부 일부를 커버하는 제2 상부커버영역보다 크다. 게다가, 도 2 및/또는 3f를 참조하면, 제2 하부커버영역(51b)은 적층체 하부의 다른 일부를 커버하는 제1 외부전극(50a)의 제1 하부커버영역(도면부호 도시되지 않음)보다 크다. 이에 따라, 하부측에서 비아(5a)가 제2 하부커버영역(51b) 상에 안정적으로 안착될 수 있다.
이때, 하나의 예에 따르면, 제2 외부전극(50b)의 제2 하부커버영역(51b)은 적층체의 하부 면적의 절반 이상을 커버할 수 있다. 또한, 제1 외부전극(50a)의 제1 측면커버영역에서 연장된 제1 상부커버영역(51a)은 적층체의 상부 면적의 절반 이상을 커버할 수 있다. 이에 따라, 기판 내장용 수동소자(3)의 기판 내장 시 상부와 하부에서 비아(5a)가 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 안정적으로 안착될 수 있다.
도 2를 참조하면, 제1 상부커버영역(51a) 및 제2 하부커버영역(51b)의 각 사이즈는 기판 내장용 수동소자의 기판 내장 시 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 안착되는 비아(via)(5a)의 바텀 사이즈보다 충분히 크다. 이에 따라, 내장형 수동소자(3)를 내장하는 하는 경우에도 내장형 수동소자(3)의 외부전극(50) 상에 비아(5a)가 안정적으로 안착될 수 있게 된다.
예컨대, 하나의 예에서, 기판 내장용 수동소자(3)의 기판 내장 시 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 비아(5a)가 안정적으로 안착될 수 있다. 비아(5a)가 안착되는 기판 내장용 수동소자의 외부전극(50)의 제1 상부커버영역(51a) 및/또는 제2 하부커버영역(51b)은 안정적으로 얼라인먼트 편차를 극복하기 위해서 전처리 전 비아(5a)의 바텀 사이즈 대비 대략 5배 이상 클 수 있다. 예컨대, 비아(5a)의 바텀 사이즈는 예컨대 비아홀 가공 편차(예컨대 CNC 가공이나 레이저 가공 편차), 캐비티 가공 편차 및 소자 내장 공차 등을 고려하여 계산될 수 있다.
또한, 도 1 및 2를 참조하면, 하나의 예에서, 제1 상부커버영역(51a)과 적층체의 상부 일부를 커버하는 제2 외부전극(50b)의 제2 상부커버영역은 서로 전기적으로 간섭되지 않도록 이격된다. 또한, 제2 하부커버영역(51b)과 적층체의 하부 일부를 커버하는 제1 외부전극(50a)의 제1 하부커버영역은 서로 전기적으로 간섭되지 않도록 이격된다. 예컨대, 초소형 수동소자의 표면에서 제1 외부전극(50a)과 제2 외부전극(50b)이 간섭되지 않도록 양측이 아닌 제1 외부전극(50a)과 제2 외부전극(50b) 중 어느 하나의 표면커버영역이 표면 면적의 50% 이상이 되도록 할 수 있다. 실시예에 따라, 수동소자의 상부표면 또는 하부표면에서, 제1 외부전극(50a)과 제2 외부전극(50b) 중 어느 하나의 표면커버영역이 비아(5a)가 충분히 안착될 수 있는 크기를 갖는 경우에 상부 또는 하부의 표면 면적의 50%에 미치지 못하더라도 나머지 하나의 표면커버영역보다 크면서 제1 외부전극(50a)과 제2 외부전극(50b)이 간섭되지 않도록 형성할 수도 있다.
일반적으로 전극 간 이온 마이그레이션(ion migration)으로 인한 통전(Short) 발생을 억제하기 위해 전극 간 거리를 대략적으로 적어도 140㎛ 이상 유지할 필요가 있으므로, 0402 MLCC의 경우, 외부전극의 제1 상부커버영역(51a) 및 제2 하부커버영역(51b)은 표면 면적의 대략 65% 이하를 커버하도록 할 수 있고, 이에 한정되지 않는다.
하나의 예에서, 초소형 수동소자의 사이즈는 대략적으로 가로 400㎛ × 세로 200㎛ 이하일 수 있다.
또한, 하나의 예에서, 초소형 수동소자는 제1 외부전극(50a)이 다수의 내부전극(10)의 일부와 전기적으로 연결되고 제2 외부전극(50b)이 다수의 내부전극(10)의 나머지와 전기적으로 연결될 수 있다. 즉, 초소형 수동소자는 적층형 커패시터일 수 있다.
다음으로, 본 발명의 제2 실시예에 따른 수동소자 내장 기판을 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제1 실시예에 따른 기판 내장용 수동소자 및 도 1 내지 2가 참조될 수 있고, 그에 따라 중복되는 설명들은 생략될 수도 있다.
도 3a 내지 3f는 본 발명의 또 하나의 실시예에 따른 수동소자 내장 기판의 제조방법을 개략적으로 나타낸 도면이다. 도 3a 내지 3f의 제조방법을 토대로 하나의 실시예에 따른 수동소자 내장 기판을 살펴볼 것이다.
도 3f를 참조하면, 하나의 예에 따른 수동소자 내장 기판은 코어층(1), 내장형 수동소자(3), 절연층(4), 회로패턴(5b) 및 비아(5a)을 포함하여 이루어질 수 있다.
구체적으로 살펴보면, 코어층(1)에는 캐비티(5a)가 형성되어 있다. 캐비티(5a)는 수동소자(3)가 삽입될 공간이다. 이때, 코어층(1) 상에는 회로패턴(5a)이 형성될 수 있다.
다음으로, 내장형 수동소자(3)는 캐비티(5a)에 내장된다. 이때, 수동소자(3)는 적층체, 제1 외부전극(50a) 및 제2 외부전극(50b)을 포함하고 있다. 수동소자의 적층체는 다수의 내부전극(10)과 유전체층(30)이 교대로 적층되어 형성된다. 이에 따라, 다수의 내부전극(10)이 유전체 내에 삽입된 형상을 갖는다. 제1 외부전극(50a)은 적층체의 일 측면을 커버하도록 형성된다. 이때, 적층체의 상부 일부를 커버하는 제1 상부커버영역(51a) 및 적층체의 하부 일부를 커버하고 제1 상부커버영역(51a)보다 면적이 작은 제1 하부커버영역을 갖는 제1 외부전극(50a)이 형성된다. 또한, 제2 외부전극(50b)은 적층체의 타 측면을 커버하도록 형성된다. 이때, 적층체의 하부 일부를 커버하는 제2 하부커버영역(51b) 및 적층체의 상부 일부를 커버하고 제2 하부커버영역(51b)보다 면적이 작은 제2 상부커버영역을 갖는 제2 외부전극(50b)이 형성된다. 게다가, 제1 외부전극(50a)의 제1 상부커버영역(51a)은 적층체 상부의 다른 일부를 커버하는 제2 외부전극(50b)의 제2 상부커버영역(도면부호 도시되지 않음)보다 크고, 제2 외부전극(50b)의 제2 하부커버영역(51b)은 적층체 하부의 다른 일부를 커버하는 제1 외부전극(50a)의 제1 하부커버영역(도면부호 도시되지 않음)보다 크다. 이에 따라, 기판 내장용 수동소자(3)의 기판 내장 시 상부 및 하부측에서 비아(5a)가 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 안정적으로 안착될 수 있다.
이때, 하나의 예에 따르면, 적층체의 일단의 측면을 커버하는 제1 측면커버영역에서 연장된 제1 외부전극(50a)의 제1 상부커버영역(51a)은 적층체의 상부 면적의 절반 이상을 커버할 수 있다. 이때, 적층체의 타단의 측면을 커버하는 제2 측면커버영역에서 연장된 제2 외부전극(50b)의 제2 하부커버영역(51b)은 적층체의 하부 면적의 절반 이상을 커버할 수 있다.
다음으로, 도 3f에서 절연층(4, 4', 4")이 내장형 수동소자(3)가 내장된 코어층(1)의 상하부에 적층되어 있다.
다음으로, 도 3f에서, 회로패턴(5b)은 절연층(4, 4', 4") 상에 형성된다. 이때, 회로패턴(5b)은 비아(via)(5a)와 함께 도전층(5)이 될 수 있다.
또한, 비아(5a)는 절연층(4, 4', 4")을 관통하는 비아홀에 형성된다. 예컨대, 비아(5a)는 도전성 물질이 충전(充塡)되어 형성될 수 있다. 비아(via)(5a)는 내장형 수동소자(3)의 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 각각 안착된다. 도전성 비아(via)(5a)는 내장형 수동소자(3)의 제1 및 제2 외부전극(50a, 50b)과 절연층(4, 4', 4") 상에 형성된 회로패턴(5b)을 전기적으로 연결한다.
이때, 도 2 및 3f를 참조하면, 하나의 예에서, 제1 상부커버영역(51a) 및 제2 하부커버영역(51b)의 각 사이즈는 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 안착되는 비아(via)(5a)의 바텀 사이즈보다 크다.
예컨대, 하나의 예에서, 비아(5a)가 안착되는 기판 내장용 수동소자(3)의 외부전극(50)의 제1 상부커버영역(51a) 및/또는 제2 하부커버영역(51b)은 안정적으로 얼라인먼트 편차를 극복하기 위해서 전처리 전 비아(5a)의 바텀 사이즈 대비 대략 5배 이상 클 수 있다.
또한, 도 2 및 3f를 참조하면, 하나의 예에서, 제1 상부커버영역(51a)과 적층체의 상부 일부를 커버하는 제2 외부전극(50b)의 제2 상부커버영역은 서로 전기적으로 간섭되지 않도록 이격되고, 제2 하부커버영역(51b)과 적층체의 하부 일부를 커버하는 제1 외부전극(50a)의 제1 하부커버영역은 서로 전기적으로 간섭되지 않도록 이격된다.
또한, 하나의 예에서, 내장형 수동소자(3)의 사이즈는 대략 가로 400㎛ × 세로 200㎛ 이하일 수 있다.
또 하나의 예에 따르면, 내장형 수동소자(3)는 제1 외부전극(50a)이 다수의 내부전극(10)의 일부와 전기적으로 연결되며 제2 외부전극(50b)이 다수의 내부전극(10)의 나머지와 전기적으로 연결되는 커패시터일 수 있다.
다음으로, 본 발명의 제2 실시예에 따른 수동소자 내장 기판의 제조방법을 도 3a 내지 3f를 참조하여 구체적으로 살펴본다.
먼저, 도 3a를 참조하면, 코어기판 또는 코어층(1)에 캐비티(5a)를 형성한다. 이때, 코어기판(1)은 표면에 회로패턴(5a)이 형성된 것일 수 있다. 캐비티(5a)는 내장형 수동소자(3)가 내장될 공간이다.
다음, 도 3b를 참조하면, 캐비티(5a)가 형성된 코어기판(1)의 하부를 예컨대 테이프(2) 등을 사용하여 테이핑하고 내장형 수동소자(3)가 내장되어 임시 고정될 수 있도록 한다. 즉, 예컨대 테이프(2) 등을 사용하여 내장형 수동소자(3)가 안착될 캐비티(5a)의 바닥을 형성한다.
다음으로, 도 3c를 참조하면, 테이핑 등에 의해 캐비티(5a)의 바닥이 형성된 코어기판(1)의 캐비티(5a)에 내장형 수동소자(3)를 삽입한다. 이때, 내장형 수동소자(3)는 예컨대, 다수의 내부전극(10)과 유전체층(30)이 교대로 적층하여 적층체를 형성하고, 적층체의 일단을 커버하는 제1 외부전극(50a)과 적층체의 타단을 커버하는 제2 외부전극(50b)을 형성하여, 제조될 수 있다. 이때, 제1 외부전극(50a)에서 적층체의 상부 일부를 커버하는 제1 상부커버영역(51a)은 적층체의 하부 일부를 커버하는 제1 하부커버영역보다 크도록 제1 외부전극(50a)이 형성된다. 그리고, 제2 외부전극(50b)에서 적층체의 하부 일부를 커버하는 제2 상부커버영역(51b)은 적층체의 상부 일부를 커버하는 제2 하부커버영역보다 크도록 제2 외부전극(50b)이 형성된다. 또한, 이때, 비아(5a)가 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 안정적으로 안착될 수 있도록 제1 상부커버영역(51a)은 제2 상부커버영역(도면부호 도시되지 않음)보다 크고, 제2 하부커버영역(51b)은 제1 하부커버영역(도면부호 도시되지 않음)보다 크게 형성된다.
예컨대, 이때, 제1 외부전극(50a)의 제1 상부커버영역(51a)은 적층체의 적층체의 상부 면적의 절반 이상을 커버하도록 형성되고, 제2 외부전극(50b)의 제2 하부커버영역(51b)은 적층체의 하부 면적의 절반 이상을 커버하도록 형성될 수 있다.
예컨대, 이때, 도 3c를 참조하면, 제1 상부커버영역(51a)과 적층체의 상부 일부를 커버하는 제2 외부전극(50b)의 제2 상부커버영역은 서로 전기적으로 간섭되지 않도록 이격되고, 제2 하부커버영역(51b)과 적층체의 하부 일부를 커버하는 제1 외부전극(50a)의 제1 하부커버영역은 서로 전기적으로 간섭되지 않도록 이격되도록 제1 외부전극(50a) 및 제2 외부전극(50b)이 형성될 수 있다.
예컨대, 도 3c에서 캐비티(5a)에 삽입되는 내장형 수동소자(3)의 사이즈는 대략 가로 400㎛ × 세로 200㎛ 이하일 수 있다.
또한, 하나의 예에서, 도 3c에서 캐비티(5a)에 삽입되는 내장형 수동소자(3)는 제1 외부전극(50a)이 다수의 내부전극(10)의 일부와 전기적으로 연결되며 제2 외부전극(50b)이 다수의 내부전극(10)의 나머지와 전기적으로 연결되는 커패시터일 수 있다.
다음으로, 도 3d를 참조하면, 캐비티(5a)에 내장형 수동소자(3)를 삽입 후 코어기판(1)의 상면에 절연층(4')을 적층한다. 또한, 절연층(4') 상에 도전층, 예컨대 도전성 금속층(5)을 형성한다. 예컨대, 도전성 금속박이나 도금을 통하여 절연층(4) 상에 도전성 금속층(5)을 형성할 수 있다. 예컨대, 프리프레그(PPG) 절연층(4') 상에 동박을 입혀 도전성 금속층(5)을 형성하거나, RCC(resin coated copperfoil)을 이용하여 절연층(4') 상에 도전성 금속층을 형성할 수 있다.
다음으로, 도 3e를 참조하면, 코어기판(1)의 일면 상에 절연층(4')이 적층된 후 코어기판(1)의 타면, 즉 하부면에 부착되어 있던 예컨대 테이프(2)를 제거하고, 코어기판(1)의 타면, 즉 하부면에 도 3d에서와 마찬가지로 절연층(4")을 적층한다. 또한, 절연층(4") 상에 도전성 금속층(5)을 형성한다. 예컨대, 도전성 금속박이나 도금을 통하여 절연층(4") 상에 도전성 금속층(5)을 형성할 수 있다.
그리고, 도 3f를 참조하면, 절연층(4, 4', 4") 상에 비아홀을 천공하여 비아(5a)를 형성하고, 또한, 절연층(4, 4', 4") 상에 형성된 도전성 금속층(5)의 일부를 예컨대 세미-애디티브(semi-additive) 또는 서브트랙티브(subtractive) 방식으로 제거하여 회로패턴(5b)을 형성한다. 예컨대, 회로패턴(5b)의 형성과 동시 또는 전/후에 도전성 금속층(5)과 절연층(4, 4', 4")을 관통하여 내장형 수동소자(3)의 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 상에 안착되는 비아(via)(5a)를 형성한다. 비아홀은 예컨대 야그(Yag) 또는 CO2 레이저 가공 등에 의해 천공될 수 있다. 이때, 비아홀의 바텀 영역 전부가 제1 상부커버영역(51a) 및 제2 하부커버영역(51b) 내에 포함되도록 천공한다.
천공된 비아홀 상에 도전성 물질, 예컨대 도전성 금속층(5)과 동일한 재료로 비아홀을 충전(充塡)하여 비아(5a)를 형성한다. 비아홀 충전은 전해, 무전해 도금 또는 도전성 페이스트 충전 등의 방식으로 수행될 수 있다. 비아홀 충전은 예컨대 도금에 의한 비아 필(Via Fill) 공정으로 수행될 수 있다. 이때, 도전성 물질을 충전하기 전에 시드층(도시되지 않음)을 비아홀 내벽에 형성할 수도 있다. 또한, 접착층(도시되지 않음)을 시드층과 비아홀 내벽 사이에 형성할 수도 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
1 : 코어층 또는 코어기판 1a : 캐비티
2 : 테이프 3 : 기판 내장용 수동소자
4, 4', 4" : 절연층 5 : 도전층 또는 도전성 금속층
5a : 비아 5b : 회로패턴
10 : 내부전극 30 : 유전체층
50 : 외부전극 50a : 제1 외부전극
50b : 제2 외부전극 51a : 제1 상부커버영역
51b : 제2 하부커버영역

Claims (12)

  1. 다수의 내부전극과 유전체층이 교대로 적층된 적층체;
    상기 적층체의 일 측면을 커버하며, 상기 적층체의 상부 일부를 커버하는 제1 상부커버영역 및 상기 적층체의 하부 일부를 커버하고 상기 제1 상부커버영역보다 면적이 작은 제1 하부커버영역을 갖는 제1 외부전극; 및
    상기 적층체의 타 측면을 커버하며, 상기 적층체의 하부 일부를 커버하는 제2 하부커버영역 및 상기 적층체의 상부 일부를 커버하고 상기 제2 하부커버영역보다 면적이 작은 제2 상부커버영역을 갖는 제2 외부전극;을 포함하고,
    상기 제1 상부커버영역은 상기 제2 상부커버영역보다 크고, 상기 제2 하부커버영역은 상기 제1 하부커버영역보다 큰 면적을 갖는,
    기판 내장용 수동소자.
  2. 청구항 1에 있어서,
    상기 제1 상부커버영역은 상기 적층체의 상부 면적의 절반 이상을 커버하고,
    상기 제2 하부커버영역은 상기 적층체의 하부 면적의 절반 이상을 커버하는,
    기판 내장용 수동소자.
  3. 청구항 1에 있어서,
    상기 수동소자의 기판 내장 시 상기 제1 상부커버영역 및 제2 하부커버영역 상에 비아가 안착되며,
    상기 제1 상부커버영역 및 제2 하부커버영역의 각 사이즈는 상기 비아의 바텀 사이즈보다 5배 이상 큰,
    기판 내장용 수동소자.
  4. 청구항 1에 있어서,
    상기 제1 상부커버영역과 상기 제2 상부커버영역은 서로 전기적으로 간섭되지 않도록 이격되고,
    상기 제2 하부커버영역과 상기 제1 하부커버영역은 서로 전기적으로 간섭되지 않도록 이격된,
    기판 내장용 수동소자.
  5. 청구항 1에 있어서,
    상기 수동소자의 사이즈는 가로 400㎛ × 세로 200㎛ 이하인,
    기판 내장용 수동소자.
  6. 청구항 1 내지 5 중의 어느 하나에 있어서,
    상기 수동소자는 상기 제1 외부전극이 상기 다수의 내부전극의 일부와 전기적으로 연결되며 상기 제2 외부전극이 상기 다수의 내부전극의 나머지와 전기적으로 연결되는 커패시터인,
    기판 내장용 수동소자.
  7. 캐비티가 형성된 코어층;
    다수의 내부전극과 유전체층이 교대로 적층되어 형성된 적층체와, 상기 적층체의 상부 일부를 커버하는 제1 상부커버영역 및 상기 적층체의 하부 일부를 커버하고 상기 제1 상부커버영역보다 면적이 작은 제1 하부커버영역을 갖는 제1 외부전극과, 그리고 상기 적층체의 하부 일부를 커버하는 제2 하부커버영역 및 상기 적층체의 상부 일부를 커버하고 상기 제2 하부커버영역모다 면적이 작은 제2 상부커버영역을 갖는 제2 외부전극을 포함하고, 상기 제1 상부커버영역은 상기 제2 상부커버영역보다 크고 상기 제2 하부커버영역은 상기 제1 하부커버영역보다 큰 면적을 갖으며 상기 캐비티에 내장된 수동소자;
    상기 코어층의 상하부에 적층된 절연층;
    상기 절연층 상에 형성된 회로패턴; 및
    상기 절연층을 관통하여 상기 수동소자의 상기 제1 상부커버영역 및 제2 하부커버영역 상에 각각 안착되고 상기 제1 및 제2 외부전극과 상기 회로패턴을 전기적으로 연결하는 비아; 를 포함하는,
    수동소자 내장 기판.
  8. 청구항 7에 있어서,
    상기 제1 상부커버영역은 상기 적층체의 상부 면적의 절반 이상을 커버하고,
    상기 제2 하부커버영역은 상기 적층체의 하부 면적의 절반 이상을 커버하는,
    수동소자 내장 기판.
  9. 청구항 7에 있어서,
    상기 제1 상부커버영역 및 제2 하부커버영역의 각 사이즈는 상기 비아의 바텀 사이즈보다 5배 이상 큰,
    수동소자 내장 기판.
  10. 청구항 7에 있어서,
    상기 제1 상부커버영역과 상기 제2 상부커버영역은 서로 전기적으로 간섭되지 않도록 이격되고,
    상기 제2 하부커버영역과 상기 제1 하부커버영역은 서로 전기적으로 간섭되지 않도록 이격된,
    수동소자 내장 기판.
  11. 청구항 7에 있어서,
    상기 수동소자의 사이즈는 가로 400㎛ × 세로 200㎛ 이하인,
    수동소자 내장 기판.
  12. 청구항 7 내지 11 중의 어느 하나에 있어서,
    상기 수동소자는 상기 제1 외부전극이 상기 다수의 내부전극의 일부와 전기적으로 연결되며 상기 제2 외부전극이 상기 다수의 내부전극의 나머지와 전기적으로 연결되는 커패시터인,
    수동소자 내장 기판.
KR1020120108952A 2012-09-28 2012-09-28 기판 내장용 수동소자 및 수동소자 내장 기판 KR101462725B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120108952A KR101462725B1 (ko) 2012-09-28 2012-09-28 기판 내장용 수동소자 및 수동소자 내장 기판
TW102134440A TWI479963B (zh) 2012-09-28 2013-09-25 嵌入基板之被動元件及具有嵌入之被動元件之基板
CN201310455931.6A CN103715180A (zh) 2012-09-28 2013-09-29 嵌入基板中的无源装置以及嵌入有无源装置的基板
US14/041,235 US9155199B2 (en) 2012-09-28 2013-09-30 Passive device embedded in substrate and substrate with passive device embedded therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108952A KR101462725B1 (ko) 2012-09-28 2012-09-28 기판 내장용 수동소자 및 수동소자 내장 기판

Publications (2)

Publication Number Publication Date
KR20140042327A true KR20140042327A (ko) 2014-04-07
KR101462725B1 KR101462725B1 (ko) 2014-11-17

Family

ID=50384150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108952A KR101462725B1 (ko) 2012-09-28 2012-09-28 기판 내장용 수동소자 및 수동소자 내장 기판

Country Status (4)

Country Link
US (1) US9155199B2 (ko)
KR (1) KR101462725B1 (ko)
CN (1) CN103715180A (ko)
TW (1) TWI479963B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293254B2 (en) * 2014-05-28 2016-03-22 Texas Instruments Incorporated Heated capacitor and method of forming the heated capacitor
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US20160183379A1 (en) * 2014-12-22 2016-06-23 Qualcomm Incorporated Substrate comprising an embedded capacitor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856102A (en) * 1988-12-19 1989-08-08 American Technical Ceramics Corporation Adjustable multilayered capacitor
US5018047A (en) * 1990-07-20 1991-05-21 American Technical Ceramics Corporation Adjustable multilayer capacitor
KR101384035B1 (ko) * 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2001126950A (ja) * 1999-10-28 2001-05-11 Nec Corp チップ型電子部品
JP4863562B2 (ja) * 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
JP4654690B2 (ja) * 2005-01-17 2011-03-23 パナソニック株式会社 積層バリスタ
JP4765330B2 (ja) * 2005-02-02 2011-09-07 株式会社村田製作所 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
KR100923501B1 (ko) 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법
KR101448110B1 (ko) 2007-12-10 2014-10-08 삼성전자 주식회사 반도체 소자 내장형 인쇄회로기판의 제조 방법
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP5707710B2 (ja) * 2010-03-08 2015-04-30 Tdk株式会社 積層型チップ部品

Also Published As

Publication number Publication date
TWI479963B (zh) 2015-04-01
TW201422081A (zh) 2014-06-01
US9155199B2 (en) 2015-10-06
US20140090881A1 (en) 2014-04-03
CN103715180A (zh) 2014-04-09
KR101462725B1 (ko) 2014-11-17

Similar Documents

Publication Publication Date Title
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
JP5111342B2 (ja) 配線基板
KR101343296B1 (ko) 전자부품 내장기판 제조방법 및 전자부품 내장기판
JP2016207958A (ja) 配線基板及び配線基板の製造方法
US20150213946A1 (en) Printed wiring board
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2013074178A (ja) 部品内蔵配線基板の製造方法
KR20090029574A (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
CN109788665B (zh) 含电子元件的线路基板及其制作方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20160090625A (ko) 전자소자내장형 인쇄회로기판 및 그 제조방법
JP5462404B1 (ja) 部品内蔵基板及び部品内蔵基板用コア基材
US8957320B2 (en) Printed wiring board
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
KR101462725B1 (ko) 기판 내장용 수동소자 및 수동소자 내장 기판
KR101038482B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014165362A (ja) プリント配線板
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6