CN112770502A - 一种电路板阻抗一致性控制技术制作方法 - Google Patents
一种电路板阻抗一致性控制技术制作方法 Download PDFInfo
- Publication number
- CN112770502A CN112770502A CN202011234507.5A CN202011234507A CN112770502A CN 112770502 A CN112770502 A CN 112770502A CN 202011234507 A CN202011234507 A CN 202011234507A CN 112770502 A CN112770502 A CN 112770502A
- Authority
- CN
- China
- Prior art keywords
- impedance
- manufacturing
- circuit board
- lines
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 238000005516 engineering process Methods 0.000 title claims abstract description 20
- 238000013461 design Methods 0.000 claims abstract description 49
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000004458 analytical method Methods 0.000 claims description 5
- 238000007405 data analysis Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种电路板阻抗一致性控制技术制作方法，属于电路板设计制作技术领域，包括以下步骤：S1、对内阻抗板进行预制作；S2、对内阻抗板样板进行切片处理；S3、对切片样品的样品数据进行汇总，得出切片数据；S4、利用介电常数DK值提取图形内阻抗线；S5、按照图形内阻抗线分布密集程度转移到阻抗条上；S6、阻抗条阻抗线和图形内阻抗线分布密集程度保持同步；S7、采用上述的步骤制作电路板阻抗；S8、对设计好的电路板阻抗进行测量；S9、对电路板阻抗一致性进行设计制作。通过在传统生产设计思路上进行转变，参考板内阻抗线分布，分布密集时阻抗条设计同步密集，板内阻抗线分布空旷时阻抗条设计空旷实现了板内与阻抗条一致性的设计规范。
Description
技术领域
本发明属于电路板设计制作技术领域，具体为一种电路板阻抗一致性控制技术制作方法。
背景技术
随着PCB技术的发展，以及多功能性的开发阻抗类型的运用越来越广泛，在电子通讯及航空领域阻抗信号直接影响着传递与接收，工程设计中的阻抗一致性是产品的命脉，而影响阻抗的因素由介质层厚、介电常数(DK)、线宽线距、油墨厚度控制，而工程设计则是将影响阻抗的因素加以优化后制作阻抗。
现有技术中，目前阻抗设计的制作方法，设计阻抗条及阻抗线时呈现出单独设计未充分考虑到阻抗线设计一致性。为此，我们提出了一种电路板阻抗一致性控制技术制作方法。
发明内容
针对现有技术的不足，本发明提供了一种电路板阻抗一致性控制技术制作方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种电路板阻抗一致性控制技术制作方法，包括以下步骤：
S1、对内阻抗板进行预制作，制作一批内阻抗板样板；
S2、对内阻抗板样板进行切片处理，并对内阻抗板样板的切片样品的样品数据进行分析；
S3、对切片样品的样品数据进行汇总，得出切片数据，并由切片数据倒推出内阻抗板的介电常数DK值；
S4、利用介电常数DK值提取图形内阻抗线，并分析图形内阻抗线的具体分布；
S5、按照图形内阻抗线分布密集程度转移到阻抗条上；
S6、按照内阻抗板的介电常数DK值，阻抗条阻抗线和图形内阻抗线分布密集程度保持同步；
S7、采用上述的步骤制作电路板阻抗，设计阻抗条及阻抗线；
S8、对设计好的电路板阻抗进行测量，检测阻抗的合格率；
S9、按照上述步骤对电路板阻抗一致性进行设计制作。
进一步优化本技术方案，所述S1中，一批内阻抗板样板的数量为三至五个，所述内阻抗板样板用于进行切片数据分析，从而获取电路板阻抗的准确的设计值。
进一步优化本技术方案，所述S2中，切片样品的样品数据包括线宽线距、介质层厚、油墨厚度控制，并由线宽线距、介质层厚、油墨厚度控制的分析数据倒推出电路板阻抗的介电常数DK值。
进一步优化本技术方案，所述S3中，切片数据倒推出内阻抗板的介电常数DK值作为电路板阻抗的设计值。
进一步优化本技术方案，所述S4中，在分析图形内阻抗线的具体分布时，参考单元内阻抗线分布情况，在用Shortcut to Si9000软件模拟预算出阻抗值图再进行设计阻抗条阻抗线分布。
进一步优化本技术方案，所述S5中，图形内阻抗线分布密集程度转移到阻抗条上时，需要参考板内阻抗线的分布，分布密集时阻抗条设计同步密集，板内阻抗线分布空旷时阻抗条设计空旷，实现板内与阻抗条一致性的设计规范。
进一步优化本技术方案，所述S6中，保持同步后，使阻抗理论设计准确并使图形内和阻抗条阻抗一致。
与现有技术相比，本发明提供了一种电路板阻抗一致性控制技术制作方法，具备以下有益效果：
1、该电路板阻抗一致性控制技术制作方法，通过在传统生产设计思路上进行转变，工程设计时参考板内阻抗线分布，分布密集时阻抗条设计同步密集，板内阻抗线分布空旷时阻抗条设计空旷实现了板内与阻抗条一致性的设计规范。
2、该电路板阻抗一致性控制技术制作方法，通过在生产设计方式的改变，提高了阻抗板阻值测量的一次性良率，降低了反复制作工具的成本以及人员费用，有助于该电路板阻抗一致性控制技术制作方法的推广。
附图说明
图1为本发明提出的一种电路板阻抗一致性控制技术制作方法的流程示意图；
图2为本发明提出的一种电路板阻抗一致性控制技术制作方法的一种原有手段对比图；
图3为本发明提出的一种电路板阻抗一致性控制技术制作方法的另一种原有手段对比图。
具体实施方式
下面将结合本发明的实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
请参阅图1，一种电路板阻抗一致性控制技术制作方法，包括以下步骤：
S1、对内阻抗板进行预制作，制作一批内阻抗板样板；
S2、对内阻抗板样板进行切片处理，并对内阻抗板样板的切片样品的样品数据进行分析；
S3、对切片样品的样品数据进行汇总，得出切片数据，并由切片数据倒推出内阻抗板的介电常数DK值；
S4、利用介电常数DK值提取图形内阻抗线，并分析图形内阻抗线的具体分布；
S5、按照图形内阻抗线分布密集程度转移到阻抗条上；
S6、按照内阻抗板的介电常数DK值，阻抗条阻抗线和图形内阻抗线分布密集程度保持同步；
S7、采用上述的步骤制作电路板阻抗，设计阻抗条及阻抗线；
S8、对设计好的电路板阻抗进行测量，检测阻抗的合格率；
S9、按照上述步骤对电路板阻抗一致性进行设计制作。
具体的，所述S1中，一批内阻抗板样板的数量为三至五个，所述内阻抗板样板用于进行切片数据分析，从而获取电路板阻抗的准确的设计值。
具体的，所述S2中，切片样品的样品数据包括线宽线距、介质层厚、油墨厚度控制，并由线宽线距、介质层厚、油墨厚度控制的分析数据倒推出电路板阻抗的介电常数DK值。
具体的，所述S3中，切片数据倒推出内阻抗板的介电常数DK值作为电路板阻抗的设计值。
具体的，所述S4中，在分析图形内阻抗线的具体分布时，参考单元内阻抗线分布情况，在用Shortcut to Si9000软件模拟预算出阻抗值图再进行设计阻抗条阻抗线分布。
具体的，所述S5中，图形内阻抗线分布密集程度转移到阻抗条上时，需要参考板内阻抗线的分布，分布密集时阻抗条设计同步密集，板内阻抗线分布空旷时阻抗条设计空旷，实现板内与阻抗条一致性的设计规范。
具体的，所述S6中，保持同步后，使阻抗理论设计准确并使图形内和阻抗条阻抗一致。
实施例二：
请参阅图2，在目前阻抗设计的制作方法中，设计阻抗条及阻抗线时呈现出单独设计未充分考虑到阻抗线设计一致性，使得阻抗条设计线到铜空旷蚀刻时线宽咬蚀量大导致阻抗条测量阻值偏大，因此，我们采用实施例一中所述的制作方法，包括以下步骤：
S1、对内阻抗板进行预制作，制作一批内阻抗板样板；
S2、对内阻抗板样板进行切片处理，并对内阻抗板样板的切片样品的样品数据进行分析；
S3、对切片样品的样品数据进行汇总，得出切片数据，并由切片数据倒推出内阻抗板的介电常数DK值；
S4、利用介电常数DK值提取图形内阻抗线，并分析图形内阻抗线的具体分布；
S5、按照图形内阻抗线分布密集程度转移到阻抗条上；
S6、按照内阻抗板的介电常数DK值，阻抗条阻抗线和图形内阻抗线分布密集程度保持同步；
S7、采用上述的步骤制作电路板阻抗，设计阻抗条及阻抗线；
S8、对设计好的电路板阻抗进行测量，检测阻抗的合格率；
S9、按照上述步骤对电路板阻抗一致性进行设计制作。
具体的，所述S1中，一批内阻抗板样板的数量为三至五个，所述内阻抗板样板用于进行切片数据分析，从而获取电路板阻抗的准确的设计值。
具体的，所述S2中，切片样品的样品数据包括线宽线距、介质层厚、油墨厚度控制，并由线宽线距、介质层厚、油墨厚度控制的分析数据倒推出电路板阻抗的介电常数DK值。
具体的，所述S3中，切片数据倒推出内阻抗板的介电常数DK值作为电路板阻抗的设计值。
具体的，所述S4中，在分析图形内阻抗线的具体分布时，参考单元内阻抗线分布情况，在用Shortcut to Si9000软件模拟预算出阻抗值图再进行设计阻抗条阻抗线分布。
具体的，所述S5中，图形内阻抗线分布密集程度转移到阻抗条上时，需要参考板内阻抗线的分布，板内阻抗线分布空旷则阻抗条设计空旷，实现板内与阻抗条一致性的设计规范。
具体的，所述S6中，保持同步后，使阻抗理论设计准确并使图形内和阻抗条阻抗一致。
经上述的制作方法，我们发现电路板的阻抗合格率由75％提升到99％。
实施例三：
请参阅图3，在目前阻抗设计的制作方法中，设计阻抗条及阻抗线时呈现出单独设计未充分考虑到阻抗线设计一致性，板内线到铜设计密集蚀刻时线宽咬蚀量正常阻值合格，板内阻抗线与阻抗条阻抗线设计缺乏一致性，因此，我们采用实施例一中所述的制作方法，包括以下步骤：S1、对内阻抗板进行预制作，制作一批内阻抗板样板；
S2、对内阻抗板样板进行切片处理，并对内阻抗板样板的切片样品的样品数据进行分析；
S3、对切片样品的样品数据进行汇总，得出切片数据，并由切片数据倒推出内阻抗板的介电常数DK值；
S4、利用介电常数DK值提取图形内阻抗线，并分析图形内阻抗线的具体分布；
S5、按照图形内阻抗线分布密集程度转移到阻抗条上；
S6、按照内阻抗板的介电常数DK值，阻抗条阻抗线和图形内阻抗线分布密集程度保持同步；
S7、采用上述的步骤制作电路板阻抗，设计阻抗条及阻抗线；
S8、对设计好的电路板阻抗进行测量，检测阻抗的合格率；
S9、按照上述步骤对电路板阻抗一致性进行设计制作。
具体的，所述S1中，一批内阻抗板样板的数量为三至五个，所述内阻抗板样板用于进行切片数据分析，从而获取电路板阻抗的准确的设计值。
具体的，所述S2中，切片样品的样品数据包括线宽线距、介质层厚、油墨厚度控制，并由线宽线距、介质层厚、油墨厚度控制的分析数据倒推出电路板阻抗的介电常数DK值。
具体的，所述S3中，切片数据倒推出内阻抗板的介电常数DK值作为电路板阻抗的设计值。
具体的，所述S4中，在分析图形内阻抗线的具体分布时，参考单元内阻抗线分布情况，在用Shortcut to Si9000软件模拟预算出阻抗值图再进行设计阻抗条阻抗线分布。
具体的，所述S5中，图形内阻抗线分布密集程度转移到阻抗条上时，需要参考板内阻抗线的分布，分布密集则阻抗条设计同步密集，实现板内与阻抗条一致性的设计规范。
具体的，所述S6中，保持同步后，使阻抗理论设计准确并使图形内和阻抗条阻抗一致。
经上述的制作方法，我们发现电路板的阻抗合格率由75％提升到99％。
三个实施例的试验结果表明：该电路板阻抗一致性控制技术制作方法，通过在传统生产设计思路上进行转变，工程设计时参考板内阻抗线分布，分布密集时阻抗条设计同步密集，板内阻抗线分布空旷时阻抗条设计空旷实现了板内与阻抗条一致性的设计规范。
该电路板阻抗一致性控制技术制作方法，通过在生产设计方式的改变，提高了阻抗板阻值测量的一次性良率，降低了反复制作工具的成本以及人员费用，有助于该电路板阻抗一致性控制技术制作方法的推广。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种电路板阻抗一致性控制技术制作方法，其特征在于，包括以下步骤：
S1、对内阻抗板进行预制作，制作一批内阻抗板样板；
S2、对内阻抗板样板进行切片处理，并对内阻抗板样板的切片样品的样品数据进行分析；
S3、对切片样品的样品数据进行汇总，得出切片数据，并由切片数据倒推出内阻抗板的介电常数DK值；
S4、利用介电常数DK值提取图形内阻抗线，并分析图形内阻抗线的具体分布；
S5、按照图形内阻抗线分布密集程度转移到阻抗条上；
S6、按照内阻抗板的介电常数DK值，阻抗条阻抗线和图形内阻抗线分布密集程度保持同步；
S7、采用上述的步骤制作电路板阻抗，设计阻抗条及阻抗线；
S8、对设计好的电路板阻抗进行测量，检测阻抗的合格率；
S9、按照上述步骤对电路板阻抗一致性进行设计制作。
2.根据权利要求1所述的一种电路板阻抗一致性控制技术制作方法，其特征在于，所述S1中，一批内阻抗板样板的数量为三至五个，所述内阻抗板样板用于进行切片数据分析，从而获取电路板阻抗的准确的设计值。
3.根据权利要求1所述的一种电路板阻抗一致性控制技术制作方法，其特征在于，所述S2中，切片样品的样品数据包括线宽线距、介质层厚、油墨厚度控制，并由线宽线距、介质层厚、油墨厚度控制的分析数据倒推出电路板阻抗的介电常数DK值。
4.根据权利要求1所述的一种电路板阻抗一致性控制技术制作方法，其特征在于，所述S3中，切片数据倒推出内阻抗板的介电常数DK值作为电路板阻抗的设计值。
5.根据权利要求1所述的一种电路板阻抗一致性控制技术制作方法，其特征在于，所述S4中，在分析图形内阻抗线的具体分布时，参考单元内阻抗线分布情况，在用Shortcut toSi9000软件模拟预算出阻抗值图再进行设计阻抗条阻抗线分布。
6.根据权利要求1所述的一种电路板阻抗一致性控制技术制作方法，其特征在于，所述S5中，图形内阻抗线分布密集程度转移到阻抗条上时，需要参考板内阻抗线的分布，分布密集时阻抗条设计同步密集，板内阻抗线分布空旷时阻抗条设计空旷，实现板内与阻抗条一致性的设计规范。
7.根据权利要求1所述的一种电路板阻抗一致性控制技术制作方法，其特征在于，所述S6中，保持同步后，使阻抗理论设计准确并使图形内和阻抗条阻抗一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011234507.5A CN112770502B (zh) | 2020-11-07 | 2020-11-07 | 一种电路板阻抗一致性控制技术制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011234507.5A CN112770502B (zh) | 2020-11-07 | 2020-11-07 | 一种电路板阻抗一致性控制技术制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112770502A true CN112770502A (zh) | 2021-05-07 |
| CN112770502B CN112770502B (zh) | 2022-11-15 |
Family
ID=75693141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011234507.5A Active CN112770502B (zh) | 2020-11-07 | 2020-11-07 | 一种电路板阻抗一致性控制技术制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112770502B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114786349A (zh) * | 2022-05-05 | 2022-07-22 | 博敏电子股份有限公司 | 一种不对称阻抗产品的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049232A (ja) * | 1998-07-27 | 2000-02-18 | Mitsubishi Electric Corp | パターンレイアウト入力装置、パターンレイアウト入力方法およびパターンレイアウト入力プログラムを記録した媒体 |
| CN201854500U (zh) * | 2010-11-03 | 2011-06-01 | 竞陆电子(昆山)有限公司 | 电路板的拼板阻抗条改良结构 |
| CN104502715A (zh) * | 2014-12-31 | 2015-04-08 | 广州兴森快捷电路科技有限公司 | 阻抗板的阻抗测试方法 |
| CN207011075U (zh) * | 2017-06-09 | 2018-02-13 | 鹤山市中富兴业电路有限公司 | 一种新型阻抗条的结构 |
-
2020
- 2020-11-07 CN CN202011234507.5A patent/CN112770502B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049232A (ja) * | 1998-07-27 | 2000-02-18 | Mitsubishi Electric Corp | パターンレイアウト入力装置、パターンレイアウト入力方法およびパターンレイアウト入力プログラムを記録した媒体 |
| CN201854500U (zh) * | 2010-11-03 | 2011-06-01 | 竞陆电子(昆山)有限公司 | 电路板的拼板阻抗条改良结构 |
| CN104502715A (zh) * | 2014-12-31 | 2015-04-08 | 广州兴森快捷电路科技有限公司 | 阻抗板的阻抗测试方法 |
| CN207011075U (zh) * | 2017-06-09 | 2018-02-13 | 鹤山市中富兴业电路有限公司 | 一种新型阻抗条的结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114786349A (zh) * | 2022-05-05 | 2022-07-22 | 博敏电子股份有限公司 | 一种不对称阻抗产品的制作方法 |
| CN114786349B (zh) * | 2022-05-05 | 2024-03-12 | 博敏电子股份有限公司 | 一种不对称阻抗产品的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112770502B (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112770502B (zh) | 一种电路板阻抗一致性控制技术制作方法 | |
| CN105163483A (zh) | 一种线路板Dk测试图形及线路板Dk测试方法 | |
| CN110798963B (zh) | 5g天线pcb幅度一致性的控制方法 | |
| CN110442960A (zh) | 活动引线搭焊电磁传输性能与互联点形态的耦合预测方法 | |
| CN110940885B (zh) | Pcb板电镀生产装置、电镀夹具的性能检测装置及方法 | |
| CN117554305A (zh) | 一种油墨印刷品的变色质量检验方法及系统 | |
| CN105916301A (zh) | 一种pcb阻抗验证匹配方法及系统 | |
| CN110207634B (zh) | 一种在线测量设备及测量方法 | |
| CN106872790B (zh) | 一种检测过孔损耗的方法及系统 | |
| CN116170955B (zh) | 一种精细线路的动态蚀刻补偿方法 | |
| CN110839315B (zh) | 一种沉金工艺测试板的设计方法 | |
| CN109030960A (zh) | 一种5g天线滤波器一体化单元s参数测试方法 | |
| CN103530212A (zh) | 一种针对高速信号损耗测试的方法 | |
| CN104133117A (zh) | 一种针对高速信号损耗测试的设计 | |
| CN116500414A (zh) | 一种阻抗线宽的测量方法、计算机可读存储介质 | |
| CN205648192U (zh) | 一种通信背板压接孔背钻深度测试模块 | |
| CN107872921B (zh) | 一种特性阻抗的设计方法 | |
| CN116095962A (zh) | 电路板过孔的背钻加工方法、背钻加工装置及电路板 | |
| CN105115415A (zh) | 一种线路板盲孔深度测试结构及其测试方法 | |
| CN111337543B (zh) | 一种用于多晶硅锭电阻率测试的抽样装置及抽样测试方法 | |
| CN110375696B (zh) | 一种快速推算pcb过孔孔铜厚度的方法 | |
| WO2021031347A1 (zh) | 介电常数的测试方法及装置 | |
| CN110457774B (zh) | 一种高功率工作层压串馈合成器插入损耗的计算方法 | |
| CN115600548B (zh) | 一种高密度覆铜板的低损耗高频高速技术方法及系统 | |
| CN112730987A (zh) | 一种pcb板阻抗快速测量方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20210507 Assignee: Longnan Junya Precision Circuit Co.,Ltd. Assignor: LONGNAN JUNYA ELECTRONIC TECHNOLOGY Co.,Ltd. Contract record no.: X2024980006626 Denomination of invention: A method for producing impedance consistency control technology for circuit boards Granted publication date: 20221115 License type: Common License Record date: 20240603 |
|
| EE01 | Entry into force of recordation of patent licensing contract |