CN104133117A - 一种针对高速信号损耗测试的设计 - Google Patents

Abstract

本发明提供一种针对高速信号损耗测试的设计，测试时，线宽和间距需要根据实际高速信号线的阻抗以及所在的层设计；测试QPI，PCIE总线的测试板情况：阻抗为85欧姆，板材为IT180A，线宽为5MIL，对间间距为7MIL，采用10度走线方式，传输线线长需要8INCH；传输线在表层、第三层以及第六层都有分布；设计测试板时，需保证差分线的两传输线走线情况一致，其中一端加测试探头，在另一端两条传输线联通，返回到测试探头端。本发明的设计可以使我们知道所设计PCB板的传输线插入损耗，并通过计算和仿真得到符合实际情况的Dk和Df值，这样，在以后的仿真过程中，得到的传输线模型将更加准确，仿真的结果将更加可信。

Description

一种针对高速信号损耗测试的设计

技术领域

本发明涉及电子领域，具体地说是一种针对高速信号损耗测试的设计。

背景技术

目前，信号的传输速率越来越高，介质损耗和导体损耗成了我们不得不考虑的损耗因素。而这种损耗直接影响信号正确传输，并影响整个系统。设计者必须了解系统的损耗状况，以便做出正确的判断及评估。使用此测试方法，不仅使我们快速的知道传输链路的损耗情况，对系统的好坏做出正确的判断，同时通过计算和仿真与测量结果的比较，最终得到符合实际情况的Dk和Df值。这样，在以后的仿真过程中，得到的传输线模型将更加准确，仿真的结果将更加可信。另一个优点，使用两端口TDR代替传统的评估损耗所使用的四端口VNA。降低了测试成本，提高了测试效率，操作变得简单。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种针对高速信号损耗测试的设计。

本发明的技术方案是按以下方式实现的，其特点在于测试时，线宽和间距需要根据实际高速信号线的阻抗以及所在的层设计；测试QPI，PCIE总线的测试板情况：阻抗为85欧姆，板材为IT180A，线宽为5MIL，对间间距为7MIL，采用10度走线方式，传输线线长需要8INCH，此线长是为了测量准确度考虑；传输线在表层、第三层以及第六层都有分布；

所述测试板需要在这几层添加被测差分信号线；设计测试板时，需保证差分线的两传输线走线情况一致，其中一端加测试探头，在另一端两条传输线联通，返回到测试探头端。 

本发明的优点是：

本发明的一种针对高速信号损耗测试的设计和现有技术相比，可以使我们知道所设计PCB板的传输线插入损耗，并通过计算和仿真得到符合实际情况的Dk和Df值，这样，在以后的仿真过程中，得到的传输线模型将更加准确，仿真的结果将更加可信，而且本发明还具有设计合理、结构简单、易于加工、使用方便等特点，因而，具有很好的使用价值。

具体实施方式

下面对本发明的一种针对高速信号损耗测试的设计作以下详细说明。

本发明的一种针对高速信号损耗测试的设计，针对此高速信号损耗测试需要做测试板，此测试板按照实际情况设计，例如线宽和间距需要根据实际高速信号线的阻抗以及所在的层设计。如测试QPI，PCIE总线的测试板情况：阻抗为85欧姆，板材为IT180A，线宽为5MIL，对间间距为7MIL，采用10度走线方式，传输线线长需要8INCH，此线长是为了测量准确度考虑。传输线在表层、第三层以及第六层都有分布。

所以测试板需要在这几层添加被测差分信号线。设计测试板时，需保证差分线的两传输线走线情况一致，其中一端加测试探头，在另一端两条传输线联通，返回到测试探头端。服务器主板85欧姆传输线的测试板。此测试方法硬件组成较为简单：一台TDR、探针、测试线缆，测试硬件平台。传统测试传输线损耗的方法需要使用4端口的网络分析仪，测试成本较高，通过此方法，使用两端口TDR进行损耗测试，使操作变得简单。

测试板生产后，进行测试，需要按照严格的测试环境，否则会影响测试数据。测试环境如下：

保存条件：防潮柜中，湿度小于40%

测试之前，需要对测试板进行预处理，处理环境条件： 

Temp：23 ± 2 ℃ q 

Humidity：40 ± 5%RH

Duration ：No less than 48 hrs.

测量环境： 

Temp：15~35 ℃ q 

Humidity：45~75 %RH

Duration：Less than 2 hrs.

需要采集至少5片测试板数据，取平均值。传输线分布在微带线，带状线。测试数据给出带状线和微带线4G，8G频点1INCH传输线的损耗值（4G，8G频点是QPI，PCIE总线所关注的频点，可以根据具体总线情况做测试方面的侧重）。为评估单板信号质量以及仿真模型校准提供数据。

对于所设计的PCB板，判断板上高速信号在此PCB环境下的损耗大小是否在可接受范围内；在仿真的过程中，传输线模型所使用的参数（Dk和Df）是否准确，这都需要通过测试进行验证。此测试方法，正是根据以上需要而产生。应用此测试方法，使我们知道所设计PCB板的传输线插入损耗，并通过计算和仿真得到符合实际情况的Dk和Df值，这样，在以后的仿真过程中，得到的传输线模型将更加准确，仿真的结果将更加可信。

本发明的一种针对高速信号损耗测试的设计其加工制作非常简单方便，按照说明书所示即可完成。

除说明书所述的技术特征外，均为本专业技术人员的已知技术。

Claims (1)

1.一种针对高速信号损耗测试的设计，其特征在于测试时，线宽和间距需要根据实际高速信号线的阻抗以及所在的层设计；测试QPI，PCIE总线的测试板情况：阻抗为85欧姆，板材为IT180A，线宽为5MIL，对间间距为7MIL，采用10度走线方式，传输线线长需要8INCH，此线长是为了测量准确度考虑；传输线在表层、第三层以及第六层都有分布；

所述测试板需要在这几层添加被测差分信号线；设计测试板时，需保证差分线的两传输线走线情况一致，其中一端加测试探头，在另一端两条传输线联通，返回到测试探头端。