CN205450113U - Pcb阻抗探头 - Google Patents

Abstract

本实用新型公开了一种PCB阻抗探头，包括阻抗电路板，所述阻抗电路板为PCB多层板，所述阻抗电路板的内层设有一对差分阻抗线，所述阻抗电路板内开设有连通所述阻抗电路板表层铜皮和底层铜皮、且与所述差分阻抗线条数相对应的第一连接孔和第二连接孔，所述第一连接孔贯穿对应的差分阻抗线的第一端，所述第二连接孔贯穿对应的差分阻抗线的第二端，所述第一连接孔的其中一端设有与其导通连接的探针，所述第二连接孔的两端设有与其导通连接的连接头。所述PCB阻抗探头由PCB多层板制成，实际制造时，PCB厂家可自行生产，生产和使用成本低、使用寿命长、差分阻抗线容易控制、测量精度较高。

Description

PCB阻抗探头

技术领域

本实用新型涉及印制线路板(PCB)阻抗测量技术领域，尤其涉及一种PCB阻抗探头。

背景技术

随着计算机和通信系统串行总线速度的提高，对PCB走线的阻抗控制特别是差分阻抗控制提出了更高的要求。一般的，采用TDR(TimeDomainReflectometry，时域反射)原理来进行PCB差分阻抗测量。测量PCB差分阻抗时，测量信号通过探头传输到待测信号线上。传统的，PCB阻抗探头大多采用空气线制作而成的标准阻抗探头，其优点是探头对信号反射、损耗较小，测量结果较精确，但是由于其探头的探针较细，使用时容易损坏探针，使用寿命不长，且价格较高，会增加测试成本。

发明内容

基于此，本实用新型在于克服现有技术的缺陷，提供一种使用寿命长、生产成本低的PCB阻抗探头。

其技术方案如下：

一种PCB阻抗探头，包括阻抗电路板，所述阻抗电路板为PCB多层板，所述阻抗电路板的内层设有一对差分阻抗线，所述阻抗电路板内开设有连通所述阻抗电路板表层铜皮和底层铜皮、且与所述差分阻抗线条数相对应的第一连接孔和第二连接孔，所述第一连接孔贯穿对应的差分阻抗线的第一端，所述第二连接孔贯穿对应的差分阻抗线的第二端，所述第一连接孔的其中一端设有与其导通连接的探针，所述第二连接孔的两端设有与其导通连接的连接头。

在其中一个实施例中，所述阻抗电路板的表层设有包含所述第一连接孔上端所在铜皮的第一导通区域，所述阻抗电路板的底层设有包含所述第一连接孔下端所在铜皮的第二导通区域，所述第一导通区域和第二导通区域均与周围的铜皮隔离开。

在其中一个实施例中，所述阻抗电路板的表层设有包含所述第二连接孔上端所在铜皮的第三导通区域，所述阻抗电路板的底层设有包含所述第二连接孔下端所在铜皮的第四导通区域，所述第三导通区域和第四导通区域均与周围的铜皮隔离开。

在其中一个实施例中，所述第一导通区域、第二导通区域、第三导通区域以及第四导通区域均为长方形，其长为10-16mm，宽为2-5mm。

在其中一个实施例中，相邻导通区域之间的间距≥2mm。

在其中一个实施例中，一对所述差分阻抗线的阻抗值范围为50-150欧姆。

在其中一个实施例中，一对所述差分阻抗线的阻抗值为100欧姆。

在其中一个实施例中，所述阻抗电路板内开设有连通所述阻抗电路板表层铜皮和底层铜皮的至少一个接地孔。

在其中一个实施例中，所述接地孔为2个。

本实用新型的有益效果在于：

所述阻抗电路板的内层设有差分阻抗线，实际制造时，内层板的制作流程相对于外层板更加简单，差分阻抗线更加容易控制，制作出的差分阻抗线线宽较为均匀，对信号反射较小，有利于提高测量精度。探针安装在所述阻抗电路板上时，探针可以与第一连接孔的任一端导通连接，即探针既可以与表层相连，也可以与底层相连，所述阻抗电路板可重复使用，使用寿命增加了一倍。所述PCB阻抗探头由PCB多层板制成，实际制造时，PCB厂家可自行生产，生产和使用成本低、使用寿命长、差分阻抗线容易控制、测量精度较高。

附图说明

图1为本实用新型实施例所述的PCB阻抗探头的结构示意图；

图2为本实用新型实施例所述的PCB阻抗探头的俯视图；

图3为本实用新型实施例所述的PCB阻抗探头的仰视图；

图4为图2的A-A剖面图；

图5为图2的B-B剖面图。

附图标记说明：

10、阻抗电路板，110、表层，112、第一导通区域，114、第三导通区域，120、底层，122、第二导通区域，124、第四导通区域，130、第一连接孔，140、第二连接孔，150、接地孔，20、差分阻抗线，30、探针，40、连接头。

具体实施方式

下面对本实用新型的实施例进行详细说明：

如图1、图2、图3所示，一种PCB阻抗探头，包括阻抗电路板10，所述阻抗电路板10为PCB多层板，所述阻抗电路板10的内层设有一对差分阻抗线20，所述阻抗电路板10内开设有连通所述阻抗电路板10表层110铜皮和底层120铜皮、且与所述差分阻抗线20条数相对应的第一连接孔130和第二连接孔140，所述第一连接孔130贯穿对应的差分阻抗线20的第一端，所述第二连接孔140贯穿对应的差分阻抗线20的第二端，所述第一连接孔130的其中一端设有与其导通连接的探针30，所述第二连接孔140的两端设有与其导通连接的连接头40。一对差分阻抗线20的阻抗值可以根据测试需要进行改变，一对差分阻抗线20的阻抗值范围为50-150欧姆，可以与不同待测件的阻抗值相匹配。优选的，一对所述差分阻抗线20的阻抗值为100欧姆，与常用待测件的阻抗值相匹配。所述阻抗电路板10内还开设有连通所述阻抗电路板10表层110铜皮和底层120铜皮的至少一个接地孔150，用于信号回流。优选的，所述接地孔150为2个，分别设有所述第二连接孔140的两侧，信号回流效果好。所述第一连接孔130、第二连接孔140以及接地孔150均为金属化孔。

所述阻抗电路板10的内层设有一对差分阻抗线20，实际制造时，内层板的制作流程及工艺相对于外层板更加简单，差分阻抗线20更加容易控制，制作出的差分阻抗线20线宽较为均匀，对信号反射较小，有利于提高测量精度。此外，探针30安装在所述阻抗电路板10上时，探针30可以与第一连接孔130的任一端导通连接，即探针30既可以与表层110相连，也可以与底层120相连，当表层110或底层120任一层的探针30接触面损坏后，探针30可以继续连接到另一层，所述阻抗电路板10可重复使用，使用寿命增加了一倍。所述PCB阻抗探头由PCB多层板制成，实际制造时，PCB厂家可自行生产，生产和使用成本低、使用寿命长、差分阻抗线20容易控制、测量精度较高。

如图1、图2、图4、图5所示，所述阻抗电路板10的表层110设有包含所述第一连接孔130上端所在铜皮的第一导通区域112，所述阻抗电路板10的底层120设有包含所述第一连接孔130下端所在铜皮的第二导通区域122，所述第一导通区域112和第二导通区域122均与周围的铜皮断开。差分阻抗线20为一对即两条，第一连接孔130对应的为两个，第一导通区域112、第二导通区域122也对应的为两个。通过设置第一导通区域112和第二导通区域122，探针30与第一连接孔130进行导通连接时，无需使探针30伸入第一连接孔130内部进行导通，而只需要将探针30安装在第一导通区域112或第二导通区域122上即可，探针30通过第一导通区域112或第二导通区域122的铜皮与第一连接孔130进行导通，探针30可安装的区域大且安装连接方便。

所述阻抗电路板10的表层110设有包含所述第二连接孔140上端所在铜皮的第三导通区域114，所述阻抗电路板10的底层120设有包含所述第二连接孔140下端所在铜皮的第四导通区域124，所述第三导通区域114和第四导通区域124均与周围的铜皮断开。差分阻抗线20为一对，第二连接孔130对应的为两个，第三导通区域114、第四导通区域124也对应的为两个。通过设置第三导通区域114和第四导通区域124，连接头40与第二连接孔140进行导通连接时，无需使连接头40的连接针伸入第二连接孔140内部进行导通，而只需要将连接头40的连接针安装在第三导通区域114和第四导通区域124上即可，连接头40通过第三导通区域114和第四导通区域124的铜皮与第二连接孔140进行导通，连接头40可安装的区域大且安装连接方便。

如图1所示，所述第一导通区域112、第二导通区域122、第三导通区域114以及第四导通区域124可以为圆形、方形、多边形等形状。第一连接孔130上端所在铜皮位于第一导通区域112的中部，第一连接孔130下端所在铜皮位于第二导通区域122的中部，第二连接孔140上端所在铜皮位于第三导通区域114的中部，第二连接孔140下端所在铜皮位于第四导通区域124的中部。优选的，所述第一导通区域112、第二导通区域122、第三导通区域114以及第四导通区域124均为长方形，其长为10-16mm，宽为2-5mm，所述长方形的长进一步优选为14mm，宽进一步优选为3mm。将各导通区域设置在上述范围内，探针30和连接头40的安装面积大，在安装方便的基础上，并且与一对差分阻抗线20的阻抗匹配性好。相邻导通区域之间的间距≥2mm，能够保证安装在两条差分阻抗线20上的两个探针30之间的距离处于规定的测量距离内，保证探针30测量的准确性。

本实施例所述的PCB阻抗探头可用于差分阻抗测试，通过将差分阻抗线20设计成不同阻抗值，可适用于不同待测件的阻抗测量，应用范围广。差分阻抗线20位于阻抗电路板10的内层，实际制造时，差分阻抗线20更加容易控制，制作出的差分阻抗线20线宽较为均匀，对信号反射较小，测量精度较高。阻抗电路板10由PCB多层板制成，PCB厂家可自行生产，生产和使用成本低。探针30安装时，既可以与表层110相连，也可以与底层120相连，当表层110或底层120其中一层的探针30接触面损坏后，探针30可以继续连接到另一层，使用寿命增加了一倍。所述PCB阻抗探头应用范围广、生产和使用成本低、使用寿命长、差分阻抗线20容易控制、测量精度高。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种PCB阻抗探头，其特征在于，包括阻抗电路板，所述阻抗电路板为PCB多层板，所述阻抗电路板的内层设有一对差分阻抗线，所述阻抗电路板内开设有连通所述阻抗电路板表层铜皮和底层铜皮、且与所述差分阻抗线条数相对应的第一连接孔和第二连接孔，所述第一连接孔贯穿对应的差分阻抗线的第一端，所述第二连接孔贯穿对应的差分阻抗线的第二端，所述第一连接孔的其中一端设有与其导通连接的探针，所述第二连接孔的两端设有与其导通连接的连接头。

2.根据权利要求1所述的PCB阻抗探头，其特征在于，所述阻抗电路板的表层设有包含所述第一连接孔上端所在铜皮的第一导通区域，所述阻抗电路板的底层设有包含所述第一连接孔下端所在铜皮的第二导通区域，所述第一导通区域和第二导通区域均与周围的铜皮隔离开。

3.根据权利要求2所述的PCB阻抗探头，其特征在于，所述阻抗电路板的表层设有包含所述第二连接孔上端所在铜皮的第三导通区域，所述阻抗电路板的底层设有包含所述第二连接孔下端所在铜皮的第四导通区域，所述第三导通区域和第四导通区域均与周围的铜皮隔离开。

4.根据权利要求3所述的PCB阻抗探头，其特征在于，所述第一导通区域、第二导通区域、第三导通区域以及第四导通区域均为长方形，其长为10-16mm，宽为2-5mm。

5.根据权利要求4所述的PCB阻抗探头，其特征在于，相邻导通区域之间的间距≥2mm。

6.根据权利要求1所述的PCB阻抗探头，其特征在于，一对所述差分阻抗线的阻抗值范围为50-150欧姆。

7.根据权利要求6所述的PCB阻抗探头，其特征在于，一对所述差分阻抗线的阻抗值为100欧姆。

8.根据权利要求1-7任一项所述的PCB阻抗探头，其特征在于，所述阻抗电路板内开设有连通所述阻抗电路板表层铜皮和底层铜皮的至少一个接地孔。

9.根据权利要求8所述的PCB阻抗探头，其特征在于，所述接地孔为2个。