CN108107342B - 测试模块 - Google Patents

测试模块 Download PDF

Info

Publication number
CN108107342B
CN108107342B CN201711086224.9A CN201711086224A CN108107342B CN 108107342 B CN108107342 B CN 108107342B CN 201711086224 A CN201711086224 A CN 201711086224A CN 108107342 B CN108107342 B CN 108107342B
Authority
CN
China
Prior art keywords
hole
test
holes
plate
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711086224.9A
Other languages
English (en)
Other versions
CN108107342A (zh
Inventor
程柳军
李艳国
陈蓓
李华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201711086224.9A priority Critical patent/CN108107342B/zh
Publication of CN108107342A publication Critical patent/CN108107342A/zh
Application granted granted Critical
Publication of CN108107342B publication Critical patent/CN108107342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817Environmental-, stress-, or burn-in tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors

Abstract

本发明公开了一种测试模块,在测试模块的顶层板上将阵列孔中第n行的第m个奇数孔与第n+1行的第m个偶数孔连接,所述n为奇数,m为自然数;在测试模块的底层板上设置与顶层板的走线相匹配的走线,使顶层板的走线与底层板的走线形成一条连续不间断的链路;所述链路的起始端和终止端分别与冷热冲击测试孔的正极和冷热冲击测试孔的负极连接。使用本发明的走线方法制作的测试模块不仅可以进行热应力测试,还可进行冷热冲击测试,阵列孔中未使用的过孔还可根据需要设计为其他测试所需的过孔,例如CAF能力测试等;并且本发明的测试模块设置于每块拼板的板边,对每块板都进行测试,可靠性差异小,且无需多投料,减少成本。

Description

测试模块
技术领域
本发明涉及电子领域,更具体地,涉及一种测试模块。
背景技术
目前,高速率化和高密度化是PCB的两大重要发展方向。信号传输速率的高速化对PCB基板材料提出了更高的要求,传统的FR4材料已无法满足信号传输要求,需采用改性环氧树脂或改性PPE/PPO等制作基板材料,而这类采用在满足信号传输高速化的同时,也会带来一定的弊端,如材料的可加工性、可靠性能力等可能会有所降低;另一方面,PCB的高密度化使得布线密度增加、过孔中心距不断减小等,而这些变化会进一步导致PCB可靠性问题凸显。因此,对高多层PCB因采用新材料、密集布线等引起的可靠性问题进行评估显得尤为重要,如热应力、CAF、温度冲击测试等。虽然在新材料导入时各PCB厂商一般都会评估材料的可靠性,但在实际订单产品中,PCB的可靠性除与材料相关外,PCB可靠性能力还受到产品结构设计、制程能力稳定性等的影响,导致PCB产品的可靠性与材料评估时存在差异,从而影响后续PCB的组装及产品的使用寿命等,甚至可能因可靠性问题造成极大的经济损失。
对于PCB可靠性的检测,业内常用的方法是采用交货剩余的板或报废板等进行无铅回流测试或漂锡测试,通过观察回流或漂锡后板面有无分层、起泡等进行可靠性分析,但这种方法存在较大的局限性:可靠性检测手段单一,无法评估产品的长期可靠性,如不能进行CAF、温度冲击等环境可靠性测试;投料时必须多投板方可进行测试,会导致生产成本的增加等;只能用抽样检测的结果代表整批次板的品质,但可能存在抽样结果与同批次其他板存在较大可靠性差异的情况,无法进行准确的评估。
发明内容
基于此,本发明在于克服现有技术可靠性检测手段单一、不能进行环境可靠性测试、成本高、可靠性差异大的缺陷,提供一种测试模块。
其技术方案如下:
一种测试模块,用于评估PCB的可靠性,包括层叠设置的顶层板、底层板,以及顶层板和底层板之间的内层板,每层板上相同位置设有贯穿各层的阵列孔,至少顶层板和底层板上设有冷热冲击测试孔,所述阵列孔的行数和列数均为偶数,且所述阵列孔部位设有走线,所述走线的走线方法如下:在测试模块的顶层板上将阵列孔中第n行的第m个奇数孔与第n+1行的第m个偶数孔连接,所述n为奇数,m为自然数;在测试模块的底层板上设置与顶层板的走线相匹配的走线,使顶层板的走线与底层板的走线形成一条连续不间断的链路;所述链路的起始端和终止端分别与冷热冲击测试孔的正极和冷热冲击测试孔的负极连接;至少顶层板和底层板上设有第一CAF能力测试孔,所述第一CAF能力测试孔的正极与冷热冲击测试孔的正极共用;至少一层内层板上覆盖铜皮,且覆盖铜皮的所述内层板的阵列孔中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮上镂设负焊盘;所述铜皮与第一CAF能力测试孔的负极连接。
所述测试模块设于拼板的边缘,当需要进行热应力测试时,将所述测试模块从拼板边缘取下,在特定的条件下进行漂锡或回流,而后观察测试模块外观,并制作切片观察板材和过孔的品质情况,例如有无裂痕、分层等。当需要进行冷热冲击试验时,将冷热冲击测试装置的两根测试线分别与测试模块上的冷热冲击测试孔的正极和冷热冲击测试孔的负极相连,而后进行测试,并根据测试结果评估该设计情况下的冷热冲击可靠性是否符合要求。本技术方案的走线方式使顶层板的走线与底层板的走线形成一条连续不间断的链路,故本技术方案的走线在测试模块的厚度方向从顶层板贯穿至底层板,走线贯穿了测试模块的每一层,提高了冷热冲击可靠性测试的准确度;另外,在测试模块的顶层板上将阵列孔中第n行的第m个奇数孔与第n+1行的第m个偶数孔连接,所述n为奇数,m为自然数,在测试模块的底层板上设置与顶层板的走线相匹配的走线,因此,最后形成的完整链路既遍布了顶层板和底层板的板面区域,还连接了相应的孔铜链路,提高了冷热冲击可靠性测试的准确度,且空出阵列孔中部分过孔未走线,以便后续进行其他类型的可靠性测试时还留有过孔可供使用。使用本技术方案的走线方法制作的测试模块不仅可以进行热应力测试,还可进行冷热冲击测试,阵列孔中未使用的过孔还可根据需要设计为其他测试所需的过孔,例如CAF能力测试等;并且本技术方案的测试模块尺寸小,可设置于每块拼板的板边,对每块板都进行测试,可靠性差异小,且无需多投料,减少成本。
在其中一个实施例中,所述顶层板和底层板上的阵列孔中的每个过孔均设有焊盘;和/或所述冷热冲击测试孔处设有焊盘。
在其中一个实施例中,所述过孔处的焊盘的直径比空孔的直径大4mil-8mil。在其中一个实施例中,至少顶层板和底层板上设有第一CAF能力测试孔,所述第一CAF能力测试孔的正极与冷热冲击测试孔的正极共用;至少一层内层板上覆盖铜皮,且覆盖铜皮的所述内层板的阵列孔中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮上镂设负焊盘;所述铜皮与第一CAF能力测试孔的负极连接。
在其中一个实施例中,至少顶层板和底层板上设有第三CAF能力测试孔,至少一层内层板上设有纬向S型线路,所述纬向S型线路设于阵列孔相邻行的间隙,且所述纬向S型线路的一端与第三CAF能力测试孔的正极连接;并且,至少另一层内层板上覆盖铜皮,且覆盖铜皮的所述内层板的阵列孔中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮上镂设负焊盘;所述铜皮与第三CAF能力测试孔的负极连接。
在其中一个实施例中,内层板包括内层无铜板,所述内层无铜板上的阵列孔部位设计为无铜。
在其中一个实施例中,内层板包括孔环板,所述孔环板上的阵列孔的每个过孔处设有焊盘。
在其中一个实施例中,内层板包括铜皮板,所述铜皮板在阵列孔部位覆盖铜皮,且在阵列孔的每个过孔处镂设负焊盘。
在其中一个实施例中,所述阵列孔中相邻孔的孔中心距,与PCB图形中BGA区域的相邻孔的最小孔中心距相同。
附图说明
图1为本发明的测试模块的顶层板的结构示意图;
图2为本发明的测试模块的底层板的结构示意图;
图3为本发明的测试模块的链路的结构示意图;
图4为本发明的第一内层板的结构示意图;
图5为本发明设有径向线路的内层板的结构示意图;
图6为本发明的第二内层板的结构示意图;
图7为本发明设有纬向线路的内层板的结构示意图;
图8为本发明的第三内层板的结构示意图;
图9为本发明其他层内层板的结构示意图一;
图10为本发明其他层内层板的结构示意图二;
图11为本发明其他层内层板的结构示意图三。
附图标记说明:
10、测试模块;11、顶层板;12、阵列孔;121、焊盘;13、底层板;14、链路;15、内层板;151、铜皮;152、负焊盘;153、径向S型线路;154、纬向S型线路;155、内层无铜板;156、孔环板;157、铜皮板;20、冷热冲击测试孔;21、冷热冲击测试孔的正极;22、冷热冲击测试孔的负极;30、第一CAF能力测试孔;31、第一CAF能力测试孔的正极;32、第一CAF能力测试孔的负极;40、第二CAF能力测试孔;41、第二CAF能力测试孔的正极;42、第二CAF能力测试孔的负极;50、第三CAF能力测试孔;51、第三CAF能力测试孔的正极;52、第三CAF能力测试孔的负极。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施方式,对本发明进行进一步的详细说明。应当理解的是,此处所描述的具体实施方式仅用以解释本发明,并不限定本发明的保护范围。
如图1至图3所示的一种测试模块走线方法,在测试模块10的顶层板11上将阵列孔12中第n行的第m个奇数孔与第n+1行的第m个偶数孔连接,所述n为奇数,m为自然数;在测试模块10的底层板13上设置与顶层板11的走线相匹配的走线,使顶层板11的走线与底层板13的走线形成一条连续不间断的链路14;所述链路14的起始端和终止端分别与冷热冲击测试孔的正极21和冷热冲击测试孔的负极22连接。
所述测试模块10设于拼板的边缘,当需要进行热应力测试时,将所述测试模块10从拼板边缘取下,在特定的条件下进行漂锡或回流,而后观察测试模块10外观,并制作切片观察板材和过孔的品质情况,例如有无裂痕、分层等。当需要进行冷热冲击试验时,将冷热冲击测试装置的两根测试线分别与测试模块10上的冷热冲击测试孔的正极21和冷热冲击测试孔的负极22相连,而后进行测试,并根据测试结果评估该设计情况下的冷热冲击可靠性是否符合要求。本实施方式的走线方式使顶层板11的走线与底层板13的走线形成一条连续不间断的链路14,故本实施方式的走线在测试模块10的厚度方向从顶层板11贯穿至底层板13,走线贯穿了测试模块10的每一层,提高了冷热冲击可靠性测试的准确度;另外,在测试模块10的顶层板11上将阵列孔12中第n行的第m个奇数孔与第n+1行的第m个偶数孔连接,所述n为奇数,m为自然数,在测试模块10的底层板13上设置与顶层板11的走线相匹配的走线,因此,最后形成的完整链路14既遍布了顶层板11和底层板13的板面区域,还连接了相应的孔铜链路,提高了冷热冲击可靠性测试的准确度,且空出阵列孔12中部分过孔未走线,以便后续进行其他类型的可靠性测试时还留有过孔可供使用。使用本实施的走线方法制作的测试模块10不仅可以进行热应力测试,还可进行冷热冲击测试,阵列孔12中未使用的过孔还可根据需要设计为其他测试所需的过孔,例如CAF能力测试等;并且本实施方式的测试模块10设置于每块拼板的板边,对每块板都进行测试,可靠性差异小,且无需多投料,减少成本。
本实施方式还提供一种测试模块10,用于评估PCB的可靠性,包括层叠设置的顶层板11、底层板13和/或顶层板11和底层板13之间的内层板15,每层板上相同位置设有贯穿各层的阵列孔12,至少顶层板11和底层板13上设有冷热冲击测试孔20,所述阵列孔12的行数和列数均为偶数,且所述阵列孔12部位设有走线,走线将阵列孔12中各过孔以及阵列孔12与冷热冲击测试孔20导通,所述走线根据上述实施例所述的走线方法,所述走线的宽度可设计为4mil-10mil。本实施方式中的阵列孔12包括多个过孔,并设计为10×10的方形阵,即阵列孔12中过孔的行数和列数均为十,根据上述走线方式,将顶层板11的右上角作为起点,顶层板11上将阵列孔12中第一行的第一个奇数孔与第二行的第一个偶数孔连接,第一行的第二个奇数孔与第二行的第二个偶数孔连接,以此类推,直到第一行的第五个奇数孔与第二行的第五个偶数孔连接;同理,第三行与第四行、第五行与第六行、第七行与第八行、第九行与第十行的连接方式均与上述连接方式相同。如图2和图3所示,在底层板13上,设置与顶层板11的走线相匹配的走线,使顶层板11的走线与底层板13的走线形成一条连续不间断的链路14,链路14上的各个过孔导通。图2中的底层板13为底层板13的俯视图,即所述图1的顶层板11中的阵列孔12和图2的底层板13中的阵列孔12呈镜像关系,将顶层板11的走线与底层板13的走线连接后,形成图3所示的链路14,所述链路14连续不间断呈蛇形绕设并贯穿顶层板11和底层板13上,遍布顶层板11和底层板13板面,且空出阵列孔12中部分过孔未走线,以便后续进行其他类型的可靠性测试时还留有过孔可供使用。
本实施方式所述的顶层板11和底层板13上的阵列孔12中的每个过孔均设有焊盘121;且本实施方式所述冷热冲击测试孔20处也设有焊盘121,所述焊盘121用于焊接芯片管脚或与测试装置连接。可选的,本实施方式中过孔处的焊盘121的直径比过孔的直径大4mil-8mil,冷热冲击测试孔20处的焊盘121直径比冷热冲击测试孔的直径大5-20mil。
如图4所示,为了测试PCB的CAF能力,例如孔到孔和孔到铜皮CAF能力测试、孔到线CAF能力测试等,故当需要进行孔到孔和孔到铜皮CAF能力测试时,至少在顶层板11和底层板13上设有第一CAF能力测试孔30,本实施方式的第一CAF能力测试孔30即为孔到孔和孔到铜皮CAF能力测试孔;所述第一CAF能力测试孔的正极31与冷热冲击测试孔的正极21共用;至少一层内层板15上覆盖铜皮151,且覆盖铜皮151的所述内层板15上的阵列孔12中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮151上镂设负焊盘152;可选地,本实施方式的负焊盘152的直径比过孔直径大10mil-20mil。所述铜皮151与第一CAF能力测试孔的负极32连接。本实施方式将与第一CAF能力测试孔的负极32连接的内层板15称为第一内层板。所述内层板15上未镂设负焊盘152的各个过孔导通,且与上述连接有走线的过孔错开,使测试模块10上阵列孔12既可用于冷热冲击测试,又可用于孔到孔和孔到铜皮CAF能力测试。
如图5至图6所示,当需要进行孔到线CAF能力测试,且线为径向时,至少顶层板11和底层板13上设有第二CAF能力测试孔40,本实施方式的第二CAF能力测试孔40即为孔到径向线CAF能力测试孔;至少一层内层板15上设有径向S型线路153,所述径向S型线路153设于阵列孔12相邻列的间隙,例如,本实施方式的径向S型线路153沿阵列孔12的各列进行S型绕设,且所述径向S型线路153的一端与第二CAF能力测试孔的正极41连接;并且,至少另一层内层板15上覆盖铜皮151,且覆盖铜皮151的所述内层板15的阵列孔12中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮151上镂设负焊盘152;可选地,本实施方式的负焊盘152的直径比过孔直径大10mil-20mil。所述铜皮15与第二CAF能力测试孔的负极42连接。本实施方式将与第二CAF能力测试孔的负极42连接的内层板15称为第二内层板,本实施方式的第二内层板可与上述与第一CAF能力测试孔的负极32连接的第一内层板共用,即二者可为同一层内层板15,也可为不同层的内层板15。本实施方式中各内层板15上均设有相应的测试孔,因此无需每层线路都连接至顶层板和底层板13的测试孔上。
如图7至图8所示,当需要进行孔到线CAF能力测试,且线为纬向时,至少顶层板11和底层板13上设有第三CAF能力测试孔50,本实施方式的第三CAF能力测试孔50即为孔到纬向线CAF能力测试孔;至少一层内层板15上设有纬向S型线路154,所述纬向S型线路153设于阵列孔12相邻行的间隙,且所述纬向S型线路153的一端与第三CAF能力测试孔的正极51连接;并且,至少另一层内层板15上覆盖铜皮151,且覆盖铜皮151的所述内层板15的阵列孔12中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮151上镂设负焊盘152;可选地,本实施方式的负焊盘152的直径比过孔直径大10mil-20mil。所述铜皮151与第三CAF能力测试孔的负极52连接。本实施方式将与第三CAF能力测试孔的负极52连接的内层板15称为第三内层板,本实施方式的第三内层板可与上述第一内层板和/或第二内层板共用,即三者可为同一层内层板15,也可为不同层的内层板15。并且,所述径向S型线路153和纬向S型线路154分别设于不同层的内层板15上。可选的,所述径向S型线路153和纬向S型线路154的宽度可设计为4mil-10mil。
综上所述可知,本实施方式的测试模块10包括冷热冲击测试孔20、第一CAF能力测试孔30、第二CAF能力测试孔40和第三CAF能力测试孔50,因此,本实施方式的测试模块10可进行多种可靠性测试,所述测试模块10设于拼板的边缘,具体操作方式如下:
当需要进行热应力测试时,将所述测试模块10从拼板边缘取下,在特定的条件下进行漂锡或回流,而后观察测试模块外观,并制作切片观察板材和过孔的品质情况,例如有无裂痕、分层等。
当需要进行冷热冲击试验时,将冷热冲击测试装置的两根测试线分别与测试模块10上的冷热冲击测试孔的正极21和冷热冲击测试孔的负极22相连,而后进行测试,并根据测试结果评估该设计情况下的冷热冲击可靠性是否符合要求。
当需要进行孔到孔和孔到铜皮CAF能力测试时,将相应的CAF测试装置的两根测试线分别与第一CAF能力测试孔的正极31和第一CAF能力测试孔的负极32连接,而后进行测试,并根据测试结果评估该设计情况下孔到孔和孔到铜皮的CAF能力是否符合要求。
当需要进行孔到线CAF能力测试时,将相应的CAF测试装置的两根测试线分别与第二CAF能力测试孔的正极41、第二CAF能力测试孔的负极42连接,或者分别与第三CAF能力测试孔的正极51、第三CAF能力测试孔的负极52连接;而后进行测试,并根据测试结果评估该设计情况下孔到线CAF能力是否符合要求。其中第二CAF能力测试孔40和第三CAF能力测试孔50两对测试孔的差异是线路的走线不一样,从而使得孔到线的CAF失效形式存在差别,即径向失效或纬向失效。在其他实施方式中,所述第二CAF能力测试孔40和第三CAF能力测试孔50也可设计为相同的线路走线,不同的孔到线的距离,从而可测试出不同间距设计时的孔到线CAF能力。例如,可将第二CAF能力测试孔40和第三CAF能力测试孔50所在的内层板15的走线都设计为径向S型线路153,但第二CAF能力测试孔40所在的内层板15上的径向S型线路153到阵列孔12中的过孔的距离,与第三CAF能力测试孔50所在的内层板15上的径向S型线路153到阵列孔12中的过孔的距离不同,以测得不同间距设计时的孔到线的CAF能力。
如图9至图11所示,其他层的内层板15还可根据PCB图形单元的实际图形设计为内层无铜板155、孔环板156和铜皮板157,保证测试结果的准确度更高。所述内层无铜板155上的阵列孔12部位设计为无铜;所述孔环板156上的阵列孔12的每个过孔处设有焊盘;所述铜皮板157在阵列孔12部位覆盖铜皮,且在阵列孔12的每个过孔处镂设负焊盘。
本实施方式所述阵列孔12中相邻孔的孔中心距,与PCB图形中BGA区域的相邻孔的最小孔中心距相同,使得测试模块10的可靠性测试结果更准确。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种测试模块,用于评估PCB的可靠性,其特征在于,包括层叠设置的顶层板、底层板,以及顶层板和底层板之间的内层板,每层板上相同位置设有贯穿各层的阵列孔,至少顶层板和底层板上设有冷热冲击测试孔,所述阵列孔的行数和列数均为偶数,且所述阵列孔部位设有走线,所述走线的走线方法如下:在测试模块的顶层板上将阵列孔中第n行的第m个奇数孔与第n+1行的第m个偶数孔连接,所述n为奇数,m为自然数;在测试模块的底层板上设置与顶层板的走线相匹配的走线,使顶层板的走线与底层板的走线形成一条连续不间断的链路;所述链路的起始端和终止端分别与冷热冲击测试孔的正极和冷热冲击测试孔的负极连接;至少顶层板和底层板上设有第一CAF能力测试孔,所述第一CAF能力测试孔的正极与冷热冲击测试孔的正极共用;至少一层内层板上覆盖铜皮,且覆盖铜皮的所述内层板的阵列孔中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮上镂设负焊盘;所述铜皮与第一CAF能力测试孔的负极连接。
2.根据权利要求1所述的测试模块,其特征在于,所述顶层板和底层板上的阵列孔中的每个过孔均设有焊盘。
3.根据权利要求2所述的测试模块,其特征在于,所述过孔处的焊盘的直径比空孔的直径大4mil-8mil。
4.根据权利要求1所述的测试模块,且特征在于,所述冷热冲击测试孔处设有焊盘。
5.根据权利要求1所述的测试模块,其特征在于,至少顶层板和底层板上设有第二CAF能力测试孔,至少一层内层板上设有径向S型线路,所述径向S型线路设于阵列孔相邻列的间隙,且所述径向S型线路的一端与第二CAF能力测试孔的正极连接;并且,至少另一层内层板上覆盖铜皮,且覆盖铜皮的所述内层板的阵列孔中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮上镂设负焊盘;所述铜皮与第二CAF能力测试孔的负极连接。
6.根据权利要求1所述的测试模块,其特征在于,至少顶层板和底层板上设有第三CAF能力测试孔,至少一层内层板上设有纬向S型线路,所述纬向S型线路设于阵列孔相邻行的间隙,且所述纬向S型线路的一端与第三CAF能力测试孔的正极连接;并且,至少另一层内层板上覆盖铜皮,且覆盖铜皮的所述内层板的阵列孔中奇数行的所有奇数孔与偶数行的所有偶数孔处的铜皮上镂设负焊盘;所述铜皮与第三CAF能力测试孔的负极连接。
7.根据权利要求1所述的测试模块,其特征在于,内层板包括内层无铜板,所述内层无铜板上的阵列孔部位设计为无铜。
8.根据权利要求1所述的测试模块,其特征在于,内层板包括孔环板,所述孔环板上的阵列孔的每个过孔处设有焊盘。
9.根据权利要求1所述的测试模块,其特征在于,内层板包括铜皮板,所述铜皮板在阵列孔部位覆盖铜皮,且在阵列孔的每个过孔处镂设负焊盘。
10.根据权利要求1-9任一项所述的测试模块,其特征在于,所述阵列孔中相邻孔的孔中心距,与PCB图形中BGA区域的相邻孔的最小孔中心距相同。
CN201711086224.9A 2017-11-07 2017-11-07 测试模块 Active CN108107342B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711086224.9A CN108107342B (zh) 2017-11-07 2017-11-07 测试模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711086224.9A CN108107342B (zh) 2017-11-07 2017-11-07 测试模块

Publications (2)

Publication Number Publication Date
CN108107342A CN108107342A (zh) 2018-06-01
CN108107342B true CN108107342B (zh) 2020-07-28

Family

ID=62207589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711086224.9A Active CN108107342B (zh) 2017-11-07 2017-11-07 测试模块

Country Status (1)

Country Link
CN (1) CN108107342B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112858875A (zh) * 2021-01-04 2021-05-28 广州广合科技股份有限公司 一种pcb板caf测试模块设计方法
CN113567830B (zh) * 2021-07-02 2024-03-19 湖北工程学院 面包板控制方法、装置、设备及存储介质
CN113625150B (zh) * 2021-07-02 2024-03-19 湖北工程学院 面包板及测试设备
CN113740713B (zh) * 2021-09-09 2024-02-13 博敏电子股份有限公司 一种检测pcb是否除胶不尽的测试板及其测试方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
CN201247235Y (zh) * 2008-08-08 2009-05-27 东莞生益电子有限公司 一种pcb综合可靠性测试板
CN102435792A (zh) * 2011-09-28 2012-05-02 东莞生益电子有限公司 Pcb板背钻可靠性测试用附连测试板及其测试方法
CN203523140U (zh) * 2013-10-11 2014-04-02 深圳诚和电子实业有限公司 一种可快速检测交叉盲埋孔导通性的hdi板
CN103728512A (zh) * 2013-12-26 2014-04-16 广州兴森快捷电路科技有限公司 可靠性测试板及pcb板孔间caf失效分析方法
CN103743974A (zh) * 2013-12-26 2014-04-23 广州兴森快捷电路科技有限公司 可靠性测试板以及印制电路板的耐caf性能测试方法
CN104599994A (zh) * 2014-12-31 2015-05-06 广州兴森快捷电路科技有限公司 Hdi板盲埋孔电气互连可靠性检测方法
CN205812489U (zh) * 2016-07-07 2016-12-14 深圳中富电路有限公司 一种印刷电路板及其caf测试单元
CN206004992U (zh) * 2016-08-23 2017-03-08 深圳市顺兴电子有限公司 沉铜生产线测试电路板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
CN201247235Y (zh) * 2008-08-08 2009-05-27 东莞生益电子有限公司 一种pcb综合可靠性测试板
CN102435792A (zh) * 2011-09-28 2012-05-02 东莞生益电子有限公司 Pcb板背钻可靠性测试用附连测试板及其测试方法
CN203523140U (zh) * 2013-10-11 2014-04-02 深圳诚和电子实业有限公司 一种可快速检测交叉盲埋孔导通性的hdi板
CN103728512A (zh) * 2013-12-26 2014-04-16 广州兴森快捷电路科技有限公司 可靠性测试板及pcb板孔间caf失效分析方法
CN103743974A (zh) * 2013-12-26 2014-04-23 广州兴森快捷电路科技有限公司 可靠性测试板以及印制电路板的耐caf性能测试方法
CN104599994A (zh) * 2014-12-31 2015-05-06 广州兴森快捷电路科技有限公司 Hdi板盲埋孔电气互连可靠性检测方法
CN205812489U (zh) * 2016-07-07 2016-12-14 深圳中富电路有限公司 一种印刷电路板及其caf测试单元
CN206004992U (zh) * 2016-08-23 2017-03-08 深圳市顺兴电子有限公司 沉铜生产线测试电路板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
印制电路板的可靠性设计;蔡云技;《电子产品可靠性与环境试验》;20030831(第4期);第19-23页 *

Also Published As

Publication number Publication date
CN108107342A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN108107342B (zh) 测试模块
CN102480852B (zh) 电路板的制作方法
CN104582331A (zh) 多层线路板的内层偏位检测方法
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
CN102072716A (zh) 一种多层线路板层间和钻孔偏移检测方法
CN103376402A (zh) 多层电路板钻孔深度测试方法
CN111405781A (zh) 一种多层电路板定位压合方法
CN113163591B (zh) 一种hdi盲孔板测试结构及hdi盲孔板
Putaala et al. Reliability of SMD interconnections on flexible low-temperature substrates with inkjet-printed conductors
CN102706267A (zh) 一种盲孔偏移检测方法
CN101173973B (zh) 柔性电路板的线路通断检测方法
CN102445141A (zh) 一种多层电路板层检测方法和装置
CN101442884A (zh) 一种多层印刷线路板的导通孔的加工方法
CN202178918U (zh) 一种core涨缩性层偏可控的覆铜板
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
CN101466196A (zh) 印刷电路板和印刷电路板的阻抗保证方法
CN103376050A (zh) 多层电路板钻孔深度测试方法
KR100797690B1 (ko) 인쇄회로기판
CN114485366A (zh) 线路板钻孔的偏位检测方法
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
CN101917821B (zh) 高密度线路板对位孔及制作方法
CN203446096U (zh) 多层电路板及其钻孔深度测试线路
CN110572961A (zh) 一种多层印刷线路板相邻层之间对位的检测方法
US20160205782A1 (en) Printed circuit board and method for fabricating the same
CN112014721B (zh) 一种通用型lcr测试板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant