CN103376050A - 多层电路板钻孔深度测试方法 - Google Patents

多层电路板钻孔深度测试方法 Download PDF

Info

Publication number
CN103376050A
CN103376050A CN2013102784343A CN201310278434A CN103376050A CN 103376050 A CN103376050 A CN 103376050A CN 2013102784343 A CN2013102784343 A CN 2013102784343A CN 201310278434 A CN201310278434 A CN 201310278434A CN 103376050 A CN103376050 A CN 103376050A
Authority
CN
China
Prior art keywords
conductive layer
drilling depth
circuit board
testing
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102784343A
Other languages
English (en)
Other versions
CN103376050B (zh
Inventor
徐学军
赵南清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN WUZHU TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN WUZHU TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN WUZHU TECHNOLOGY Co Ltd filed Critical SHENZHEN WUZHU TECHNOLOGY Co Ltd
Priority to CN201310278434.3A priority Critical patent/CN103376050B/zh
Publication of CN103376050A publication Critical patent/CN103376050A/zh
Application granted granted Critical
Publication of CN103376050B publication Critical patent/CN103376050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种多层电路板钻孔深度测试方法。所述多层电路板钻孔深度测试方法包括：在多层电路板的多个导电层分别制作并联线路模块和串联线路模块，并在外层的导电层形成公共测试焊盘和多个导通性测试焊盘，其中每个导通性测试焊盘分别与其中一个导电层相对应；在所述测试焊盘所在位置制作导通孔，其中所述公共测试焊盘通过所述导通孔与所述多个导电层电性连接，所述导通性测试焊盘分别通过所述导通孔与其对应的导电层电性连接；在所述外层的导电层的并联线路模块和串联线路模块形成钻孔；检测所述钻孔的目标导电层相对应的导通性测试焊盘与所述公共测试焊盘之间导通性，并根据导通性检测结果判断所述钻孔的钻孔深度。

Description

多层电路板钻孔深度测试方法
技术领域
本发明涉及电路板测试技术，特别地，涉及一种多层电路板钻孔深度测试方法。
背景技术
在多层线路板的制作过程中，对钻孔工艺有很高的要求，其中包括对成品板钻孔深度的控制。客户对钻孔深度的精度要求一般以层再加减数个密耳(mil，线路板行业常用的长度单位，1密耳＝千分之一英寸)做限制，即从压制好的多层线路板表面算起，要求从表面钻孔到第几层板。钻孔时，钻嘴要到达线路板内部的深度是由钻机参数精确控制的，但由于线路板在压合的过程中其层间厚度与理论值会有一定的差异，并受生产过程中公差的影响，根据理论设定的钻孔深度参数往往无法达到客户的要求。通常业界采用深度计来测试钻孔深度，但是深度计精度较低，一般只能测出一个大概的深度值，无法满足对高精度的钻孔深度控制工艺要求。另一种测试方法是将成品板钻孔部位做切片分析然后用显微镜观察测出孔的深度，这种方法精度非常高，但效率低，且要毁坏成品板，造成成本浪费。
发明内容
为解决上述问题，本发明提供一种测试精度较高且测试速度较快的多层电路板钻孔深度测试方法。
本发明提供的多层电路板钻孔深度测试方法包括：在多层电路板的多个导电层分别制作并联线路模块和串联线路模块，并在外层的导电层形成公共测试焊盘和多个导通性测试焊盘，其中每个导通性测试焊盘分别与其中一个导电层相对应；在所述测试焊盘所在位置制作导通孔，其中所述公共测试焊盘通过所述导通孔与所述多个导电层电性连接，所述导通性测试焊盘分别通过所述导通孔与其对应的导电层电性连接；在所述外层的导电层的并联线路模块和串联线路模块形成钻孔；检测所述钻孔的目标导电层相对应的导通性测试焊盘与所述公共测试焊盘之间导通性，并根据导通性检测结果判断所述钻孔的钻孔深度。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，所述多层电路板的第n导电层制作有并联线路模块，且第n+1导电层制作有串联线路模块。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，所述根据导通性检测结果判断所述钻孔的钻孔深度包括：如果所述导电层所对应的一对测试焊盘之间电性导通，说明所述钻孔并未钻透所述导电层；如果所述导电层所对应的一对测试焊盘之间断开，说明所述钻孔已钻透所述导电层。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，所述根据导通性检测结果判断所述钻孔的钻孔深度包括：如果第n层导电层所对应的第n对测试焊盘之间电性导通，则所述钻孔并未钻透所述第n层导电层；如果第n+1层导电层所对应的第n+1对测试焊盘之间断开，则所述钻孔已钻透所述第n+1层导电层；如果所述第n对测试焊盘之间断开且所述第n+1对测试焊盘之间导通，则所述钻孔恰好钻透所述第n层导电层而且并未钻透所述第n+1层导电层。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，各个导电层的串联线路模块和串联线路模块之间在所述叠层结构中呈相互重合状态。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，各个导电层的并联线路模块和并联线路模块之间在所述叠层结构中呈相互重合状态。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，各个导电层的串联线路模块和并联线路模块之间在所述叠层结构中呈相互分离状态。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，所述多个导通性测试焊盘沿直线依次顺序排列，从而形成一个测试焊盘列，且所述公共测试焊盘邻近于所述测试焊盘列的中间部分。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，所述并联线路模块包括多个相互平行且间隔设置的并联排线。
本发明提供的多层电路板钻孔深度测试方法一较佳实施例中，所述串联线路模块包括长城状导线。
由此可见，通过本发明提供的多层电路板钻孔深度测试方法，在进行钻孔之后，仅仅通过检测所述导通性测试焊盘与所述公共测试焊盘之间是否电性导通，便可以获知所述钻孔到底到达哪一层，从而得到较为精确的钻孔深度，因此，采用本发明提供的多层电路板钻孔深度测试方法可以简单高效地实现钻孔深度测试，提高测试速度且满足高精度的钻孔深度控制工艺要求，并且采用所述多层电路板钻孔深度测试方法可以对多层电路板全面地进行钻孔深度测试，避免出现漏检。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明提供的多层电路板的分解示意图。
图2是图1所示的多层电路板相互压合之后形成的叠层结构的示意图。
图3是本发明提供的多层电路板钻孔深度测试线路的平面示意图。
图4是本发明提供的多层电路板钻孔深度测试方法的流程示意图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术的钻孔深度测试方案存在的测试精度较低的问题，本发明提供了一种多层电路板钻孔深度测试线路以及基于所述钻孔深度测试线路的钻孔深度测试方法。请参阅图1，其为本发明提供的具有钻孔深度测试线路的多层电路板的结构示意图。所述多层电路板100包括N个相互之间绝缘间隔设置的导电层L1～LN，所述导电层L1～LN可以根据需要被图案化处理形成导电线路。其中，相邻两个导电层L1～LN之间分别设置有绝缘基板S1～SN-1，假设导电层L1位于顶层，而导电层LN位于底层，则所述导电层L1～LN-1可以分别对应地设置在所述绝缘基板S1～SN-1表面，且所述导电层LN设置在所述绝缘基板SN-1底面。
所述导电层L1～LN和所述绝缘基板S1～SN-1可以相互压合从而形成如图2所示的叠层结构，相当于所述多层电路板100可以具有N-1层相互压合的电路子板B1～BN-1，每层电路子板分别包括一个绝缘基板S1～SN-1和压合在所述绝缘基板表面的导电层L1～LN-1，且底层电路子板的底面还压合有位于底层的导电层LN。
为便于理解，以下分别将所述导电层L1～LN命名为第一导电层L1、第二导电路层L2、….和第N导电层LN，将所述绝缘基板S1～SN-1命名为第一绝缘基板S1、第二绝缘基板S2、….和第N-1绝缘基板LN-1，相对应地，可以将所述多层电路子板B1～BN-1分别命名为第一电路子板B1、第二电路子板B2、….和第N-1电路子板BN-1。其中，所述电路子板B1～BN-1之间可以设置有导通孔，所述导通孔的位置和深度可以根据实际电路需要而定，且各层电路子板B1～BN-1之间可以通过所述导通孔实现连接。
请一并参阅图3，其为本发明提供的多层电路板钻孔深度测试线路的平面示意图。所述多层电路板100的N个导电层L1～LN分别至少包括并联线路模块或串联线路模块，且所述N个导电层L1～LN的外层导电层，比如顶层(即第一导电层L1)或者底层(即第N导电层LN)，可以定义有测试单元，所述测试单元可以具有焊盘区域110和钻孔区域120。
其中，所述测试层的测试区域110可以包括一个公共测试焊盘P0和N个导通性测试焊盘P1、P2、…和PN，其中，所述N个导通性测试焊盘P1、P2、…和PN可以沿直线依次顺序排列，从而形成一个测试焊盘列。所述公共测试焊盘P0邻近于所述测试焊盘列的中间部分。
所述公共测试焊盘P0与所述N个导电层L1～LN之间为一对多的对应关系，所述N个导通性测试焊盘P1、P2、…和PN与所述N个导电层L1～LN之间为一一对应的关系。并且，所述公共测试焊盘P0和所述导通性测试焊盘P1、P2、…和PN所在的位置分别形成有导通孔，其中，所述公共测试焊盘P0所在位置的导通孔分别延伸并与所述N个导电层L1～LN分别电性连接；所述导通性测试焊盘P1、P2、…和PN所在位置的导通孔分别延伸并电性连接到其对应的导电层，并且通过所述导电层L1～LN的内部引线与所述导电层L1～LN的并联线路模块或者串联线路模块相连接。
所述测试层的钻孔区域120可以同时制作有并联线路模块121和串联线路模块122，其中所述并联线路模块121和所述串联线路模块122在空间上相互分离。所述并联线路模块121可以包括多个相互平行且间隔设置的并联排线，所述串联线路模块122可以包括相互连接的长城状导线。并且，各个导电层L1～LN的并联线路模块分别与所述钻孔区域120的并联线路模块121的位置相对，从而使得各个导电层L1～LN的并联线路模块相互之间在所述叠层结构中呈相互重合状态。
相类似的，各个导电层L1～LN的串联线路模块分别与所述钻孔区域120的串联线路模块122的位置相对，从而使得各个导电层L1～LN的串联线路模块相互之间在所述叠层结构中同样呈相互重合状态。由于所述钻孔区域120的并联线路模块121和串联线路模块122在空间上相互分离，因此，各个导电层L1～LN的串联线路模块和并联线路模块之间在所述叠层结构中同样呈相互分离状态。
在具体实施例中，所述N个导电层L1～LN中，第n导电层Ln可以制作有并联线路模块，且第n+1导电层Ln+1可以制作有串联线路模块，其中1<n<N。也即是说，在所述N个导电层L1～LN中，相邻两个导电层可以分别设置并联线路模块和串联线路模块。
基于以上描述的多层电路板钻孔深度测试线路，本发明还进一步提供一种可以简单方便进行钻孔深度测试的多层电路板钻孔深度测试方法。为使得方案更加完整，本发明提供的多层电路板钻孔深度测试方法包括上述钻孔深度测试线路的制作步骤。请参阅图4，本发明提供的多层电路板钻孔深度测试方法可以包括：
步骤S1，提供多层电路板，所述多层电路板包括多个具有叠层结构的导电层；
首先，可以提供一个如图1所示的多层电路板，所述多层电路板可以包括N个相互之间绝缘间隔设置的导电层L1～LN，相邻两个导电层L1～LN之间分别设置有绝缘基板S1～SN-1，其中第一导电层L1和第N导电层LN分别为顶层导电层和底层导电层。
步骤S2，在所述多层电路板的多个导电层分别制作并联线路模块和串联线路模块，并在外层的导电层形成公共测试焊盘和多个导通性测试焊盘，其中每个导通性测试焊盘分别与其中一个导电层相对应；
具体地，所述多层电路板的每一个导电层可以分别至少制作有并联线路模块或者串联线路模块，所述并联线路模块可以包括多个相互平行且间隔设置的并联排线，所述串联线路模块可以包括长城状导线。在一种实施例中，所述外层的导电层L1或LN可以定义有钻孔区域120，且所述钻孔区域同时形成有在空间上相互分离的并联线路模块121和串联线路模块122。
其中，各个导电层L1～LN的并联线路模块相互之间在所述叠层结构中呈相互重合状态，各个导电层L1～LN的串联线路模块相互之间在所述叠层结构中同样呈相互重合状态，且各个导电层L1～LN的串联线路模块和并联线路模块之间在所述叠层结构中同样呈相互分离状态。在具体实施例中，所述N个导电层L1～LN中，第n导电层Ln可以制作有并联线路模块，且第n+1导电层Ln+1可以制作有串联线路模块。
另一方面，在所述外层的导电层L1或LN还可以定义有焊盘区域110，其中所述焊盘区域110可以形成有一个公共测试焊盘P0和N个导通性测试焊盘P1、P2、…和PN。所述公共测试焊盘P0与所述N个导电层L1～LN之间为一对多的对应关系，所述N个导通性测试焊盘P1、P2、…和PN与所述N个导电层L1～LN之间为一一对应的关系。
步骤S3，在所述公共测试焊盘和所述导通性测试焊盘所在位置分别制作导通孔，其中所述公共测试焊盘通过所述导通孔分别与所述多个导电层电性连接，所述导通性测试焊盘分别通过所述导通孔与其对应的导电层电性连接；
具体地，首先，可以分别在所述公共测试焊盘P0和所述N个导通性测试焊盘P1、P2、…和PN所在的位置分别制作通孔，其中位于所述公共测试焊盘P0的通孔可以延伸到所有导电层，位于所述N个导通性测试焊盘P1、P2、…和PN的通孔可以分别延伸到其对应的导电层；接着，可以通过电镀等方式在所述通孔的孔壁表面覆盖铜层，从而形成导通孔。由此，所述公共测试焊盘P0所在位置的导通孔可以与所述N个导电层L1～LN分别电性连接，而且所述导通性测试焊盘P1、P2、…和PN所在位置的导通孔分别与其对应的导电层电性连接，并且通过所述导电层L1～LN的内部引线与所述导电层L1～LN的并联线路模块或者串联线路模块相连接。
步骤S4，根据钻孔需要，在所述外层的导电层的并联线路模块和串联线路模块分别形成钻孔；
比如，在具体实施例中，可以采用钻刀在所述外层的导电层的并联线路模块的并联排线形成钻孔，并且在所述外层的导电层的串联线路模块的长城状导线同样形成钻孔。在本实施例中，假设所述钻孔深度的目的深度为x，且所述目的深度x所在位置的导电层为第n导电层，即所述钻孔的目标导电层为第n导电层，并且，所述第n导电层具有并联线路模块，第n+1导电层具有串联线路模块。其中，所述钻刀的直径大于所述并联排线和所述长城状导线的线宽，优选地，所述钻刀的直径可以比所述并联排线和所述长城状导线的线宽至少大0.3毫米。
步骤S5，选择与所述钻孔的目标导电层相对应的导通性测试焊盘，并检测所述导通性测试焊盘与所述公共测试焊盘之间的导通性；
如上所述，假设所述钻孔的目标导电层为第n导电层，此时，可以选择与所述第n导电层相连接的第n导通性测试焊盘Pn以及与第n+1导电层相连接的第n+1导通性测试焊盘Pn+1，并可以采用万用表或者其他检测导通性的设备仪器检测所述第n导通性测试焊盘Pn与所述公共测试焊盘P0之间是否电性导通，以及第n+1导通性测试焊盘Pn+1与所述公共测试焊盘P0之间是否电性导通。
步骤S6，根据所述导通性检测结果，判断所述钻孔的钻孔深度。
判断总体规则可以如下：如果某层导电层所对应的一对测试焊盘之间电性导通，说明所述钻孔并未钻透所述导电层；如果某层导电层所对应的一对测试焊盘之间断开，说明所述钻孔并未钻透所述导电层。
具体地，如果设置有并联线路模块的第n层导电层Ln所对应的第n导通性测试焊盘Pn与所述公共测试焊盘P0之间电性导通，则意味着所述钻孔并未钻透所述第n层导电层Ln；如果设置有串联线路模块的第n+1层导电层Ln+1所对应的第n+1导通性测试焊盘Pn+1与所述公共测试焊盘P0之间断开，则意味着钻孔并未钻透所述第n+1层导电层Ln+1；如果所述第n导通性测试焊盘Pn与所述公共测试焊盘P0之间断开且所述第n+1导通性测试焊盘Pn+1与所述公共测试焊盘P0之间电性导通，则意味着所述钻孔恰好钻透所述第n层导电层Ln而且并未钻透所述第n+1层导电层Ln+1，即所述钻孔的钻孔深度符合要求。
由此可见，通过本发明提供的多层电路板钻孔深度测试方法，在进行钻孔之后，仅仅通过检测所述导通性测试焊盘与所述公共测试焊盘之间是否电性导通，便可以获知所述钻孔到底到达哪一层，从而得到较为精确的钻孔深度，因此，采用本发明提供的多层电路板钻孔深度测试方法可以简单高效地实现钻孔深度测试，提高测试速度且满足高精度的钻孔深度控制工艺要求，并且采用所述多层电路板钻孔深度测试方法可以对多层电路板全面地进行钻孔深度测试，避免出现漏检。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种多层电路板钻孔深度测试方法，其特征在于，包括：
在多层电路板的多个导电层分别制作并联线路模块和串联线路模块，并在外层的导电层形成公共测试焊盘和多个导通性测试焊盘，其中每个导通性测试焊盘分别与其中一个导电层相对应；
在所述测试焊盘所在位置制作导通孔，其中所述公共测试焊盘通过所述导通孔与所述多个导电层电性连接，所述导通性测试焊盘分别通过所述导通孔与其对应的导电层电性连接；
在所述外层的导电层的并联线路模块和串联线路模块形成钻孔；
检测所述钻孔的目标导电层相对应的导通性测试焊盘与所述公共测试焊盘之间导通性，并根据导通性检测结果判断所述钻孔的钻孔深度。
2.根据权利要求1所述的多层电路板钻孔深度测试方法，其特征在于，所述多层电路板的第n导电层制作有并联线路模块，且第n+1导电层制作有串联线路模块。
3.根据权利要求2所述的多层电路板钻孔深度测试方法，其特征在于，所述根据导通性检测结果判断所述钻孔的钻孔深度包括：
如果所述导电层所对应的一对测试焊盘之间电性导通，说明所述钻孔并未钻透所述导电层；如果所述导电层所对应的一对测试焊盘之间断开，说明所述钻孔已钻透所述导电层。
4.根据权利要求2所述的多层电路板钻孔深度测试方法，其特征在于，所述根据导通性检测结果判断所述钻孔的钻孔深度包括：
如果第n层导电层所对应的第n对测试焊盘之间电性导通，则所述钻孔并未钻透所述第n层导电层；
如果第n+1层导电层所对应的第n+1对测试焊盘之间断开，则所述钻孔已钻透所述第n+1层导电层；
如果所述第n对测试焊盘之间断开且所述第n+1对测试焊盘之间导通，则所述钻孔恰好钻透所述第n层导电层而且并未钻透所述第n+1层导电层。
5.根据权利要求1至4中任一项所述的多层电路板钻孔深度测试方法，其特征在于，各个导电层的串联线路模块和串联线路模块之间在所述多个导电层的叠层结构中呈相互重合状态。
6.根据权利要求5所述的多层电路板钻孔深度测试方法，其特征在于，各个导电层的并联线路模块和并联线路模块之间在所述多个导电层的叠层结构中呈相互重合状态。
7.根据权利要求6所述的多层电路板钻孔深度测试方法，其特征在于，各个导电层的串联线路模块和并联线路模块之间在所述多个导电层的叠层结构中呈相互分离状态。
8.根据权利要求1所述的多层电路板钻孔深度测试方法，其特征在于，所述多个导通性测试焊盘沿直线依次顺序排列，从而形成一个测试焊盘列，且所述公共测试焊盘邻近于所述测试焊盘列的中间部分。
9.根据权利要求1所述的多层电路板钻孔深度测试方法，其特征在于，所述并联线路模块包括多个相互平行且间隔设置的并联排线。
10.根据权利要求9所述的多层电路板钻孔深度测试方法，其特征在于，所述串联线路模块包括长城状导线。
CN201310278434.3A 2013-07-04 2013-07-04 多层电路板钻孔深度测试方法 Active CN103376050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310278434.3A CN103376050B (zh) 2013-07-04 2013-07-04 多层电路板钻孔深度测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310278434.3A CN103376050B (zh) 2013-07-04 2013-07-04 多层电路板钻孔深度测试方法

Publications (2)

Publication Number Publication Date
CN103376050A true CN103376050A (zh) 2013-10-30
CN103376050B CN103376050B (zh) 2016-03-30

Family

ID=49461537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310278434.3A Active CN103376050B (zh) 2013-07-04 2013-07-04 多层电路板钻孔深度测试方法

Country Status (1)

Country Link
CN (1) CN103376050B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109724509A (zh) * 2019-01-31 2019-05-07 大族激光科技产业集团股份有限公司 一种基于机械钻孔的pcb板厚度测量方法及测量装置
CN110730564A (zh) * 2019-09-17 2020-01-24 沪士电子股份有限公司 一种防止漏加工pcb板工具孔的方法
CN111121586A (zh) * 2019-12-31 2020-05-08 珠海杰赛科技有限公司 一种pcb背钻残厚的检验方法
CN113513975A (zh) * 2020-04-10 2021-10-19 深南电路股份有限公司 印刷电路板及孔圆柱度测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105243A (en) * 1996-12-05 2000-08-22 International Business Machines, Corp. Method of fabricating multilayer printed circuit board
TW200905222A (en) * 2007-07-20 2009-02-01 Advanced Semiconductor Eng Test board
CN201253780Y (zh) * 2008-10-08 2009-06-10 惠州美锐电子科技有限公司 一种线路板钻孔深度测试片
CN101876687A (zh) * 2010-06-04 2010-11-03 深南电路有限公司 一种pcb板背钻深度测试方法
CN102007826A (zh) * 2009-05-08 2011-04-06 联能科技（深圳）有限公司 通孔的背钻方法、电路板及电路板的制造方法
CN201828238U (zh) * 2010-10-11 2011-05-11 深圳中富电路有限公司 一种背钻板背钻深度测试装置
CN103096643A (zh) * 2011-11-03 2013-05-08 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105243A (en) * 1996-12-05 2000-08-22 International Business Machines, Corp. Method of fabricating multilayer printed circuit board
TW200905222A (en) * 2007-07-20 2009-02-01 Advanced Semiconductor Eng Test board
CN201253780Y (zh) * 2008-10-08 2009-06-10 惠州美锐电子科技有限公司 一种线路板钻孔深度测试片
CN102007826A (zh) * 2009-05-08 2011-04-06 联能科技（深圳）有限公司 通孔的背钻方法、电路板及电路板的制造方法
CN101876687A (zh) * 2010-06-04 2010-11-03 深南电路有限公司 一种pcb板背钻深度测试方法
CN201828238U (zh) * 2010-10-11 2011-05-11 深圳中富电路有限公司 一种背钻板背钻深度测试装置
CN103096643A (zh) * 2011-11-03 2013-05-08 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109724509A (zh) * 2019-01-31 2019-05-07 大族激光科技产业集团股份有限公司 一种基于机械钻孔的pcb板厚度测量方法及测量装置
CN110730564A (zh) * 2019-09-17 2020-01-24 沪士电子股份有限公司 一种防止漏加工pcb板工具孔的方法
CN111121586A (zh) * 2019-12-31 2020-05-08 珠海杰赛科技有限公司 一种pcb背钻残厚的检验方法
CN113513975A (zh) * 2020-04-10 2021-10-19 深南电路股份有限公司 印刷电路板及孔圆柱度测试方法

Also Published As

Publication number Publication date
CN103376050B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN103376402B (zh) 多层电路板钻孔深度测试方法
TWI412307B (zh) Production method of printed circuit board and printing substrate
CN103376050B (zh) 多层电路板钻孔深度测试方法
CN102480852B (zh) 电路板的制作方法
CN105764241A (zh) 一种印制板产品对准度测试方法
CN203423847U (zh) 能进行对准度检测的多层电路板
CN104284512A (zh) 具背钻深度检测构造的多层电路板及其背钻深度监控方法
CN103517556B (zh) 一种电路板控深钻孔深度确定方法及电路板
CN103743991A (zh) Pcb板的导电孔电性能测试方法及装置
CN108107342B (zh) 测试模块
CN102445141B (zh) 一种多层电路板层检测方法和装置
CN104582238B (zh) 一种pcb板及其制造方法
CN103983809A (zh) Pcb板及其在线测试结构以及该在线测试结构的制造方法
CN203446096U (zh) 多层电路板及其钻孔深度测试线路
CN103796415B (zh) 多层电路板及其制作方法
CN109526135A (zh) 一种线路板可靠性评价方法
CN203443540U (zh) 多层电路板及其钻孔深度测试线路
US9476934B2 (en) Inspection apparatus and inspection method for inspecting a wiring board
CN110493977A (zh) 一种高频板的层偏检测结构及方法
CN103415165B (zh) 一种测试hdi线路板盲孔品质的方法
CN105115415A (zh) 一种线路板盲孔深度测试结构及其测试方法
CN102548249B (zh) 电路板的制作方法
CN114485366A (zh) 线路板钻孔的偏位检测方法
CN106324349B (zh) 一种耐电性能测试方法及系统
CN217693852U (zh) 印制电路板和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant