CN106324349B - 一种耐电性能测试方法及系统 - Google Patents
一种耐电性能测试方法及系统 Download PDFInfo
- Publication number
- CN106324349B CN106324349B CN201610726449.5A CN201610726449A CN106324349B CN 106324349 B CN106324349 B CN 106324349B CN 201610726449 A CN201610726449 A CN 201610726449A CN 106324349 B CN106324349 B CN 106324349B
- Authority
- CN
- China
- Prior art keywords
- via hole
- conductive laminate
- test
- circuit board
- connection via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010998 test method Methods 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 151
- 238000000034 method Methods 0.000 claims description 29
- 239000011810 insulating material Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 21
- 150000001768 cations Chemical class 0.000 description 18
- 230000008569 process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000012019 product validation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003913 materials processing Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明提供了一种耐电性能测试方法及系统，耐电性能测试方法包括：确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线；为所述待测印刷电路板设置至少一个过孔；为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线；通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值。本发明实现了对印刷电路板中过孔与导电叠层之间的耐电性能进行测试。
Description
技术领域
本发明涉及材料加工技术领域，特别涉及一种耐电性能测试方法及系统。
背景技术
随着电子产品不断向多功能化、小型轻量化、高性能化的方向发展，印制电路板中(Printed Circuit Board，PCB)过孔密度越来越大，而在孔与孔或孔与导电叠层之间导电过程中，常常会发生阳离子如铜离子向绝缘层迁移，而这种阳离子的迁移会导致电气短路或开路，直接影响PCB的使用。因此，在进行新板材、新工艺或新结构产品验证时，都需要对PCB的耐电性能进行测试。
目前，主要通过手动的方式将两个过孔分别连接电源的正极和负极，其中，在PCB正面为一个过孔连接正极/负极，在PCB背面为另一个过孔连接负极/正极，通过电源输出额定电压，检测过孔与过孔之间的电阻值。由于过孔与过孔之间电阻值是两个过孔之间所有绝缘层产生的电阻值之和，而当绝缘层数较多时，仅有一个绝缘层发生微量的阳离子迁移时，对过孔与过孔之间的电阻值影响较小，造成PCB的耐电性能测试的准确性较低。
发明内容
本发明实施例提供了一种耐电性能测试方法及系统，能够检测过孔与导电叠层之间的耐电性能。
第一方面，本发明实施例提供了一种耐电性能测试方法，包括：
确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线；
为所述待测印刷电路板设置至少一个过孔；
为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线；
通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值。
优选地，
所述确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线，包括：
设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；
N1、根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；
N2、在所述当前绝缘层上表面铺设对应的导电叠层，对应的导电叠层面积小于当前绝缘层面积；
N3、在所述导电叠层上部署对应的导电叠层信号线；
N4、确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行N1。
优选地，
所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线，包括：
在所述每一个过孔的内壁上分别铺设对应的导电介质，每一个所述导电介质的表面积分别等于对应的过孔内壁的表面积；
在每一个所述导电叠层上部署对应的信号线。
优选地，
在所述待测印刷电路板上设置至少一个过孔之后，在所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线之前，进一步包括：
当所述至少一个过孔中任意过孔穿过导电叠层时，在所述过孔与穿过的导电叠层间部署绝缘环，所述绝缘环的宽度与对应的导电叠层厚度一致。
优选地，
在所述为所述待测印刷电路板上设置至少一个过孔之前，进一步包括：将所述待测印刷电路板划分为至少两个测试区域；
所述在所述待测印刷电路板上设置至少一个过孔，包括：在每一个测试区域设置至少一个总连接过孔和至少两个子连接过孔，其中，所述总连接过孔不穿过任意一个导电叠层，所述子连接过孔穿过导电叠层。
优选地，
所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线，包括：将所述至少两个子连接过孔连接到所述至少一个总连接过孔，为所述至少一个总连接过孔中每一个总连接过孔部署对应的过孔信号线；
所述测试每一个导电叠层与过孔之间的电阻值，包括：测试每一个测试区域中，每一个导电叠层与所述至少一个总连接过孔之间的电阻值。
优选地，
该方法进一步包括：为每一个测试区域设置对应的电阻阈值；
在所述测试每一个测试区域中，每一个导电叠层与总连接过孔之间的电阻值之后，进一步包括：
判断当前测试区域中当前导电叠层与当前总连接过孔之间的电阻值是否小于所述电阻阈值，如果是，则分别测试与所述当前总连接过孔相连的各个子连接过孔与所述当前导电叠层间的电阻值。
第二方面，本发明实施例提供了一种耐电性能测试系统，包括：待测印刷电路板和测试装置，
所述待测印刷电路板包括：
至少一个导电叠层，且每一个所述导电叠层上部署有对应的导电叠层信号线；以及至少一个过孔，每一个所述过孔部署有对应的过孔信号线；
所述测试装置，通过所述待测印刷电路板中的所述导电叠层信号线与所述过孔信号线，测试每一个所述导电叠层与所述过孔之间的电阻值。
优选地，
所述待测印刷电路板，包括：至少两个测试区域，每一个测试区域具有至少一个总连接过孔和至少两个子连接过孔，其中，所述总连接过孔不穿过任意一个导电叠层，所述子连接过孔穿过导电叠层，所述至少两个子与所述至少一个总连接过孔相连，所述至少一个总连接过孔中每一个总连接过孔部署有对应的过孔信号线；
所述测试装置，用于为每一个所述测试区域设置对应的电阻阈值，测试每一个测试区域中，每一个导电叠层与所述至少一个总连接过孔之间的电阻值，判断当前测试区域中当前导电叠层与当前总连接过孔之间的电阻值是否小于所述电阻阈值设置单元设置的电阻阈值，如果是，则分别测试与所述当前总连接过孔相连的各个子连接过孔与所述当前导电叠层间的电阻值。
本发明实施例提供了一种耐电性能测试方法及系统，该耐电性能测试方法为确定的待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线，并为所述待测印刷电路板上设置的每一个过孔部署对应的过孔信号线，通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值，实现了检测过孔与导电叠层之间的耐电性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种耐电性能测试方法的流程图；
图2是本发明另一个实施例提供的一种印刷电路板结构示意图；
图3是本发明另一个实施例提供的一种耐电性能测试方法的流程图；
图4是本发明一个实施例提供的一种耐电性能测试系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种耐电性能测试方法，该方法可以包括以下步骤：
步骤101，确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线；
步骤102，为所述待测印刷电路板设置至少一个过孔；
步骤103，为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线；
步骤104，通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值。
在上述实施例中，通过为确定的待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线，并为所述待测印刷电路板上设置的每一个过孔部署对应的过孔信号线，然后通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值，实现了检测过孔与导电叠层之间的耐电性能。
由于耐电性能一般是在进行新板材、新工艺或新结构的产品验证时进行，因此首先需根据新拟定的工艺制作待检测的PCB样品，为了指导PCB的制作，本发明的另一实施例中，步骤101的具体实施方式，包括：
设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；
PCB为多层结构，每层包括由绝缘材料组成的绝缘层和导电材料组成的导电叠层，制作PCB时，首先确定各个绝缘层的规格参数，包括该绝缘层所用的绝缘材料、厚度和所处PCB的具体层级，例如设置PCB第五层为厚8mil的树脂材料。
N1、根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；
根据设计PCB时设置的每个绝缘层的规格参数，确定当前层级的绝缘材料和厚度，并在预设位置铺设当前绝缘层，例如，设计PCB时，预设PCB第五层为厚8mil的树脂材料，在铺设第五层绝缘层时，确定此绝缘层应该铺设厚8mil的树脂材料，则按此参数铺设第五层的绝缘层。
N2、在所述当前绝缘层上表面铺设对应的导电叠层，对应的导电叠层面积小于当前绝缘层面积；
铺设每一层绝缘层之后，需在此绝缘层上表面铺设对应的导电叠层，导电叠层是PCB能导电的基础，所述导电叠层可以是铜箔等导电材料。
N3、在所述导电叠层上部署对应的导电叠层信号线；
在铺设导电叠层之后，在相应的导电叠层上部署对应的信号线，为通过信号线检测导电叠层与过孔之间的电阻值做准备。
N4、确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行N1。
铺设完当前层级之后，将当前层级的导电叠层表面作为下一层的铺设位置，继续铺设下一层；例如，从下往上铺设PCB的每一层时，第五层的导电叠层铺设完成后，将此导电叠层表面作为第六层的铺设位置，按照PCB设计时预设的第六层的规格参数，继续在第五层的导电叠层上铺设第六层，以此类推，直到铺设至PCB的表面层。
上述实施例中，根据预设的PCB中各个绝缘层的规格参数，逐层铺设绝缘材料和对应的导电叠层，并在每一层导电叠层上部署对应的信号线，直至完成PCB铺设；检测此新铺设的PCB的耐电性能，根据检测结果可知新工艺或新结构的设计是否符合性能要求，如果不符合，可以根据检测结果及时调整；例如，若测试结果显示第五层的导电叠层和对应的过孔之间耐电性能较弱，为了提高整块PCB的耐电性能，则应考虑增加第五层的绝缘层的厚度或更换该绝缘层的绝缘材料，或者检查所述对应的过孔的结构是否出现异常。
本发明另一实施例中，步骤103的具体实施方式，包括：
在所述每一个过孔的内壁上分别铺设对应的导电介质，每一个所述导电介质的表面积分别等于对应的过孔内壁的表面积；
在每一个所述导电介质上部署对应的信号线。
上述实施例中，先在每一个过孔的内壁铺设对应的导电介质，再在每一个导电介质上铺设对应的信号线，这确保每一个过孔均有良好的导电性能，并且信号线的铺设为检测导电叠层与过孔之间的电阻值打下了良好的基础。
为了防止过孔穿过导电叠层而引起接入电源时出现短路现象，本发明的另一实施例中，在步骤102之后，在步骤103之前，进一步包括：
当所述至少一个过孔中任意过孔穿过导电叠层时，在所述过孔与穿过的导电叠层间部署绝缘环，所述绝缘环的宽度与对应的导电叠层厚度一致。
上述实施例中，在过孔与其穿过的导电叠层间部署绝缘环，保证各个过孔只能通过信号线与对应的导电叠层相连，这一方面有利于防止出现过孔同时与多个导电叠层相连而出现短路现象，另一方面也有利于精确测定过孔与对应导电叠层之间的电阻值。
为了快速且精确的测量每一个导电叠层与过孔之间的电阻值，本发明另一实施例中，在步骤102之前，进一步包括：将所述待测印刷电路板划分为至少两个测试区域；
步骤102的具体实施方式，包括：在每一个测试区域设置至少一个总连接过孔和至少两个子连接过孔，其中，所述总连接过孔不穿过任意一个导电叠层，所述子连接过孔穿过导电叠层。
上述实施例中，将待测PCB样品分成多个区域，在每个区域上设置总连接过孔，用于连接该区域的所有子连接过孔，检测时通过检测总连接过孔与导电叠层之间的电阻值即可检测该区域内所有子连接过孔与导电叠层之间的电阻值；若将该待测PCB样品上所有过孔通过一个总连接过孔连接起来，则检测时范围太大，对于仅有个别绝缘层发生阳离子迁移的现象可能检测不够准确，因此将待测PCB样品分成多个区域，并且在每个区域可设置多个总连接过孔，达到既满足检测精度又方便检测的目的。
为了实现通过总连接过孔检测过孔与导电叠层之间的电阻值，本发明另一实施例中，步骤103的具体实施方式，包括：将所述至少两个子连接过孔连接到所述至少一个总连接过孔，为所述至少一个总连接过孔中每一个总连接过孔部署对应的过孔信号线；
所述测试每一个导电叠层与过孔之间的电阻值，包括：测试每一个测试区域中，每一个导电叠层与所述至少一个总连接过孔之间的电阻值。
上述实施例中，通过将同一个区域内的所有子连接过孔连接到该区域的总连接过孔上，并为此总连接过孔部署对应的过孔信号线，再通过此总连接过孔的信号线，检测这个区域中总连接过孔与每一个导电叠层的之间的电阻值，这既减少了检测的工作量，又不会影响检测精度。
为了更精确的检测PCB设计中耐电性能的薄弱点，本发明另一实施例中，该方法进一步包括：为每一个测试区域设置对应的电阻阈值；
在所述测试每一个测试区域中，每一个导电叠层与总连接过孔之间的电阻值之后，进一步包括：
判断当前测试区域中当前导电叠层与当前总连接过孔之间的电阻值是否小于所述电阻阈值，如果是，则分别测试与所述当前总连接过孔相连的各个子连接过孔与所述当前导电叠层间的电阻值。
上述实施例中，预先为待测PCB样品的每个区域设置对应的电阻阈值，表示该区域需要满足的耐电性能的要求，将每个区域的电阻值检测结果与对应的电阻阈值对比，若检测结果大于此电阻阈值，则说明这个区域满足耐电性能的要求；若检测结果小于此电阻阈值，则说明这个区域某个子连接过孔与对应的导电叠层之间发生了阳离子迁移，为了准确定位阳离子迁移发生的位置，再依次检测该区域各个子连接过孔与对应的导电叠层之间的电阻值，直到确定出发生阳离子迁移的子连接过孔。
下面以检测PCB样品中第五层导电叠层和过孔之间的耐电性能为例，对本发明实施例耐电性能的测试方法提供详细说明，如图2所示，本发明实施例提供了一种耐电性能测试方法，包括：
步骤201，设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；
例如，设置一个16层的PCB板，每层的绝缘层材料均为FR-4，每层厚度不同，第五层厚度为8mil。
步骤202，根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；
例如，在铺设第五层时，在铺设位置铺设厚度为8mil的FR-4材料。
步骤203，在所述当前绝缘层上表面铺设对应的导电叠层，对应的导电叠层面积小于当前绝缘层面积；
在铺设的第五层绝缘层上表面，即厚度为8mil的FR-4材料的上表面，铺设对应的导电叠层，例如，在FR-4材料上表面铺设铜箔，并且此导电叠层面积小于绝缘层上表面面积，例如，所述FR-4材料为一长方形，则可将此导电叠层设计为小于此长方形内切圆的圆形，一方面圆形有利于电荷的均匀分布，使导电叠层有良好的导电性能，另一方面能保证导电叠层面积小于绝缘层上表面面积，从而有利于PCB样品铺设完成之后，在PCB样品上设置总连接过孔。
步骤204，在所述导电叠层上部署对应的导电叠层信号线；
例如，在第五层铺设的铜箔上部署对应的导电叠层信号线，为检测第五层的铜箔与各个过孔之间的电阻值做准备。
步骤205，判断当前层级是否为顶层，若是，执行步骤207，若不是，执行步骤206；
步骤206，确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行步骤202；
铺设完当前层级的导电叠层之后，将此导电叠层表面作为下一层的铺设位置，继续铺设下一层；例如，在第五层铺设的铜箔上，继续铺设第六层的绝缘材料，以此类推，直至铺设至PCB的顶层。
步骤207，将所述待测印刷电路板划分为八个测试区域，并为每一个测试区域设置对应的电阻阈值；
步骤208，在每一个测试区域设置一个总连接过孔和十个子连接过孔，其中，所述总连接过孔不穿过任意一个导电叠层，所述子连接过孔穿过导电叠层；
将待测PCB样品分成多个区域，并为每个区域设置一个总连接过孔和十个子连接过孔，测试时可通过各个区域对应的总连接过孔检测该区域所有子连接过孔与第五层导电叠层之间的电阻值，从而减少耐电性能检测的工作量。
步骤209，当每个区域所述十个子连接过孔中任意过孔穿过导电叠层时，在所述过孔与穿过的导电叠层间部署绝缘环，所述绝缘环的宽度与对应的导电叠层厚度一致；
在每个子连接过孔与其穿过的导电叠层间部署绝缘环，这一方面有利于防止出现过孔同时与多个导电叠层相连而出现短路现象，另一方面也有利于精确测定过孔与对应导电叠层之间的电阻值。
步骤210，将所述十个子连接过孔连接到所述一个总连接过孔，为所所述总连接过孔部署对应的过孔信号线；
为了能够通过各个区域中的总连接过孔检测区域内所有子连接过孔与第五层导电叠层之间的电阻值，首先将区域内所有子连接过孔连接到总连接过孔上，然后为总连接过孔部署对应的过孔信号线，为测试过孔与导电叠层之间的电阻值做准备，根据上述步骤部署完成的PCB样品如图3所示。
步骤211，通过所述过孔信号线和所述导电叠层信号线，测试每一个测试区域中，第五个导电叠层与所述一个总连接过孔之间的电阻值；
通过每个区域的总连接过孔，可一次测试一个区域中所有子连接过孔与第五层导电叠层之间的电阻值，减少了测试的工作量。
步骤212，判断当前测试区域中当前导电叠层与当前总连接过孔之间的电阻值是否小于所述电阻阈值，如果是，则执行步骤213，如果不是，则执行步骤214；
步骤213，分别测试与所述当前总连接过孔相连的各个子连接过孔与所述当前导电叠层间的电阻值，并结束当前流程；
步骤214，测试下一个区域中总连接过孔和导电叠层之间的电阻值，并结束当前流程。
上述步骤中，将每个区域的电阻值检测结果与对应的电阻阈值对比，若检测结果大于此电阻阈值，则说明这个区域满足耐电性能的要求；若检测结果小于此电阻阈值，则说明这个区域某个子连接过孔与第五层的导电叠层之间发生了阳离子迁移，为了准确定位阳离子迁移发生的位置，再依次检测该区域各个子连接过孔与对应的导电叠层之间的电阻值，直到确定出发生阳离子迁移的子连接过孔。
上述实施例中，通过根据新工艺逐层铺设完成待测PCB样品，在铺设过程中为每一个导电叠层部署对应的信号线，铺设完成后将所述PCB样品分成8个区域，为每一个区域设置一个总连接过孔，通过所述总连接过孔检测每个区域与第五层导电叠层之间的电阻值，如果检测结果小于预先为每个区域设置的电阻阈值，说明该区域与第五层导电叠层之间发生了阳离子迁移，再依次检查该区域中各个子连接过孔与第五层导电叠层之间的电阻值，准确定位阳离子迁移发生的位置，提高耐电性能测试的精度。
如图4所示，本发明另一个实施例提供了一种耐电性能测试系统，包括：
待测印刷电路板401和测试装置402，
所述待测印刷电路板401包括：
至少一个导电叠层，且每一个所述导电叠层上部署有对应的导电叠层信号线；以及至少一个过孔，每一个所述过孔部署有对应的过孔信号线；
所述测试装置402，通过所述待测印刷电路板中的所述导电叠层信号线与所述过孔信号线，测试每一个所述导电叠层与所述过孔之间的电阻值。
在上述实施例中，通过为确定的待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线，并为所述待测印刷电路板上设置的每一个过孔部署对应的过孔信号线，然后通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值，实现了检测过孔与导电叠层之间的耐电性能。
为了减少测试的工作量，本发明另一个实施例中，所述待测印刷电路板401，包括：至少两个测试区域，每一个测试区域具有至少一个总连接过孔和至少两个子连接过孔，其中，所述总连接过孔不穿过任意一个所述导电叠层，所述子连接过孔穿过导电叠层，所述至少两个子连接过孔与所述至少一个总连接过孔相连，所述至少一个总连接过孔中每一个总连接过孔部署有对应的过孔信号线；
所述测试装置402，用于为每一个所述测试区域设置对应的电阻阈值，测试每一个测试区域中，每一个导电叠层与所述至少一个总连接过孔之间的电阻值，判断当前测试区域中当前导电叠层与当前总连接过孔之间的电阻值是否小于所述电阻阈值设置单元设置的电阻阈值，如果是，则分别测试与所述当前总连接过孔相连的各个子连接过孔与所述当前导电叠层间的电阻值。
上述实施例中，将待测PCB样品分成多个区域，在每个区域上设置总连接过孔，用于连接该区域的所有子连接过孔，检测时通过检测总连接过孔与导电叠层之间的电阻值即可检测该区域内所有子连接过孔与导电叠层之间的电阻值；若将该待测PCB样品上所有过孔通过一个总连接过孔连接起来，则检测时范围太大，对于仅有个别绝缘层发生阳离子迁移的现象可能检测不够准确，因此将待测PCB样品分成多个区域，并且在每个区域可设置多个总连接过孔，有利于达到既满足检测精度又方便检测的目的。
通过将同一个区域内的所有子连接过孔连接到该区域的总连接过孔上，并为此总连接过孔部署对应的过孔信号线，再通过此总连接过孔的信号线，检测这个区域中总连接过孔与每一个导电叠层的之间的电阻值，这既减少了检测的工作量，又不会影响检测精度
预先为待测PCB样品的每个区域设置对应的电阻阈值，表示该区域需要满足的耐电性能的要求，将每个区域的电阻值检测结果与对应的电阻阈值对比，若检测结果大于此电阻阈值，则说明这个区域满足耐电性能的要求；若检测结果小于此电阻阈值，则说明这个区域某个子连接过孔与对应的导电叠层之间发生了阳离子迁移，为了准确定位阳离子迁移发生的位置，再依次检测该区域各个子连接过孔与对应的导电叠层之间的电阻值，直到确定出发生阳离子迁移的子连接过孔。
本发明各个实施例至少具有如下有益效果：
1、在本发明实施例中，通过为确定的待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线，并为所述待测印刷电路板上设置的每一个过孔部署对应的过孔信号线，然后通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值，实现了检测过孔与导电叠层之间的耐电性能。
2、在本发明实施例中，根据预设的PCB中各个绝缘层的规格参数，逐层铺设绝缘材料和对应的导电叠层，并在每一层导电叠层上部署对应的信号线，直至完成PCB铺设；检测此新铺设的PCB的耐电性能，根据检测结果可知新工艺或新结构的设计是否符合性能要求，如果不符合，可以根据检测结果及时调整，有利于指导新产品和新工艺的开发。
3、在本发明实施例中，在每一个过孔的内壁铺设对应的导电叠层，再在每一个导电叠层上铺设对应的信号线，这确保每一个过孔均有良好的导电性能，并且可利用此信号线检测导电叠层与过孔之间的电阻值。
4、在本发明实施例中，在过孔与其穿过的导电叠层间部署绝缘环，保证各个过孔只能通过信号线与对应的导电叠层相连，这一方面有利于防止出现过孔同时与多个导电叠层相连而出现短路现象，另一方面也有利于精确测定过孔与对应导电叠层之间的电阻值。
5、在本发明实施例中，将待测PCB样品分成多个区域，在每个区域上设置总连接过孔，用于连接该区域的所有子连接过孔，并为此总连接过孔部署对应的过孔信号线，检测时通过所述过孔信号线和所述导电叠层信号线检测总连接过孔与导电叠层之间的电阻值，即可检测该区域内所有子连接过孔与导电叠层之间的电阻值，达到既满足检测精度又方便检测的目的。
6、在本发明实施例中，预先为待测PCB样品的每个区域设置对应的电阻阈值，将每个区域的电阻值检测结果与对应的电阻阈值对比，若检测结果大于此电阻阈值，则说明这个区域满足耐电性能的要求；若检测结果小于此电阻阈值，则说明这个区域某个子连接过孔与对应的导电叠层之间发生了阳离子迁移，再依次检测该区域各个子连接过孔与对应的导电叠层之间的电阻值，直到确定出发生阳离子迁移的子连接过孔，即可准确定位阳离子迁移现象发生的位置，提高耐电性能检测的精度。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (9)
1.一种耐电性能测试方法，其特征在于，包括：
确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线；
为所述待测印刷电路板设置至少一个过孔；
为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线；
通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值。
2.根据权利要求1所述的方法，其特征在于，所述确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线，包括：
设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；
N1、根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；
N2、在所述当前绝缘层上表面铺设对应的导电叠层，对应的导电叠层面积小于当前绝缘层面积；
N3、在所述导电叠层上部署对应的导电叠层信号线；
N4、确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行N1。
3.根据权利要求1所述的方法，其特征在于，所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线，包括：
在所述每一个过孔的内壁铺设对应的导电介质，所述导电介质的表面积等于对应的过孔内壁的表面积；
在每一个所述导电介质上部署对应的过孔信号线。
4.根据权利要求1所述的方法，其特征在于，在所述待测印刷电路板上设置至少一个过孔之后，在所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线之前，进一步包括：
当所述至少一个过孔中任意过孔穿过导电叠层时，在所述过孔与穿过的导电叠层间部署绝缘环，所述绝缘环的宽度与对应的导电叠层厚度一致。
5.根据权利要求1至4任一所述的方法，其特征在于，
在所述为所述待测印刷电路板上设置至少一个过孔之前，进一步包括：将所述待测印刷电路板划分为至少两个测试区域；
所述在所述待测印刷电路板上设置至少一个过孔，包括：在每一个测试区域设置至少一个总连接过孔和至少两个子连接过孔，其中，所述总连接过孔不穿过任意一个导电叠层，所述子连接过孔穿过导电叠层。
6.根据权利要求5所述的方法，其特征在于，
所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线，包括：将所述至少两个子连接过孔连接到所述至少一个总连接过孔，为所述至少一个总连接过孔中每一个总连接过孔部署对应的过孔信号线；
所述测试每一个导电叠层与过孔之间的电阻值，包括：测试每一个测试区域中，每一个导电叠层与所述至少一个总连接过孔之间的电阻值。
7.根据权利要求6所述的方法，其特征在于，进一步包括：为每一个测试区域设置对应的电阻阈值；
在所述测试每一个测试区域中，每一个导电叠层与总连接过孔之间的电阻值之后，进一步包括：
判断当前测试区域中当前导电叠层与当前总连接过孔之间的电阻值是否小于所述电阻阈值，如果是，则分别测试与所述当前总连接过孔相连的各个子连接过孔与所述当前导电叠层间的电阻值。
8.一种耐电性能测试系统，其特征在于，包括：待测印刷电路板和测试装置；其中，
所述待测印刷电路板包括：
至少一个导电叠层，且每一个所述导电叠层上部署有对应的导电叠层信号线；以及至少一个过孔，每一个所述过孔部署有对应的过孔信号线；
所述测试装置，通过所述待测印刷电路板中的所述导电叠层信号线与所述过孔信号线，测试每一个所述导电叠层与所述过孔之间的电阻值。
9.根据权利要求8所述的测试系统，其特征在于，
所述待测印刷电路板，包括：至少两个测试区域，每一个测试区域具有至少一个总连接过孔和至少两个子连接过孔，其中，所述总连接过孔不穿过任意一个所述导电叠层，所述子连接过孔穿过导电叠层，所述至少两个子连接过孔与所述至少一个总连接过孔相连，所述至少一个总连接过孔中每一个总连接过孔部署有对应的过孔信号线；
所述测试装置，用于保存所述测试区域对应的电阻阈值，测试每一个测试区域中，每一个导电叠层与所述至少一个总连接过孔之间的电阻值，判断当前测试区域中当前导电叠层与当前总连接过孔之间的电阻值是否小于所述电阻阈值设置单元设置的电阻阈值，如果是，则分别测试与所述当前总连接过孔相连的各个子连接过孔与所述当前导电叠层间的电阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610726449.5A CN106324349B (zh) | 2016-08-25 | 2016-08-25 | 一种耐电性能测试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610726449.5A CN106324349B (zh) | 2016-08-25 | 2016-08-25 | 一种耐电性能测试方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106324349A CN106324349A (zh) | 2017-01-11 |
| CN106324349B true CN106324349B (zh) | 2019-01-11 |
Family
ID=57790980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610726449.5A Active CN106324349B (zh) | 2016-08-25 | 2016-08-25 | 一种耐电性能测试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106324349B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112188725B (zh) * | 2020-09-25 | 2021-10-08 | 深圳市景旺电子股份有限公司 | 印刷电路板的阻抗测试模块及印刷电路板的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1473378A (zh) * | 2000-11-01 | 2004-02-04 | Jsr株式会社 | 测量电阻用的连接器和用于电路板的电阻测量装置以及测量方法 |
| CN101932191A (zh) * | 2009-06-25 | 2010-12-29 | 北京普源精电科技有限公司 | 一种测量设备及其放大电路、阻抗部件和多层印刷电路板 |
| CN101983004A (zh) * | 2010-09-21 | 2011-03-02 | 深圳创维数字技术股份有限公司 | Pcb板成品绝缘可靠性测试的图形结构及其方法 |
| CN102645586A (zh) * | 2011-06-09 | 2012-08-22 | 北京京东方光电科技有限公司 | 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法 |
| CN103730384A (zh) * | 2013-12-13 | 2014-04-16 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
| CN103743974A (zh) * | 2013-12-26 | 2014-04-23 | 广州兴森快捷电路科技有限公司 | 可靠性测试板以及印制电路板的耐caf性能测试方法 |
| CN105142331A (zh) * | 2015-09-02 | 2015-12-09 | 浪潮电子信息产业股份有限公司 | 一种改善pcb板caf效应的过孔摆放方法 |
| CN105527559A (zh) * | 2015-11-30 | 2016-04-27 | 北大方正集团有限公司 | 测试线路板、其制作方法、测试方法以及测试系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666855A (ja) * | 1991-08-17 | 1994-03-11 | Taiyo Kogyo Kk | プリント基板の低抵抗検査方法 |
-
2016
- 2016-08-25 CN CN201610726449.5A patent/CN106324349B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1473378A (zh) * | 2000-11-01 | 2004-02-04 | Jsr株式会社 | 测量电阻用的连接器和用于电路板的电阻测量装置以及测量方法 |
| CN101932191A (zh) * | 2009-06-25 | 2010-12-29 | 北京普源精电科技有限公司 | 一种测量设备及其放大电路、阻抗部件和多层印刷电路板 |
| CN101983004A (zh) * | 2010-09-21 | 2011-03-02 | 深圳创维数字技术股份有限公司 | Pcb板成品绝缘可靠性测试的图形结构及其方法 |
| CN102645586A (zh) * | 2011-06-09 | 2012-08-22 | 北京京东方光电科技有限公司 | 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法 |
| CN103730384A (zh) * | 2013-12-13 | 2014-04-16 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
| CN103743974A (zh) * | 2013-12-26 | 2014-04-23 | 广州兴森快捷电路科技有限公司 | 可靠性测试板以及印制电路板的耐caf性能测试方法 |
| CN105142331A (zh) * | 2015-09-02 | 2015-12-09 | 浪潮电子信息产业股份有限公司 | 一种改善pcb板caf效应的过孔摆放方法 |
| CN105527559A (zh) * | 2015-11-30 | 2016-04-27 | 北大方正集团有限公司 | 测试线路板、其制作方法、测试方法以及测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106324349A (zh) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101697001B (zh) | 一种检测多层印制电路板层间位置偏移的方法 | |
| CN106197250B (zh) | Pcb板内层偏位的测试方法 | |
| CN103743991A (zh) | Pcb板的导电孔电性能测试方法及装置 | |
| CN203423847U (zh) | 能进行对准度检测的多层电路板 | |
| CN109600941A (zh) | 一种pcb多层线路板层间尺寸变化测量方法 | |
| CN105137263B (zh) | 一种多料号合拼板电性能测试方法 | |
| CN205228374U (zh) | 一种快速筛检金属件尺寸缺陷的装置 | |
| CN103743974A (zh) | 可靠性测试板以及印制电路板的耐caf性能测试方法 | |
| CN104422845B (zh) | 一种pcb电气性能测试点的智能四线选点方法 | |
| CN102539996A (zh) | 多层电路板层检测方法和系统 | |
| CN207589270U (zh) | 测试电路板 | |
| CN201260269Y (zh) | 一种印刷线路板 | |
| CN104793055A (zh) | 一种织物表面比电阻和体积比电阻测试装置 | |
| CN106324349B (zh) | 一种耐电性能测试方法及系统 | |
| CN101071150A (zh) | 柔性电路板的线路通断检测方法 | |
| CN108181572A (zh) | 飞针测试机测试方法、装置、计算机设备及存储介质 | |
| CN109029225A (zh) | 一种微盲孔镭射成孔质量定期检测方法 | |
| CN105259463A (zh) | 一种高密度积层板覆铜线路层短路点和断路点测试方法 | |
| CN105912783B (zh) | 一种对pcb设计方案进行检测的方法及装置 | |
| CN102621390A (zh) | 方块电阻测量方法以及方块电阻测量装置 | |
| CN206292358U (zh) | 电路板测试治具 | |
| CN205027871U (zh) | 一种电路板的检测装置 | |
| CN205749805U (zh) | 一种非任意层pcb板的耐电流检测结构 | |
| CN106093735A (zh) | 一种印刷电路板耐电压测试方法及装置 | |
| CN207491309U (zh) | 一种检测盲孔导通性的hdi线路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |