CN203446096U - 多层电路板及其钻孔深度测试线路 - Google Patents

多层电路板及其钻孔深度测试线路 Download PDF

Info

Publication number
CN203446096U
CN203446096U CN201320395009.8U CN201320395009U CN203446096U CN 203446096 U CN203446096 U CN 203446096U CN 201320395009 U CN201320395009 U CN 201320395009U CN 203446096 U CN203446096 U CN 203446096U
Authority
CN
China
Prior art keywords
conductive layer
test pad
circuit board
module
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320395009.8U
Other languages
English (en)
Inventor
徐学军
田国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN WUZHU TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN WUZHU TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN WUZHU TECHNOLOGY Co Ltd filed Critical SHENZHEN WUZHU TECHNOLOGY Co Ltd
Priority to CN201320395009.8U priority Critical patent/CN203446096U/zh
Application granted granted Critical
Publication of CN203446096U publication Critical patent/CN203446096U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

本实用新型提供了一种多层电路板钻孔深度测试线路，其包括：具有叠层结构的多个导电层；公共测试焊盘和多个导通性测试焊盘，形成在多层电路板的顶层或者底层；导通孔，分别设置在所述公共测试焊盘和所述导通性测试焊盘所在位置，并且所述公共测试焊盘所在位置的导通孔分别延伸并与所述多个导电层分别电性连接，所述导通性测试焊盘所在位置的导通孔分别延伸到其对应的导电层并与所述导电层进行电性连接；其中，每一个导电层分别设置有并联线路模块或串联线路模块，且所述导电层的并联线路模块或串联线路模块分别通过所述导通孔连接到所述导通性测试焊盘。本实用新型还同时提供一种采用上述钻孔深度测试线路的多层电路板。

Description

多层电路板及其钻孔深度测试线路
技术领域
本实用新型涉及电路板测试技术，特别地，涉及一种多层电路板及其钻孔深度测试线路。 
背景技术
在多层线路板的制作过程中，对钻孔工艺有很高的要求，其中包括对成品板钻孔深度的控制。客户对钻孔深度的精度要求一般以层再加减数个密耳(mil，线路板行业常用的长度单位，1密耳＝千分之一英寸)做限制，即从压制好的多层线路板表面算起，要求从表面钻孔到第几层板。钻孔时，钻嘴要到达线路板内部的深度是由钻机参数精确控制的，但由于线路板在压合的过程中其层间厚度与理论值会有一定的差异，并受生产过程中公差的影响，根据理论设定的钻孔深度参数往往无法达到客户的要求。通常业界采用深度计来测试钻孔深度，但是深度计精度较低，一般只能测出一个大概的深度值，无法满足对高精度的钻孔深度控制工艺要求。另一种测试方法是将成品板钻孔部位做切片分析然后用显微镜观察测出孔的深度，这种方法精度非常高，但效率低，且要毁坏成品板，造成成本浪费。 
实用新型内容
为解决上述问题，本实用新型提供一种测试精度较高且测试速度较快的多层电路板及其钻孔深度测试线路。 
本实用新型提供的多层电路板钻孔深度测试线路包括：具有叠层结构的多个导电层；公共测试焊盘和多个导通性测试焊盘，形成在多层电路板的顶层或者底层，所述公共测试焊盘与所述多个导电层之间为一对多的对应关系，且每一个导通性测试焊盘分别对应于所述多层电路板的其中一个导电层；导通孔，分别设置在所述公共测试焊盘和所述导通性 测试焊盘所在位置，并且所述公共测试焊盘所在位置的导通孔分别延伸并与所述多个导电层分别电性连接，所述导通性测试焊盘所在位置的导通孔分别延伸到其对应的导电层并与所述导电层进行电性连接；其中，每一个导电层分别设置有并联线路模块或串联线路模块，且所述导电层的并联线路模块或串联线路模块分别通过所述导通孔连接到所述导通性测试焊盘。 
本实用新型提供的多层电路板钻孔深度测试线路一较佳实施例中，所述多个导通性测试焊盘沿直线依次顺序排列，从而形成一个测试焊盘列，且所述公共测试焊盘邻近于所述测试焊盘列的中间部分。 
本实用新型提供的多层电路板钻孔深度测试线路一较佳实施例中，所述并联线路模块包括多个相互平行且间隔设置的并联排线。 
本实用新型提供的多层电路板钻孔深度测试线路一较佳实施例中，所述串联线路模块包括相互连接的导线。 
本实用新型提供的多层电路板钻孔深度测试线路一较佳实施例中，各个导电层的串联线路模块和串联线路模块之间在所述叠层结构中呈相互重合状态。 
本实用新型提供的多层电路板钻孔深度测试线路一较佳实施例中，各个导电层的并联线路模块和并联线路模块之间在所述叠层结构中呈相互重合状态。 
本实用新型提供的多层电路板钻孔深度测试线路一较佳实施例中，各个导电层的串联线路模块和并联线路模块之间在所述叠层结构中呈相互分离状态。 
本实用新型提供的多层电路板钻孔深度测试线路一较佳实施例中，所述多层电路板的第n导电层制作有并联线路模块，且第n+1导电层制作有串联线路模块。 
本实用新型提供的多层电路板包括：多个电路子板，所述多个电路子板呈叠层结构，且每个电路子板分别包括导电层和绝缘基板，所述导电层分别形成有导电线路；其中，外层的导电层设置有公共测试焊盘和多个导通性测试焊盘，所述公共测试焊盘与所述多个导电层之间为一对 多的对应关系，且每一个导通性测试焊盘分别对应于所述多层电路板的其中一个导电层；所述公共测试焊盘和所述导通性测试焊盘所在位置分别设置有导通孔，并且所述公共测试焊盘所在位置的导通孔分别延伸并与所述多个导电层分别电性连接，所述导通性测试焊盘所在位置的导通孔分别延伸到其对应的导电层并与所述导电层进行电性连接；并且，每一个导电层分别设置有并联线路模块或串联线路模块，且所述导电层的并联线路模块或串联线路模块分别通过导通孔连接到其对应的导通性测试焊盘。 
本实用新型提供的多层电路板一较佳实施例中，各个导电层的串联线路模块和串联线路模块之间在所述叠层结构中呈相互重合状态，各个导电层的并联线路模块和并联线路模块之间在所述叠层结构中呈相互重合状态，各个导电层的串联线路模块和并联线路模块之间在所述叠层结构中呈相互分离状态。 
本实用新型提供的多层电路板及其钻孔深度测试线路，可以仅仅通过检测所述公共测试焊盘与所述导通性测试焊盘之间是否电性导通，便可以获知所述钻孔到底到达哪一层，从而得到较为精确的钻孔深度，因此，采用本实用新型提供的多层电路板钻孔深度测试线路可以简单高效地实现钻孔深度测试，提高测试速度且满足高精度的钻孔深度控制工艺要求，并且采用所述多层电路板钻孔深度测试线路可以对多层电路板全面地进行钻孔深度测试，避免出现漏检。 
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中： 
图1是本实用新型提供的多层电路板的分解示意图； 
图2是图1所示的多层电路板相互压合之后形成的叠层结构的示意 图； 
图3是本实用新型提供的多层电路板钻孔深度测试线路的平面示意图。 
具体实施方式
下面将对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。 
为解决现有技术的钻孔深度测试方案存在的测试精度较低的问题，本实用新型提供了一种多层电路板钻孔深度测试线路。请参阅图1，其为本实用新型提供的具有钻孔深度测试线路的多层电路板的结构示意图。所述多层电路板100包括N个相互之间绝缘间隔设置的导电层L1～LN，所述导电层L1～LN可以根据需要被图案化处理形成导电线路。其中，相邻两个导电层L1～LN之间分别设置有绝缘基板S1～SN-1，假设导电层L1位于顶层，而导电层LN位于底层，则所述导电层L1～LN-1可以分别对应地设置在所述绝缘基板S1～SN-1表面，且所述导电层LN设置在所述绝缘基板SN-1底面。所述导电层L1～LN和所述绝缘基板S1～SN-1可以相互压合从而形成如图2所示的叠层结构，相当于所述多层电路板100可以具有N-1层相互压合的电路子板B1～BN-1，每层电路子板分别包括一个绝缘基板S1～SN-1和压合在所述绝缘基板表面的导电层L1～LN-1，且底层电路子板的底面还压合有位于底层的导电层LN。 
为便于理解，以下分别将所述导电层L1～LN命名为第一导电层L1、第二导电路层L2、....和第N导电层LN，将所述绝缘基板S1～SN-1命名为第一绝缘基板S1、第二绝缘基板S2、....和第N-1绝缘基板LN-1，相对应地，可以将所述多层电路子板B1～BN-1分别命名为第一电路子板B1、第二电路子板B2、....和第N-1电路子板BN-1。其中，所述电路子板B1～BN-1之间可以设置有导通孔，所述导通孔的位置和深度可以根据实际电路需 要而定，且各层电路子板B1～BN-1之间可以通过所述导通孔实现连接。 
请一并参阅图3，其为本实用新型提供的多层电路板钻孔深度测试线路的平面示意图。所述多层电路板100的N个导电层L1～LN分别至少包括并联线路模块或串联线路模块，且所述N个导电层L1～LN的外层导电层，比如顶层(即第一导电层L1)或者底层(即第N导电层LN)，可以定义有测试单元，所述测试单元可以具有焊盘区域110和钻孔区域120。 
其中，所述测试层的测试区域110可以包括一个公共测试焊盘P0和N个导通性测试焊盘P1、P2、…和PN，其中，所述N个导通性测试焊盘P1、P2、…和PN可以沿直线依次顺序排列，从而形成一个测试焊盘列。所述公共测试焊盘P0邻近于所述测试焊盘列的中间部分。 
所述公共测试焊盘P0与所述N个导电层L1～LN之间为一对多的对应关系，所述N个导通性测试焊盘P1、P2、…和PN与所述N个导电层L1～LN之间为一一对应的关系。并且，所述公共测试焊盘P0和所述导通性测试焊盘P1、P2、…和PN所在的位置分别形成有导通孔，其中，所述公共测试焊盘P0所在位置的导通孔分别延伸并与所述N个导电层L1～LN分别电性连接；所述导通性测试焊盘P1、P2、…和PN所在位置的导通孔分别延伸并电性连接到其对应的导电层，并且通过所述导电层L1～LN的内部引线与所述导电层L1～LN的并联线路模块或者串联线路模块相连接。 
所述测试层的钻孔区域120可以同时制作有并联线路模块121和串联线路模块122，其中所述并联线路模块121和所述串联线路模块122在空间上相互分离。所述并联线路模块121可以包括多个相互平行且间隔设置的并联排线，所述串联线路模块122可以包括相互连接的长城状导线。并且，各个导电层L1～LN的并联线路模块分别与所述钻孔区域120的并联线路模块121的位置相对，从而使得各个导电层L1～LN的并联线路模块相互之间在所述叠层结构中呈相互重合状态。 
相类似的，各个导电层L1～LN的串联线路模块分别与所述钻孔区域120的串联线路模块122的位置相对，从而使得各个导电层L1～LN的串联线路模块相互之间在所述叠层结构中同样呈相互重合状态。由于所述 钻孔区域120的并联线路模块121和串联线路模块122在空间上相互分离，因此，各个导电层L1～LN的串联线路模块和并联线路模块之间在所述叠层结构中同样呈相互分离状态。 
在具体实施例中，所述N个导电层L1～LN中，第n导电层Ln可以制作有并联线路模块，且第n+1导电层Ln+1可以制作有串联线路模块，其中1<n<N。也即是说，在所述N个导电层L1～LN中，相邻两个导电层可以分别设置并联线路模块和串联线路模块。 
采用以上描述的多层电路板钻孔深度测试线路可以简单方便进行钻孔深度测试。具体地，在进行钻孔深度测试时，可以在所述测试区域120的并联线路模块121的并联排线和串联线路模块122的长城状导线钻孔，并采用万用表分别测试所述公共测试焊盘P0与所述导通性测试焊盘P1、P2、…和PN之间是否电性导通。 
具体地，如果所述公共测试焊盘P0与设置有并联线路模块的第n层导电层Ln所对应的第n个测试焊盘Pn之间导通，则意味着钻孔并未钻透所述第n层导电层Ln；如果所述公共测试焊盘P0与设置有串联线路模块的第n+1层导电层Ln+1所对应的第n+1个测试焊盘Pn+1之间断开，则意味着钻孔已经钻透所述第n+1层导电层Ln+1；如果所述公共测试焊盘P0与所述第n个测试焊盘Pn之间断开，并且与所述第n+1个测试焊盘Pn+1之间导通，则意味着所述钻孔恰好钻透所述第n层导电层Ln而且并未钻透所述第n+1层导电层Ln+1。 
由此可见，通过本实用新型提供的多层电路板钻孔深度测试线路，在进行钻孔之后，仅仅通过检测所述公共测试焊盘P0与所述导通性测试焊盘P1、P2、…和PN之间是否电性导通，便可以获知所述钻孔到底到达哪一层，从而得到较为精确的钻孔深度，因此，采用本实用新型提供的多层电路板钻孔深度测试线路可以简单高效地实现钻孔深度测试，提高测试速度且满足高精度的钻孔深度控制工艺要求，并且采用所述多层电路板钻孔深度测试线路可以对多层电路板全面地进行钻孔深度测试，避免出现漏检。 
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专 利范围，凡是利用本实用新型说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本实用新型的专利保护范围内。 

Claims (10)

1.一种多层电路板钻孔深度测试线路，其特征在于，包括： 
具有叠层结构的多个导电层； 
公共测试焊盘和多个导通性测试焊盘，形成在多层电路板的顶层或者底层，所述公共测试焊盘与所述多个导电层之间为一对多的对应关系，且每一个导通性测试焊盘分别对应于所述多层电路板的其中一个导电层； 
导通孔，分别设置在所述公共测试焊盘和所述导通性测试焊盘所在位置，并且所述公共测试焊盘所在位置的导通孔分别延伸并与所述多个导电层分别电性连接，所述导通性测试焊盘所在位置的导通孔分别延伸到其对应的导电层并与所述导电层进行电性连接； 
其中，每一个导电层分别设置有并联线路模块或串联线路模块，且所述导电层的并联线路模块或串联线路模块分别通过所述导通孔连接到所述导通性测试焊盘。 
2.根据权利要求1所述的多层电路板钻孔深度测试线路，其特征在于，所述多个导通性测试焊盘沿直线依次顺序排列，从而形成一个测试焊盘列，且所述公共测试焊盘邻近于所述测试焊盘列的中间部分。 
3.根据权利要求1所述的多层电路板钻孔深度测试线路，其特征在于，所述并联线路模块包括多个相互平行且间隔设置的并联排线。 
4.根据权利要求3所述的多层电路板钻孔深度测试线路，其特征在于，所述串联线路模块包括相互连接的导线。 
5.根据权利要求1至4中任一项所述的多层电路板钻孔深度测试线路，其特征在于，各个导电层的串联线路模块和串联线路模块之间在所述叠层结构中呈相互重合状态。 
6.根据权利要求5所述的多层电路板钻孔深度测试线路，其特征在于，各个导电层的并联线路模块和并联线路模块之间在所述叠层结构中呈相互重合状态。 
7.根据权利要求6所述的多层电路板钻孔深度测试线路，其特征在于，各个导电层的串联线路模块和并联线路模块之间在所述叠层结构 中呈相互分离状态。 
8.根据权利要求7所述的多层电路板钻孔深度测试线路，所述多层电路板的第n导电层制作有并联线路模块，且第n+1导电层制作有串联线路模块。 
9.一种多层电路板，其特征在于，包括： 
多个电路子板，所述多个电路子板呈叠层结构，且每个电路子板分别包括导电层和绝缘基板，所述导电层分别形成有导电线路； 
其中，外层的导电层设置有公共测试焊盘和多个导通性测试焊盘，所述公共测试焊盘与多个导电层之间为一对多的对应关系，且每一个导通性测试焊盘分别对应于所述多层电路板的其中一个导电层； 
所述公共测试焊盘和所述导通性测试焊盘所在位置分别设置有导通孔，且所述公共测试焊盘所在位置的导通孔分别延伸并与所述多个导电层分别电性连接，所述导通性测试焊盘所在位置的导通孔分别延伸到其对应的导电层并与所述导电层进行电性连接； 
并且，每一个导电层分别设置有并联线路模块或串联线路模块，且所述导电层的并联线路模块或串联线路模块分别通过导通孔连接到其对应的导通性测试焊盘。 
10.根据权利要求9所述的多层电路板，其特征在于，各个导电层的串联线路模块和串联线路模块之间在所述叠层结构中呈相互重合状态，各个导电层的并联线路模块和并联线路模块之间在所述叠层结构中呈相互重合状态，各个导电层的串联线路模块和并联线路模块之间在所述叠层结构中呈相互分离状态。 
CN201320395009.8U 2013-07-04 2013-07-04 多层电路板及其钻孔深度测试线路 Expired - Lifetime CN203446096U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320395009.8U CN203446096U (zh) 2013-07-04 2013-07-04 多层电路板及其钻孔深度测试线路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320395009.8U CN203446096U (zh) 2013-07-04 2013-07-04 多层电路板及其钻孔深度测试线路

Publications (1)

Publication Number Publication Date
CN203446096U true CN203446096U (zh) 2014-02-19

Family

ID=50097103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320395009.8U Expired - Lifetime CN203446096U (zh) 2013-07-04 2013-07-04 多层电路板及其钻孔深度测试线路

Country Status (1)

Country Link
CN (1) CN203446096U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517337A (zh) * 2015-11-25 2016-04-20 武汉光迅科技股份有限公司 一种高可靠性柔性板及其装配系统
CN112404478A (zh) * 2020-11-05 2021-02-26 南京航浦机械科技有限公司 一种复合材料/金属材料叠层结构自适应钻孔装置及其方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517337A (zh) * 2015-11-25 2016-04-20 武汉光迅科技股份有限公司 一种高可靠性柔性板及其装配系统
CN105517337B (zh) * 2015-11-25 2018-03-27 武汉光迅科技股份有限公司 一种高可靠性柔性板及其装配系统
CN112404478A (zh) * 2020-11-05 2021-02-26 南京航浦机械科技有限公司 一种复合材料/金属材料叠层结构自适应钻孔装置及其方法
CN112404478B (zh) * 2020-11-05 2021-10-01 南京航浦机械科技有限公司 一种复合材料/金属材料叠层结构自适应钻孔装置及其方法

Similar Documents

Publication Publication Date Title
CN103376402B (zh) 多层电路板钻孔深度测试方法
TWI412307B (zh) Production method of printed circuit board and printing substrate
CN101876687B (zh) 一种pcb板背钻深度测试方法
CN103533748B (zh) 一种高密度互连印刷电路板镭射对准度测试结构与方法
CN105764241A (zh) 一种印制板产品对准度测试方法
CN103376050B (zh) 多层电路板钻孔深度测试方法
CN109121305B (zh) 一种pcb背钻控制方法及pcb
CN102480852B (zh) 电路板的制作方法
CN205749810U (zh) Pcb板内层偏位测试装置
CN103517556B (zh) 一种电路板控深钻孔深度确定方法及电路板
CN104302098A (zh) 线路板层压对位靶标的结构和制作方法
CN104284512A (zh) 具背钻深度检测构造的多层电路板及其背钻深度监控方法
CN103743991A (zh) Pcb板的导电孔电性能测试方法及装置
CN203446096U (zh) 多层电路板及其钻孔深度测试线路
CN201253780Y (zh) 一种线路板钻孔深度测试片
CN108107342B (zh) 测试模块
CN105364102A (zh) 钻孔制作方法及其钻孔机
CN103983809A (zh) Pcb板及其在线测试结构以及该在线测试结构的制造方法
CN102445141B (zh) 一种多层电路板层检测方法和装置
CN104582238B (zh) 一种pcb板及其制造方法
CN109526135A (zh) 一种线路板可靠性评价方法
CN203443540U (zh) 多层电路板及其钻孔深度测试线路
CN107449349A (zh) 印刷电路板
US9476934B2 (en) Inspection apparatus and inspection method for inspecting a wiring board
CN103363944A (zh) 一种去钻污咬蚀率及均匀度的测试方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20140219