KR20050055619A - 접속 유닛, 피측정 디바이스 탑재보드, 프로브 카드 및디바이스 인터페이스부 - Google Patents

접속 유닛, 피측정 디바이스 탑재보드, 프로브 카드 및디바이스 인터페이스부 Download PDF

Info

Publication number
KR20050055619A
KR20050055619A KR1020047003739A KR20047003739A KR20050055619A KR 20050055619 A KR20050055619 A KR 20050055619A KR 1020047003739 A KR1020047003739 A KR 1020047003739A KR 20047003739 A KR20047003739 A KR 20047003739A KR 20050055619 A KR20050055619 A KR 20050055619A
Authority
KR
South Korea
Prior art keywords
socket
board
connector
hole
connection unit
Prior art date
Application number
KR1020047003739A
Other languages
English (en)
Other versions
KR100717479B1 (ko
Inventor
겐타로 후쿠시마
마사시 호시노
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20050055619A publication Critical patent/KR20050055619A/ko
Application granted granted Critical
Publication of KR100717479B1 publication Critical patent/KR100717479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

IC 소켓이 탑재된 퍼포먼스 보드와 IC 소켓에 지지되는 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 접속 유닛에 있어서, 퍼포먼스 보드와 대향해서 설치되는 지지기판과 지지기판상에서의 위치가 변경가능하도록 지지기판상에 설치되어 퍼포먼스 보드가 가지는 퍼포먼스 보드측 커넥터와 접속되는 접속 유닛측 커넥터를 포함하는 접속 유닛을 제공한다.

Description

접속 유닛, 피측정 디바이스 탑재보드, 프로브 카드 및 디바이스 인터페이스부 {COUPLING UNIT, DEVICE UNDER TEST MOUNTING BOARD, PROBE CARD AND DEVICE INTERFACE UNIT}
본 발명은 시험 장치에 관한 것이다. 특히 본 발명은 퍼포먼스 보드, 프로브 카드, 소켓 보드라고 일반적으로 불리는 것으로서, 피측정 디바이스 (DUT：device under test)를 탑재하기 위해서 사용되는 피측정 디바이스 탑재보드 및 피측정 디바이스 탑재보드와 시험장치 본체를 접속하는 접속 유닛의 구조에 관한 것이다. 또한, 본 출원은 하기 일본 특허 출원과 관련된다. 문헌 참조에 의한 첨부가 인정되는 지정국에 대해서는 하기 출원에 기재된 내용을 참조하여 본 출원에 포함해서 본 출원 기재의 일부로 한다.
일본특허출원 2002－317287호 출원일　2002년 10월 31일
일본특허출원 2002－338560호 출원일　2002년 11월 21일
도 14는 IC시험장치의 한 구성 개요를 나타낸 것으로, 우선 도 14를 참조해서 IC시험장치의 구성을 간단하게 설명한다.
IC시험장치는 크게 나누어 메인프레임 1, 테스트헤드 2 및 디바이스 인터페이스부(DUT 인터페이스부) 3으로 구성되며, 메인프레임 1과 테스트헤드 2는 케이블 4에 의해 접속되고, 디바이스 인터페이스부 3은 테스트헤드 2상에 탑재되어 테스트헤드 2와 접속되고 있다.
디바이스 인터페이스부 3은 본 예에서는 기판 11, 다수(예를 들면, 수천개)의 케이블 12를 갖춘 메인보드(메인보드유닛) 10, 일반적으로 퍼포먼스 보드라고 칭해지는 피측정 디바이스 탑재 보드 20 및 IC 소켓 320으로 구성되며, 기판 11은 그 하면에 테스트헤드 2와 접속하기 위한 커넥터(도시하지 않음)를 구비하고 있다.
케이블 12는 그 하단이 기판 11에 납땜 되어 있거나 또는 커넥터를 통해서 접속되어 있고, 상단은 커넥터 등 (도시하지 않음)을 통해서 피측정 디바이스 탑재보드 20에 접속되어 있다. 피측정 디바이스 탑재보드 20상에는 본 예에서는 하나의 IC 소켓 320이 실장되어 있다. 도 14에서 40은 IC 소켓 320에 장착된 피측정 디바이스(피측정IC)를 나타낸다. 또 13은 케이블 12를 덮는 커버를 나타낸다.
도 15는 상기와 같은 구성을 가진 IC시험 장치에 있어서의 피측정 디바이스 탑재보드 20의 종래 구성 및 피측정 디바이스 탑재보드 20에 대한 피측정 디바이스 40과 커넥터(케이블 12 상단의 커넥터) 15의 접속 관계를 모식적으로 도시한 것으로, IC 소켓 320의 도시는 생략되어 있다.
피측정 디바이스 탑재보드 20은 다층 프린트 배선판구조를 가지는 것으로 하며, 또한 상면 및 하면에 소요의 전극 패드 21, 22가 각각 피측정 디바이스 40 접속용 및 커넥터 15 접속용으로 형성되어 있다.
상하면이 대응하는 전극 패드 21과 22은, 전극 패드 21, 22 부분에 스루홀 23이 각각 형성되어, 이 스루홀 23이 내층 배선 패턴 24에 의해 접속되는 것에 따라 서로 접속되어 있어, 즉 종래의 피측정 디바이스 탑재 보드 20은 전극 패드 21, 22와 내층 배선 패턴 24의 접속에 스루홀 23을 이용한다고 하는 다층 프린트 배선판구조를 채용하고 있다(예를 들면, 비특허 문헌 1 참조). 또한 도 14에서 화살표는 전기신호의 흐름을 나타낸다.
그런데 IC시험장치는 시험의 고속화가 이루어져 피측정 디바이스의 고속 시험에 예를 들면 4 Gbps라고 하는 고속 신호가 사용되는 상황이 되고 있다.
이러한 신호의 고속화에 따라, 도 15에 도시한 것과 같은 구조를 가지는 종래의 피측정 디바이스 탑재보드 20에서는 스루홀 23 주위의 설계가 반사나 대역차단의 면에서 영향을 미치게 되었다.
즉, 도 15에서 점선으로 도시한 것처럼, 스루홀 23에 있어서의 스터브 부분(여기에서는 전송선로로서 불필요한 부분을 스터브 부분 이라고 함) 25가 크기(길기) 때문에, 이 스터브 부분 25의 용량이 문제가 되어, 파형 일그러짐이나 용량성 반사가 발생하고, 이것에 의해 신호품질(파형 품질)이 손상되어 신호의 고속화에 대응할 수 없다는 문제가 종래의 피측정 디바이스 탑재보드 20에서 표면화되었다.
본 발명의 목적 중 하나는 이 문제에 비추어 스터브 용량을 줄여서, 고속 신호에 대응할 수 있도록 한 피측정 디바이스 탑재보드를 제공하는 것에 있으며, 또 그 피측정 디바이스탑재보드를 구비한 IC시험 장치의 디바이스 인터페이스부를 제공하는 것에 있다.
또한, 종래 반도체 소자 등의 전자디바이스를 시험하는 경우, 시험신호를 생성하는 시험 장치, 전자디바이스를 탑재한 퍼포먼스 보드, 시험 장치 및 퍼포먼스 보드를 전기적으로 접속하는 접속 유닛이 이용되고 있다. 퍼포먼스 보드 및 접속 유닛에는 서로 결합하는 커넥터가 대향해서 설치되어 있고, 접속 유닛측의 커넥터는 시험장치로부터 시험신호를 받아 퍼포먼스 보드측의 커넥터를 통해서 전자 디바이스에 시험 신호를 공급한다.
접속 유닛측의 커넥터 및 퍼포먼스 보드측의 커넥터는 각각 접속 유닛 및 퍼포먼스 보드의 미리 정해진 위치에 고정되어 있고, 대응하는 커넥터끼리 결합시키는 것에 의해 시험 장치와 퍼포먼스 보드를 전기적으로 접속하고 있다(예를 들면, 특허문헌 1 참조). 예를 들면 각각의 커넥터는 접속 유닛 및 퍼포먼스 보드의 가장 바깥쪽 둘레 주변에 설치되어 있다.
그러나, 접속 유닛측의 커넥터가 고정되어 있기 때문에 커넥터의 위치가 다른 퍼포먼스 보드와 접속 유닛을 접속하는 것이 곤란했다. 이 때문에 커넥터 위치가 다른 퍼포먼스 보드의 각각 대응하는 커넥터가 배치된 접속 유닛을 각각 준비할 필요가 있었다.
예를 들면, 전자 디바이스에 고주파의 시험 신호를 공급하고 싶은 경우, 퍼포먼스 보드측 커넥터로부터 전자 디바이스까지의 전송선로 길이를 짧게 하기 위해서, 퍼포먼스 보드측 커넥터를 전자 디바이스의 주변에 배치할 필요가 있다. 이 경우, 접속 유닛측의 커넥터도 퍼포먼스 보드측 커넥터의 위치에 대응해서 배치될 필요가 있지만, 종래의 접속 유닛측 커넥터는 고정되어 있기 때문에, 고주파 신호용의 접속 유닛을 준비할 필요가 있었다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 접속 유닛, 피측정 디바이스 탑재보드, 프로브 카드, 및 디바이스 인터페이스부를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있는 독립항에 기재된 특징을 조합해서 달성된다. 또 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
[특허 문헌 1]
특허공개 2000－81461호 공보(제5항, 제1－2도)
[비특허 문헌 1]
타카기 키요시 저, 「빌드업 다층 프린트 배선판기술」, 일간공업신문사, 2000년 6월 20일, p. 7－8
도 1은 본 발명에 의한 피측정 디바이스 탑재보드의 제1 실시예를 설명하기 위한 도면.
도 2는 본 발명에 의한 피측정 디바이스 탑재보드의 제2 실시예를 설명하기 위한 도면.
도 3은 본 발명에 의한 피측정 디바이스 탑재보드의 제3 실시예를 설명하기 위한 도면.
도 4는 IC시험 장치의 디바이스 인터페이스부의 각종 구성예를 설명하기 위한 도면. 도 4(a)는 디바이스 인터페이스부의 구성의 일례를 도시한 도면. 도 4(b)는 디바이스 인터페이스부의 구성의 다른 예를 도시한 도면.
도 5는 피측정 디바이스 탑재보드의 일례인 퍼포먼스 보드 300의 상세한 구성의 예를 나타낸 도면.
도 6은 소켓 기판 350의 단면 확대도의 예를 나타내는 도면. 도 6(a)은 저주파용 스루홀 374 근방의 확대도의 일례를 도시한 도면. 도 6(b)는 저주파용 스루홀 374의 근방 확대도의 다른 예를 도시한 도면. 도 6(c)은 고주파용 편면홀 382의 근방 확대도의 일례를 도시한 도면.
도 7은 도 6에 대해 설명한 각각의 예에서 생기는 반사 성분의 계측 결과의 일례를 나타내는 도면.
도 8은 고주파용 편면홀 382의 근방 확대도의 다른 예를 나타내는 도면.
도 9는 피측정 디바이스 탑재보드의 일례인 프로브 카드 400의 상세한 구성예를 나타내는 도면.
도 10은 전자 디바이스의 시험을 설명하는 도면.
도 11은 지지 기판 30의 표면도의 일례를 나타내는 도면.
도 12는 지지 기판 30 및 접속 유닛측 커넥터 64의 단면의 일례를 나타내는 도면.
도 13은 지지 기판 30의 표면도의 다른 예를 나타내는 도면.
도 14는 IC시험 장치의 전체 구성을 설명하기 위한 도면.
도 15는 피측정 디바이스 탑재 보드의 종래 구조를 설명하기 위한 도면.
상기 목적을 달성하기 위해서, 본 발명의 제1 형태는 IC 소켓이 탑재된 피측정 디바이스 탑재보드와 상기 IC 소켓에 지지되는 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 접속 유닛에 있어서, 상기 피측정 디바이스 탑재 보드와 대향하여 설치되는 지지 기판 및 상기 지지 기판상에 있어서의 위치가 변경 가능하도록 상기 지지 기판상에 설치되며, 상기 피측정 디바이스 탑재보드가 구비하는 퍼포먼스 보드측 커넥터와 접속되는 접속 유닛측 커넥터를 포함하는 접속 유닛을 제공한다.
상기 지지 기판은, 상기 접속 유닛측 커넥터를 착탈하는 것이 가능하며, 상기 접속 유닛측 커넥터를 상기 지지 기판에서 분리하여, 상기 퍼포먼스 보드측 커넥터의 배치 위치가 다른 타 피측정 디바이스 탑재보드에 대응한 배치 위치 관계가 되는 다른 지지 기판으로 교환 가능한 구조를 가져도 좋다.
상기 지지 기판은, 상기 접속 유닛측 커넥터를 착탈하는 것이 가능하며, 상기 접속 유닛측 커넥터를 상기 지지 기판에서 분리하여, 상기 퍼포먼스 보드측 커넥터의 배치 위치가 다른 타 피측정 디바이스 탑재보드에 대응한 배치 위치 관계가 되는 다른 지지 기판으로 교환 가능한 구조를 가져도 좋다.
상기 접속 유닛은 지지 기판상에 있어서 상호 거리가 변경 가능하도록 지지 기판 상에 설치되는 복수의 상기 접속 유닛측 커넥터를 포함하는 것이 바람직하다. 또한, 접속 유닛측 커넥터는 접속 유닛과 피측정 디바이스 탑재보드가 접속했을 경우 IC 소켓의 탑재 위치에 대한 거리가 변경 가능하도록 설치되어 있어도 좋다.
또한, 접속 유닛은 일단이 접속 유닛측 커넥터에 고정되어 접속 유닛측 커넥터와 시험 장치를 전기적으로 접속하는 접속 케이블을 더욱 포함하며, 지지 기판은 접속측 유닛측 커넥터를 지지하는 위치에 접속 유닛측 커넥터가 통과 가능한 크기의 관통공을 가져도 좋다.
또한, 접속 유닛은 일단이 상기 접속 유닛측 커넥터에 고정되어 접속 유닛측 커넥터와 시험 장치를 전기적으로 접속하는 접속케이블을 더욱 포함하며, 지지 기판은 접속 유닛측 커넥터의 변경 가능한 복수의 위치 사이에 걸쳐 설치되어 접속 케이블이 통과하는 관통공을 가져도 좋다.
또한, 지지 기판은 접속 유닛과 피측정 디바이스 탑재 보드가 접속했을 경우의 IC 소켓의 탑재 위치를 중심으로 직경방향 및 둘레방향의 어느 쪽에도 위치를 변경 가능하게 접속 유닛측 커넥터를 지지해도 좋다.
또한, 지지 기판과 대략 평행한 면에 있어서 IC 소켓 및 접속 유닛측 커넥터의 단면은 각각 직사각형이며, 직경 방향에 있어서, 접속 유닛측 커넥터를 IC 소켓의 탑재 위치와 가장 가까운 위치에 지지하는 경우, 지지 기판은 접속 유닛측 커넥터 단면의 장변이 IC 소켓 단면의 가장 가까운 변과 대향하게 접속 유닛측 커넥터를 지지해도 좋다.
또한, 지지 기판은 지지 기판상에 있어서 미리 정해진 복수의 위치에 각각 설치되어 접속 유닛측 커넥터가 변경 가능한 위치를 지정하는 복수의 커넥터 위치결정부재를 포함하여도 좋다.
또한, 접속 유닛측 커넥터에는 서로 결합하는 홈 및 돌기 중 일방이 있고, 복수의 커넥터 위치결정부재에는 홈 및 돌기 중 타방이 있으며, 지지기판은 접속 유닛측 커넥터의 홈 또는 돌기와 커넥터 위치결정부재의 홈 또는 돌기를 결합시키는 것에 의해 접속 유닛측 커넥터를 지지해도 좋다.
또한, 피측정 디바이스 탑재 보드는 복수의 IC 소켓을 탑재하고, 접속 유닛은 복수의 IC 소켓에 대응해 설치된 복수의 접속 유닛측 커넥터를 포함하며, 지지 기판은 복수의 접속 유닛측 커넥터의 각각을 지지 기판상에 있어서 위치가 변경 가능하도록 지지해도 좋다.
또한, 접속 유닛은 지지 기판상에 설치되어, 직경이 소정 크기 이하인 피측정 디바이스 탑재보드를 지지하는 위치를 결정하는 소구경 퍼포먼스 보드 위치결정부재 및 지지기판상에 있어서 소구경 퍼포먼스 보드 위치결정부재보다 IC 소켓의 탑재위치로부터 먼 위치에 설치되어 직경이 소정 크기보다 큰 피측정 디바이스 탑재보드를 지지해야 할 위치를 결정하는 대구경 퍼포먼스 보드 위치결정부재를 포함하여도 좋다.
본 발명의 제2의 형태에 의하면, 전자 디바이스와 상기 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 피측정 디바이스 탑재보드로, 전자 디바이스를 지지하는 IC 소켓, IC 소켓을 지지하는 소켓 기판, 전자 디바이스에 공급하는 시험신호를 시험장치로부터 받아서 IC 소켓에 공급하는 고주파 신호용 커넥터, 그리고 고주파 신호용 커넥터보다 IC 소켓으로부터 먼 위치에 설치되어 고주파 신호용 커넥터가 IC 소켓에 공급하는 시험신호보다 주파수가 낮은 신호를 시험장치로부터 받아 IC 소켓에 공급하는 저주파 신호용 커넥터를 포함하는 것을 특징으로 하는 피측정 디바이스 탑재보드를 제공한다.
소켓 기판은 저주파 신호용 커넥터에 전기적으로 접속하고, 고주파 신호용 커넥터에 전기적으로 접속하여, 소켓 기판의 고주파 신호용 커넥터가 설치된 하면부터 소켓 기판의 상면에 못 미친 중층 위치까지 형성된 고주파용 편면홀과 소켓 기판에 있어서, 고주파용 편면홀보다 소켓 기판의 외주 측에 설치되어 소켓 기판의 저주파 신호용 커넥터가 설치된 하면부터 소켓 기판의 전자 디바이스를 탑재하는 상면까지 관통하는 저주파용 스루홀을 가져도 좋다.
소켓 기판은 전자 디바이스의 고주파 신호용 핀에 전기적으로 접속하여 소켓 기판의 상면에서 하면까지 관통한 고주파용 스루홀과 소켓 기판에 있어서 고주파용 스루홀보다 소켓 기판의 외주 측에 설치되어 전자 디바이스의 저주파 신호용 핀에 전기적으로 접속해, 소켓 기판의 상면부터 소켓 기판의 하면에 못 미친 중층 위치까지 형성된 저주파용 편면홀을 가져도 좋다.
소켓 기판은 깊이 방향에 있어서 복수 층에 배선이 형성되어 있어, 복수 층의 어딘가에 형성되어 저주파용 스루홀과 저주파용 편면홀을 전기적으로 접속하는 저주파 신호용 배선과 복수 층 중, 저주파 신호용 배선이 형성된 층보다 소켓 기판 하면측 층에 형성되어, 고주파용 편면홀과 고주파용 스루홀을 전기적으로 접속하는 고주파 신호용 배선을 가져도 좋다.
본 발명의 제3형태에 의하면, 전자 디바이스와 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 피측정 디바이스 탑재보드로, 복수 층에 배선이 형성된 소켓 기판과 소켓 기판의 하면에 설치되어 전자 디바이스에 공급하는 시험신호를 시험장치에서 받는 커넥터를 포함하며, 소켓 기판은 소켓 기판의 어느 한 층에 형성되어 시험 신호를 전자 디바이스에 전송하는 신호용 배선, 신호용 배선보다 소켓 기판의 상면측 층에 형성되어 각각 접지전위에 접속되는 복수 상층 그라운드(접지, 이하 "GND"라 함) 배선, 신호용 배선보다 소켓 기판의 하면측 층에 형성되어 각각 접지전위에 접속되는 하층 GND 배선, 그리고 소켓의 하면부터 소켓의 상면을 향해 형성되어 커넥터와 신호용 배선을 전기적으로 접속하는 편면홀을 가지며, 복수의 상층 GND 배선 가운데 적어도 일부와 편면홀의 수평 방향에 있어서의 거리는 하층 GND 배선과 편면홀의 수평방향에서의 거리보다 큰 것을 특징으로 하는 피측정 디바이스 탑재보드를 제공한다.
복수의 상층 GND 배선 가운데, 가장 신호용 배선에 가까운 상층 GND 배선과 편면홀의 수평 방향에 있어서의 거리는 하층 GND 배선과 편면홀의 수평 방향에 있어서의 거리와 대략 동일하고, 다른 상층 GND 배선과 편면홀의 수평 방향에 있어서의 거리보다 작은 것이 바람직하다.
또한, 편면홀은 소켓의 하면부터 소켓의 상면에 못 미친 중층 위치까지 형성되어도 좋다.
본 발명의 제4의 형태에 의하면, 전자 디바이스와 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 피측정 디바이스 탑재보드로, 복수 층에 배선이 형성된 소켓 기판과 소켓 기판의 하면에 설치되어 전자 디바이스에 공급하는 시험 신호를 시험 장치로부터 받는 커넥터를 포함하며, 소켓 기판은 소켓 기판 중 한 층에 형성되어 시험 신호를 전자 디바이스에 전송하는 신호용 배선, 소켓의 하면부터 소켓의 상면에 못 미친 중층 위치까지 형성되어 커넥터와 신호용 배선을 전기적으로 접속하는 편면홀, 그리고 신호용 배선과 다른 복수 층에 있어서 편면홀을 소켓 기판의 상면까지 연장한 경우에 편면홀이 형성되는 영역 이외에 형성되어 각각 접지 전위에 접속되는 복수의 GND 배선을 가지는 것을 특징으로 하는 피측정 디바이스 탑재 보드를 제공한다.
또한, 본 발명의 제5의 형태에 의하면, IC시험 장치에 있어서 피측정 디바이스를 시험하는 전기신호를 인터페이스 하기 위해서 사용되는 보드로, 다층 프린트 배선판구조를 가지고, 내층 배선 패턴의 일단이 스루홀과 접속되고 타단이 표면 매립형 비아 홀(SVH; Surface Buried Via Hole)과 접속되어, 내층 배선 패턴 층을 사이에 두고 상하에 형성된 접지층을 포함하며, SVH의 주변부의 접지층은 해당 SVH의 스터브 부위의 존재에 수반되는 전송 특성의 열화를 줄이도록 해당 스터브 부위와 접지층의 거리를 형성하고, 그 접속된 SVH, 내층 배선 패턴 및 스루홀에 의해 표리 양면간의 배선이 구성되어 있는 것을 특징으로 하는 피측정 디바이스 탑재보드를 제공한다.
피측정 디바이스 탑재보드는 내층 배선 패턴의 층과 접지층을 가지는 복수층 구성의 복수층 프린트 기판을 갖추어, 적어도 2매의 복수층 프린트 기판을 붙인 후에 내층 배선 패턴의 양단 중 한쪽과 접속되는 스루홀을 형성해서 다층 프린트 배선판을 형성하여, 복수층 프린트 기판의 단계에서 형성된 소정의 스루홀을 내층 배선 패턴의 양단 중 다른 한편과 접속되는 SVH로서 적용하고, 내선 배선 패턴의 도체폭과 상하의 접지층의 거리에 근거해 소정의 특성 임피던스(impedance)를 형성해도 좋다.
또한, 본 발명의 제6 형태에 의하면, 테스트헤드와 피측정 디바이스 사이를 통과하는 전기신호를 인터페이스하는 IC시험장치의 디바이스 인터페이스부에 있어서, 피측정 디바이스를 시험하는 전기신호를 인터페이스 하기 위해서 사용하는 피측정 디바이스 탑재보드가 다층 프린트 배선판구조를 가지고, 내층 배선 패턴의 일단이 스루홀과 접속되고 타단이 SVH (Surface Buried Via Hole)와 접속되어, 내층 배선 패턴 층을 사이에 두고 상하에 형성된 접지층을 포함하며, SVH 주변부의 접지층은 해당 SVH의 스터브 부위의 존재에 수반하는 전송 특성의 열화를 줄이도록, 해당 스터브 부위와 접지층의 거리를 형성해, 그 접속된 SVH, 내층 배선 패턴 및 스루홀에 의해 표리 양면간의 배선이 구성되어 있는 것을 특징으로 하는 디바이스 인터페이스부를 제공한다.
또한, 상기 발명의 개요는 본 발명의 필요한 특징 모두를 열거한 것이 아니며, 이러한 특징군의 조합도 또 발명 될 수 있다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 포함되는 발명을 한정하는 것은 아니며, 또한 실시 형태로서 설명되고 있는 특징의 조합 모두가 발명의 해결 수단에 반드시 필수적인 것이라고 할 수는 없다.
도 1은 본 발명에 의한 피측정 디바이스 탑재보드의 일실시예를 모식적으로 도시한 것이며, 도 15와 대응하는 부분에는 동일 부호를 붙여, 그 상세한 설명을 생략한다.
본 예에서는 다층 프린트 배선판구조를 가지는 피측정 디바이스 탑재 보드 50은 그 상하면의 전극 패드 21, 22와 내층 배선 패턴 24의 접속에, 스루홀 23과 SVH(Surface Buried Via Hole) 51을 이용하는 것으로 한다.
각 내층 배선 패턴 24의 양단은 그 중 어느 일단이 스루홀 23에 접속되고 타단은 SVH 51과 접속되어 있으며, 이 접속된 SVH 51, 내층 배선 패턴 24및 스루홀 23에 의해 상하면이 대응하는 전극 패드 21, 22간의 배선이 구성되어 있다.
도 1에서는 내층 배선 패턴 24를 모식적으로 3개 도시하고 있지만, 이 중 2개는 피측정 디바이스 40 접속용의 전극 패드 21 부분에 SVH 51이 형성된 것으로 되어 있고, 나머지 1개는 커넥터 15 접속용의 전극 패드 22 부분에 SVH 51이 형성된 것으로 되어 있다. 내층 배선 패턴 24의 양단 중 어느 쪽에 SVH 51을 설치하는지 여부는 예를 들면, 내층 배선 패턴 24의 배선 위치나 피측정 디바이스 40 접속측의 전극 패드 21의 피치 등을 고려해서 적절히 선정된다.
상기와 같은 구성을 가지는 피측정 디바이스 탑재보드 50에 의하면, 내층 배선 패턴 24의 양단 중 어느 한쪽에 SVH 51을 채용한 것에 의해, 도 15에 도시한 종래의 피측정 디바이스 탑재보드 20과 비교하여, SVH 51을 이용한 만큼 스터브 부분 25의 길이를 짧게 할 수가 있고, 따라서 스터브 부분 25의 용량을 줄일 수가 있기 때문에, 신호의 고속화에 대응할 수가 있게 된다.
또한 도 1에 도시한 바와 같은 구조를 가진 피측정 디바이스 탑재 보드 50으로 SVH 51을 구성하기 위해서는 한쪽의 배선판에만 비아홀을 형성한 후, 2매의 배선판(기판)을 맞붙여서 제조한다. 도 1중 2점 쇄선은 맞붙인 부분(맞붙인 면) 52를 도시한다.
도 2는 본 발명에 의한 피측정 디바이스 탑재보드의 다른 실시예로서 내층 배선 패턴 24의 일부로 예를 들면 저항 소자 등을 실장할 필요가 있고, 내층 배선 패턴 24의 도중에 SVH 51를 설치한 예를 도시한 것이다. 도 2에서 53은 저항 소자 등의 소자를 도시한다. 소자 53은 SVH 51이 형성된 한 쌍의 전극 패드 54에 실장되어 있다.
이 도 2에 도시한 것 같은 피측정 디바이스 탑재 보드 55도 요구되는 사양에 따라서 이용된다. 또한 이 피측정 디바이스 탑재 보드 55는 상술한 피측정 디바이스 탑재 보드 50의 제조 방법과 같은 제조 방법에 따라 제조할 수가 있다.
도 3은 도 1및 2에 도시한 피측정 디바이스 탑재 보드 50, 55의 구조와 다르고, SVH 51를 구성하기 위해서 비아홀이 형성된 2매의 배선판 사이에 제3의 배선판을 개재시켜, 이 3매의 배선판을 맞붙인 구조의 피측정 디바이스 탑재 보드 56을 도시한 것으로, 이러한 구조를 채용하면 도 1에 도시한 피측정 디바이스 탑재 보드 50에 비해, 한층 더 스터브 부분 25의 용량을 삭감할 수가 있다.
상기한 피측정 디바이스 탑재보드 50, 55및 56은 도 14에 도시한 IC시험 장치의 디바이스 인터페이스부 3에 있어서 퍼포먼스 보드라고 칭해져 이용되는 것이지만, 디바이스 인터페이스부 3의 구조는 이 도 14에 도시된 구조에 한정되지 않고, IC시험장치의 사용 및 용도에 따라 다른 구성을 채용하고 있는 것도 있다.
도 4(a), (b)는 그러한 디바이스 인터페이스부 3의 다른 구성예를 테스트 헤드 2와 함께 도시한 것으로, 이하, 이러한 구성을 간단하게 설명한다.
도 4(a)에서의 디바이스 인터페이스부 3은 퍼포먼스 보드 60, 도 14와 같은 다수의 케이블 12, 일반적으로 소켓 보드라고 칭해지는 복수의 피측정 디바이스 탑재보드 57, 그리고 IC 소켓 320으로 구성된다.
퍼포먼스 보드 60은 그 하면에 테스트헤드 2와의 접속용 커넥터(도시하지 않음)를 구비하고 있어, 테스트헤드 2와 커넥터 접속되어 테스트 헤드 2상에 탑재되어 있다. 본 예에서는 퍼포먼스 보드라고 칭해지는 보드의 위치는 도 14와 다르다.
케이블 12는 그 하단 및 상단이 퍼포먼스 보드 60 및 피측정 디바이스 탑재 보드 57에 각각 납땜 되어 접속되어 있고, 각 피측정 디바이스 탑재 보드 57상에는 IC 소켓 320이 실장되어 있다. 피측정 디바이스 탑재 보드 57의 수는 도 4(a)에서는 간략화하고 있지만, 예를 들면 16개나 32개로 한다.
한편, 도 4(b)에서의 디바이스 인터페이스부 3은 다수의 케이블 12로 이루어진 메인보드(메인보드 유닛) 70, 도 4(a)와 같이 소켓 보드라고 칭해지는 복수의 피측정 디바이스 탑재 보드 57 및 그 피측정 디바이스 탑재보드 57에 각각 실장된 IC 소켓 320으로 구성된다.
본 예에서는 케이블 12는 그 하단 및 상단에 커넥터(도시하지 않음)를 각각 구비하고 있으며, 하단이 테스트헤드 2에 직접 커넥터 접속되고 상단이 피측정 디바이스 탑재보드 57에 커넥터 접속되어 있다.
도 1 내지 도 3에 도시한 바와 같이, 본 발명에 의한 피측정 디바이스 탑재보드의 구조는 도 4(a), (b)에 도시한 디바이스 인터페이스부 3의 일반적으로 소켓 보드라고 칭해지는 피측정 디바이스 탑재보드 57에도 적용할 수가 있고, 이에 의해 고속 신호에 대응할 수 있게 된다.
도 5는 피측정 디바이스 탑재보드의 한 예인 퍼포먼스 보드 300의 상세한 구성의 예를 나타낸 도이다. 도 5는 퍼포먼스 보드 300의 단면도를 나타낸다. 퍼포먼스 보드 300은 도 1내지 도 4에 관련해서 설명한 피측정 디바이스 탑재보드(50, 55, 56, 및 57)와 동일하거나 비슷한 기능 및 구성을 가지고, 전자 디바이스 310(피측정 디바이스 40)과 전자 디바이스 310을 시험하는 시험 장치를 전기적으로 접속한다.
퍼포먼스 보드 300은 IC 소켓 320, 소켓 기판 350, 복수의 고주파 신호용 커넥터 370, 및 복수의 저주파 신호용 커넥터 372를 갖춘다.
IC 소켓 320은 전자 디바이스 310을 지지하고, 전자 디바이스 310의 각 핀과 퍼포먼스 보드 300의 각 핀을 전기적으로 접속한다. 또한, 소켓 기판 350은 IC 소켓 320을 소켓 기판 350의 상면에 지지하고, IC 소켓 320을 통해서 전자 디바이스 310과 전기적으로 접속된다. 또한, 소켓 기판 350은 접속 유닛 100(도 10 참조)을 통해서 시험장치 200(도 10 참조)과 전기적으로 접속한다.
복수의 고주파 신호용 커넥터 370 및 복수의 저주파 신호용 커넥터 372는 소켓 기판 350의 하면에 설치되어 전자 디바이스 310에 공급해야 할 시험지 신호를 접속 유닛 100을 통해서 시험 장치 200에서 받아, 소켓 기판 350 및 IC 소켓 320을 통해서 전자 디바이스 310에 공급한다.
본 예에 있어서 소켓 기판 350의 면 중, 전자 디바이스 310과 대향하는 면을 상면으로 하고, 시험 장치 200에 대향하는 면을 하면으로 해서 설명하고 있지만, 다른 예에서는 시험 장치 200과 대향하는 면을 상면으로 하고, 전자 디바이스 310과 대향하는 면을 하면으로 해도 좋다.
또한, 저주파 신호용 커넥터 372는 고주파 신호용 커넥터 370보다 IC 소켓 320에서 먼 위치에 설치되어 고주파 신호용 커넥터 370이 IC 소켓 320에 공급하는 시험 신호보다 주파수가 낮은 신호를 접속 유닛 100을 통해서 시험 장치 200에서 받는다.
소켓 기판 350에는 깊이 방향에 있어서 복수 층에 저주파 신호용 배선 376, 고주파 신호용 배선 380, 및 GND 배선이 형성되고 있다. 저주파 신호용 배선 376 및 고주파 신호용 배선 380은 도 1 내지 도 4에서 설명한 내층 배선 패턴 24의 한 예이다.
또한, 소켓 기판 350에는 복수 층에 걸쳐서 저주파용 스루홀 374, 고주파용 스루홀 362, 저주파용 편면홀 360, 고주파용 편면홀 382, 및 GND용 스루홀 384가 설치되어 있다.
저주파용 스루홀 374, 고주파용 스루홀 362 및 GND용 스루홀 384는 도 1 내지 도 4에 관련해서 설명한 스루홀 23의 한 예이며, 저주파용 편면홀 360 및 고주파용 편면홀 382는 도 1 내지 도 4에 관련해서 설명한 SVH 51의 한 예이다.
저주파용 스루홀 374는 저주파 신호용 커넥터 372에 전기적으로 접속해서, 소켓 기판 350의 저주파 신호용 커넥터 372가 설치된 하면부터 소켓 기판 350의 전자 디바이스 310을 탑재하는 상면까지 관통해서 설치된다. 본 예에 있어서 저주파용 스루홀 374는 고주파용 편면홀 382, 저주파용 편면홀 360 및 고주파용 스루홀 362보다 소켓 기판 350의 외주측에 설치된다.
또한, 저주파용 편면홀 360은 전술한 SVH 51이고, 전자 디바이스 310의 저주파 신호용 핀에 전기적으로 접속해서, 소켓 기판 350의 상면에서 소켓 기판 350의 하면에 못 미치는 중층 위치까지 형성된다. 본 예에 있어서 저주파용 편면홀 360은 고주파용 스루홀 362보다 소켓 기판 350의 외주측에 설치된다.
그리고 저주파 신호용 배선 376은 소켓 기판 350의 복수층 중 어느 쪽인가에 형성되어 저주파용 스루홀 374와 저주파용 편면홀 360을 전기적으로 접속해서, 저주파 시험 신호를 전송한다. 소켓 기판 350에는 복수의 층에 GND 배선 378이 형성되어 있고, 저주파 신호용 배선 376은 어느 GND 배선 378 사이에 형성된다.
이러한 구성에 의해, 소켓 기판 350은 저주파의 시험 신호를 전자 디바이스 310에 공급할 수가 있다. 또한, IC 소켓 320과 전기적으로 접속하기 위해서 저주파용 편면홀 360으로서 SVH를 이용하고 있기 때문에 시험 신호의 전송에 기여하지 않는 스터브 부분의 영역을 줄일 수 있어서 시험 신호를 정밀도 있게 전송할 수가 있다.
고주파용 편면홀 382는 전술한 SVH 51이며, 고주파 신호용 커넥터 370에 전기적으로 접속해서, 소켓 기판 350의 고주파 신호용 커넥터 370이 설치된 하면부터 소켓 기판 350의 표면에 못 미치는 중층 위치까지 형성된다.
또한, 고주파용 스루홀 362는 전자 디바이스 310의 고주파 신호용 핀에 전기적으로 접속하며, 소켓 기판 350의 상면에서 하면까지 관통해서 형성된다. 그리고 고주파 신호용 배선 380은 소켓 기판 350의 복수층 중, 저주파 신호용 배선 376이 형성된 층보다 소켓 기판 350의 하면측의 층에 형성되어 고주파용 편면홀 382와 고주파용 스루홀 362를 전기적으로 접속하고, 고주파의 시험 신호를 전송한다. 고주파용 편면홀 382가 상부층의 저주파 신호용 배선 376의 방해가 되지 않고, 또 저주파용 편면홀 360이 하부층의 고주파 신호용 배선 380의 방해가 되지 않기 때문에, 고밀도의 패턴 배선이 가능해지는 이점을 얻을 수 있다.
이러한 구성에 의해 고주파의 시험 신호를 전자 디바이스 310에 공급할 수 있다. 또한, 고주파용 편면홀 382로서 SVH를 이용하고 있기 때문에, 시험 신호의 전송에 기여하지 않는 스터브 부분의 영역을 저감 할 수가 있으므로 시험 신호를 정밀도 있게 전송할 수가 있다. 또한, 고주파용 편면홀 382를 저주파용 스루홀 374보다 안쪽에 설치하는 것에 따라, 고주파의 시험 신호의 전송 경로 길이를 짧게 할 수가 있고 더욱 정밀도 있게 시험 신호를 전송할 수가 있다.
또한, 복수의 층에 형성된 GND 배선 378은 GND층의 거의 전체면에 형성되는 전체면 전부가 접지면이고, GND용 스루홀 384와 전기적으로 접속되어 GND용 스루홀 384를 통해서 접지 전위에 접속된다. 또한, 도 5에서는 하나의 GND용 스루홀 384만을 도시하고 있지만, 복수의 GND용 스루홀 384는 소켓 기판 350의 전체면에 요구되는 피치로 설치된다. 또한, 고주파용 편면홀 382등의 편면홀이나 스루홀의 근방에 설치된다.
도 6은 소켓 기판 350의 단면 확대도의 예를 나타내는 도이다. 전술한 것처럼 소켓 기판 350에는 깊이 방향에 있어서 복수의 층에 GND 배선 378이 형성되고 저주파 신호용 배선 376 또는 고주파 신호용 배선 380의 신호용 배선은 GND 배선 378 사이의 층에 형성되어, 예를 들면 50Ω의 특성 임피던스(impedance)가 된다.
또 소켓 기판 350의 GND층에 있어서, 저주파용 스루홀 374, 고주파용 편면홀 382, 저주파용 편면홀 360, 및 고주파용 스루홀 362가 형성되는 영역에 있어서는 이러한 스루홀 또는 편면홀과 GND 배선 378 사이에 있어서, 미리 소정의 패턴을 각각의 GND층에 형성할 필요가 있다. 즉, 각각의 GND층의 수평 방향에 있어서 스루홀 또는 편면홀과 GND 배선 378이 소정의 간격을 가지고 형성될 필요가 있다. 본 예에 있어서 스루홀 또는 편면홀의 직경은 0. 3mm 내지 0. 35mm정도로 형성된다.
도 6(a)은 저주파용 스루홀 374 근방의 확대도의 한 예를 나타내는 도이다. 본 예에서는 각각의 GND층에서의 저주파용 스루홀 374와 동심원으로, 저주파용 스루홀 374보다 직경이 큰 원 형상 영역에 있어서는 GND 배선 378이 존재하지 않게 형성된다. 본 예에 있어서는 각각의 GND층에 있어서, 저주파용 스루홀 374와 동심원이며, 직경이 0. 75mm인 원 형상 영역에는 GND 배선 378이 형성되지 않는다.
도 6(b)은 저주파용 스루홀 374 근방의 확대도의 다른 예를 나타내는 도이다. 본 예에 있어서는 도 6(a)에 있어서 설명한 예보다 각각의 GND층에 있어, 직경이 큰 원 형상 영역에 GND 배선 378이 형성되지 않는다. 본 예에 있어서는 직경 1. 25mm인 원 형상 영역에 GND 배선 378이 형성되지 않는다. 이러한 구성으로 하는 것에 따라 저주파용 스루홀 374와 GND 배선 378의 거리를 넓힐 수가 있고, 저주파용 스루홀 374와 GND 배선 378 사이에 생기는 용량 성분을 줄일 수 있어, 시험 신호를 정밀도 있게 전송할 수 있다. 또한, 고주파용 스루홀 362 근방에 있어서는 도 6(b)와 같은 구성을 가지는 것이 바람직하다.
도 6(c)은 고주파용 편면홀 382 근방의 확대도의 한 예를 나타내는 도이다. 도 6(c)에 도시한 바와 같이 고주파용 편면홀 382또는 저주파용 편면홀 360의 편면홀은 소켓 기판 350을 관통하지 않고서 형성된다. 이 때문에, 편면홀을 소켓 기판 350의 상면 또는 하면까지 연장했을 경우에 편면홀이 형성되는 영역에는 GND 배선 378이 형성된다.
또한, 전술한 대로 소켓 기판 350은 편면홀을 관통공으로서 형성한 복수의 기판을 맞붙여 형성되기 때문에 편면홀(SVH)의 깊이 방향에 있어서의 길이는 각각 일정하다. 이 때문에 깊이가 다른 각각의 층에 있어서의 신호용 배선과 전기적으로 접속했을 경우, SVH를 이용한 경우에도 시험신호의 전송에 기여하지 않는 스터브 부분이 생겨 버린다.
여기서 복수의 GND 배선 378을 고주파 신호용 배선 380보다 소켓 기판 350의 상면측 층에 형성되는 상층 GND 배선 378－2와 고주파 신호용 배선 380보다 소켓 기판 350의 하면측의 층에 형성되는 하층 GND 배선 378－1로 분할한다.
도 6(c)에 나타낸 대로 복수의 상층 GND 배선 378－2 가운데 적어도 일부와 고주파용 편면홀 382의 수평 방향에 있어서의 거리가 하층 GND 배선 378－1과 고주파용 편면홀 382의 수평 방향에 있어서의 거리보다 커지도록 형성하는 것에 의해 스터브 부분에 있어서의 용량 성분을 줄 일 수 있다. 즉, 하층 GND 배선 378－1이 형성되어야 할 층의 고주파용 편면홀 382가 형성되는 영역에 있어서, 하층 GND 배선 378－1이 형성되지 않는 원 형상 영역의 직경을 x로 하면, x가 1. 25 mm보다 작아지도록 형성되는 것이 바람직하다.
또 복수의 상층 GND 배선 378－2 가운데, 가장 고주파 신호용 배선 380에 가까운 상층 GND 배선 378－2와 고주파용 편면홀 382의 수평 방향에 있어서의 거리는 하층 GND 배선 378－1과 고주파용 편면홀 382의 수평 방향에 있어서의 거리와 대략 동일하고, 다른 상층 GND 배선 378－2와 고주파용 편면홀 382의 수평 방향에 있어서의 거리보다 작은 것이 바람직하다. 이러한 구성으로 함에 따라 고주파 신호용 배선 380에서 소음의 영향을 줄이면서, 스터브 부분에서 용량 성분을 줄 일 수 있다.
도 7은, 도 6에서 설명한 각각의 예에서 생기는 반사 성분의 계측 결과의 한 예를 나타내는 도이다. 도 7에서 세로축은 반사 성분의 크기를 나타내고, 횡축은 반사 성분이 생기는 위치를 나타낸다. 또 도 7에서 (a)는 도 6(a)에 나타낸 예에서의 반사 성분, (b)는 도 6(b)에 나타낸 예에서의 반사 성분, (c)는 도 6(c)에 나타낸 예에서의 반사 성분의 크기를 나타낸다.
도 7에 나타낸 대로 도 6(a)에 나타낸 예에서는 편면홀의 스터브 부분에서 시험 신호에 대해서 -19. 5%의 반사 성분이 생기고 있다. 이에 대해, 도 6(b)에 나타낸 예에서는 시험 신호에 대해서-12. 5%의 반사 성분이 생기고 있어 편면홀과 GND 배선 378의 간격을 넓힌 것에 의해, 반사 성분이 줄고 있는 것을 알 수 있다.
또한, 도 6(c)에 나타낸 예에서는 시험 신호에 대해서 -7. 2%의 반사 성분이 생기고 있어 스루홀을 대신해서 편면홀(SVH)을 이용해 도 6(c)와 같이 GND 배선 378을 형성하는 것에 의해 더욱 반사 성분이 줄고 있는 것을 알 수 있다.
도 8은 고주파용 편면홀 382의 근방 확대도의 다른 예를 나타내는 도이다. 본 예에서는 영역 390에서의 GND 배선 378이 제거된 형태예이다. 이러한 구성으로 함에 따라 스터브 부분 위쪽에 형성된 GND 배선 378과 고주파용 편면홀 382 사이에 생기는 용량 성분이 줄어, 더욱 정밀도 있게 시험 신호를 전송할 수가 있다.
또 본 예에서는 각각의 GND층에 있어서, GND 배선 378이 형성되지 않는 원 형상 영역의 직경을 1. 5 mm로서 형성한다. 해당 원 형상 영역의 직경은 고주파 신호용 배선 380과 인접한 GND층을 제외하고, 가능한 한 큰 것이 바람직하지만, 전술한 것처럼 소켓 기판 350의 전체면에 GND용 스루홀 384가 형성되어 인접해 있기 때문에, 그 크기가 제한된다. 즉, 각각의 GND층에 있어서 GND 배선 378이 형성되지 않는 원 형상 영역의 직경은 소켓 기판 350의 전체면에 형성되는 GND용 스루홀 384로 소정의 마진을 가지고 겹치지 않는 범위에서 최대가 되도록 형성되는 것이 바람직하다.
도 9는 피측정 디바이스 탑재보드의 한 예인 프로브 카드 400의 상세한 구성의 예를 나타내는 도이다. 도 9는 프로브 카드 400의 단면도를 나타낸다. 도 5부터 도 8에서는 퍼포먼스 보드 300을 이용해 전자 디바이스 310과 전기적으로 접속했지만, 퍼포먼스 보드 300에 대신해서, 프로브 카드 400을 이용해 전자 디바이스 310과 전기적으로 접속해도 괜찮다.
이 경우, 프로브 카드 400은 퍼포먼스 보드 300과 같은 기능 및 구성을 가진다. 본 예에 있어서 프로브 카드 400은 퍼포먼스 보드 300의 구성에 있어서, IC 소켓 320을 대신해 전자 디바이스 310의 단자와 전기적으로 접속하는 복수의 프로브 핀 364를 갖춘다. 이 경우, 소켓 기판 350은 프로브 핀 364를 지지하는 프로브 기판으로서 기능한다. 또한, 프로브 카드 400을 이용했을 경우, 전자 디바이스 310은 포장되어 있지 않은 웨이퍼 형상으로 시험할 수가 있다.
다음으로 퍼포먼스 보드 300 또는 프로브 카드 400과 시험 장치 본체를 접속하는 접속 유닛에 대해 설명한다. 접속 유닛은 예를 들면 도 4에 대해 설명한 메인보드 70의 한 예이다.
도 10은 전자 디바이스의 시험을 설명하는 도이다. 도 4에 대해 설명한 대로 시험될 전자 디바이스 310은 피측정 디바이스 탑재 보드의 한 예인 퍼포먼스 보드 300에 탑재된다. 퍼포먼스 보드 300은 도 5부터 도 8에 대해 설명한 퍼포먼스 보드 300과 동일하거나 비슷한 기능 및 구성을 가진다. 시험장치 200은 반도체소자 등의 전자 디바이스 310을 시험하기 위한 시험 신호를 생성한다. 또 접속 유닛 100은 시험장치 200과 퍼포먼스 보드 300을 전기적으로 접속해, 시험 신호를 퍼포먼스 보드 300에 탑재된 전자 디바이스 310에 공급한다.
시험장치 200은 전자 디바이스 310에 대응하는 원하는 패턴을 갖는 시험 신호를 생성해서, 접속 유닛 100, 및 퍼포먼스 보드 300을 통해서 전자 디바이스 310에 공급한다. 또한, 시험장치 200은 전자 디바이스 310에서 출력되는 출력신호를 접속 유닛 및 퍼포먼스 보드 300을 통해서 받는다. 시험 장치 200은 전자 디바이스 310에 대응하는 기대치 신호를 발생시켜, 받은 출력 신호와 비교하여 전자 디바이스 310의 양부를 판정한다.
퍼포먼스 보드 300은 소켓 기판 350, IC 소켓 320, 복수의 퍼포먼스 보드측 커넥터 330 및 복수의 신호 배선 340을 구비한다. 퍼포먼스 보드 300은 접속 유닛 100에 대향하는 면에 복수의 퍼포먼스 보드측 커넥터 330을 지지하고, 해당 대향하는 면의 상면에 IC 소켓 320을 지지한다. 퍼포먼스 보드측 커넥터 330은 예를 들면 도 5에서 설명한 고주파 신호용 커넥터 370 및 저주파 신호용 커넥터 372이다.
IC 소켓 320은 전자 디바이스 310을 지지한다. 또 IC 소켓 320은 전자 디바이스 310의 각각의 핀과 전기적으로 접속하는 단자를 가진다.
복수의 퍼포먼스 보드측 커넥터 330은 시험 장치 200부터 접속 유닛 100을 통해서, 전자 디바이스 310에 공급해야 할 시험 신호를 받아, 신호 배선 340을 통해서 IC 소켓 320에 공급한다. 또한, 전자 디바이스 310의 출력 신호를 IC 소켓 320에서 받아, 접속 유닛 100에 공급한다. 여기서, 신호 배선 340은 도 5에서 설명한 고주파 신호용 배선 380, 고주파용 편면홀 382, 고주파용 스루홀 362, 저주파용 스루홀 374, 저주파 신호용 배선 376 및 저주파용 편면홀 360에 해당한다.
본 예에서 IC 소켓 320 근방에 설치된 퍼포먼스 보드측 커넥터 330c는 전자 디바이스 310에 공급해야 할 시험신호 중, 고주파의 시험신호를 받아, IC 소켓 320에 공급하는 고주파 신호용 소켓 370으로서 기능한다. 또한, 퍼포먼스 보드측 커넥터 330c보다 IC 소켓 320에서 먼 위치에 설치된 퍼포먼스 보드측 커넥터(330a, 330b)는 퍼포먼스 보드측 커넥터 330c가 IC 소켓 320에 공급하는 시험 신호보다 주파수의 낮은 신호를 접속 유닛 100을 통해서 시험장치 200에서 받아, IC 소켓 320에 공급하는 저주파 신호용 커넥터 372로서 기능한다.
이러한 퍼포먼스 보드측 커넥터 330의 위치는 전자 디바이스 310의 IC핀수, IC핀 배열에 대응해서 바뀐다. 또 더 고주파인 신호를 받는 퍼포먼스 보드측 커넥터 330은 IC 소켓 320보다 가까운 곳에 설치된다. 따라서, IC 소켓 320과의 거리가 전자 디바이스 310에 따라 바뀐다. 덧붙여 IC 소켓 320에서 먼 위치에 설치되는 퍼포먼스 보드측 커넥터(330a, 330b)는 전자 디바이스 310의 전원 전압에 제공해도 좋다.
본 예에 있어서의 퍼포먼스 보드 300에 의하면, 수신하는 신호의 주파수에 따른 위치에 퍼포먼스 보드측 커넥터 330이 설치되어 있기 때문에 양호한 전송 특성으로 전자 디바이스 310에 신호를 공급할 수 있다. 퍼포먼스 보드 300은 전자 디바이스 310의 IC핀수, IC핀 배열에 대응해 퍼포먼스 보드측 커넥터 330의 위치가 변경된 보드가 제작된다.
접속 유닛 100은 지지 기판 30, 복수의 접속 유닛측 커넥터 64 및 복수의 접속 케이블(66a, 66b, 66c)을 갖춘다. 지지 기판 30은 복수의 접속 유닛측 커넥터 64를 소정의 위치에 고정하는 구조체이며, 퍼포먼스 보드 300과 대향해서 설치된다. 또한, 지지 기판 30은 퍼포먼스 보드 300과 대향하는 면에 복수의 접속 유닛측 커넥터 64를 지지한다.
복수의 접속 유닛측 커넥터(64a, 64b, 64c)는 공통적으로 재이용할 수 있도록 지지 기판 30상에서 착탈 가능하고, 지지 기판 30상에 설치되어 퍼포먼스 보드 300이 구비한 퍼포먼스 보드측 커넥터(330a, 330b, 330c)와 접속한다. 예를 들면 복수의 접속 유닛측 커넥터 64는 접속해야 하는 퍼포먼스 보드 300에서의 퍼포먼스 보드측 커넥터 330의 위치에 대응하는 지지 기판 30으로 변환함으로써 복수의 접속 유닛측 커넥터 64는 그대로 사용할 수 있다.
각각의 접속 케이블 66은 일단이 대응하는 접속 유닛측 커넥터 64에 고정되어 접속 유닛측 커넥터 64와 시험장치 200을 전기적으로 접속한다. 시험장치 200은 접속 케이블 66의 타단과 접속해서, 이 접속을 통해 접속 유닛 100에 시험 신호를 공급하고, 접속 케이블 66을 통해 접속 유닛 100에서 전자 디바이스 310이 출력한 출력 신호를 받는다.
본 예에서 접속 유닛 100에 의하면, 염가의 지지 기판 30을 교환하는 것 만으로 퍼포먼스 보드측 커넥터 330의 배치가 다른 복수 종류의 퍼포먼스 보드 300과 접속할 수가 있다. 이 때문에 복수의 접속 유닛측 커넥터 64는 그대로 반복 재이용 가능해진다는 큰 이점을 얻을 수 있다.
또 본 예에서는 퍼포먼스 보드 300을 이용해 전자 디바이스 310에 시험 신호를 공급했지만, 다른 예에서는 도 9에서 설명한 것처럼 프로브 카드 400을 이용해서 전자 디바이스 310에 시험신호를 공급해도 좋다.
도 11은 지지 기판 30의 상면도의 한 예를 도시한다. 접속 유닛 100과 퍼포먼스 보드 300이 접속했을 경우, 전자 디바이스 310은 탑재 위치 312에 탑재된다.
복수의 접속 유닛측 커넥터 64(도 10 참조)는 착탈 가능하고, 복수의 배치 위치 34에 이동시키는 것도 가능하다. 예를 들면, 도 11에 도시한 바와 같이 복수의 접속 유닛측 커넥터 64의 지지 기판 30상에 있어서의 서로의 거리가 변경 가능하도록, 지지 기판 30상에 복수의 배치 위치 34가 설치된다. 또한, 도 11에 도시한 바와 같이 복수의 접속 유닛측 커넥터 64의 IC 소켓 320의 탑재 위치 312에 대한 거리가 변경 가능하도록 지지 기판 30상에 복수의 배치 위치 34가 설치된다. 또 퍼포먼스 보드 300에 대신해 프로브 카드를 이용하는 경우, IC 소켓 320의 탑재 위치 312는 프로브 핀의 실장 위치가 된다.
또한, 지지 기판 30은 각각의 배치 위치 34에 접속 유닛측 커넥터 64를 지지하기 위한 위치 결정 부재 42를 가진다. 이에 따라 접속 유닛측 커넥터 64가 변경 가능한 배치 위치 34를 지정한다.
또한, 지지 기판 30은 각각의 배치 위치 34에 접속 유닛측 커넥터 64가 통과 가능한 크기의 관통공 32를 가진다. 관통공 32는 지지 기판 30의 퍼포먼스 보드 300과 대향하는 면부터 시험장치 200과 대향하는 면에 걸쳐서 설치된다. 접속 유닛측 커넥터 64의 장착 위치를 이동하는 경우에 접속 유닛측 커넥터 64를 관통공 32를 통해 시험장치 200 측에 통과시켜서 분리시키며, 이동 할 배치 위치 34에 대응하는 관통공 32를 통해서 퍼포먼스 보드 300측에 통과시켜 장착한다. 이에 따라 접속 케이블 66(도 10 참조)이 접속 유닛측 커넥터 64에 고정되어 있는 경우에도 원하는 위치에 접속 유닛측 커넥터 64를 이동시킬 수가 있다. 따라서, 반복 재이용이 가능해지는 큰 이점이 있다.
또한, 관통공 32는 복수의 배치 위치 34에 걸쳐서 설치되어 있어도 좋다. 즉, 관통공 32의 개구부가 복수의 배치 위치 34에 걸쳐서 설치되어 있어도 좋다. 예를 들면, 도 11에 도시한 관통공 32－1의 개구부와 관통공 32－4의 개구부를 접속해서 하나의 관통공으로 해도 좋다. 이 경우, 접속 유닛측 커넥터 64를 배치 위치 34－1에서 배치 위치 34－4로 이동하는 경우에 배치 위치 34－1부터 배치 위치 34－4까지, 접속 케이블 66이 관통공을 통과할 수 있기 때문에, 용이하게 접속 유닛측 커넥터 64의 위치를 변경할 수 있다.
또한, 도 11에 도시한 바와 같이 복수의 배치 위치 34는 IC 소켓 320의 탑재 위치 312를 중심으로 지름 방향 및 둘레 방향의 어느 쪽에도 접속 유닛측 커넥터 64의 위치를 변경할 수 있도록 설치되는 것이 바람직하다.
또한, 본 예에서 지지 기판 30과 대략 평행한 면에서의 IC 소켓 320 및 접속 유닛측 커넥터 64의 단면은 각각 직사각형이다. 상기 직경 방향에 있어서 IC 소켓 320의 탑재 위치 312에 가장 가까운 배치 위치 34에 접속 유닛측 커넥터를 지지하는 경우, 지지 기판 30은 접속 유닛측 커넥터 64의 단면의 장변이 IC 소켓 320의 단면의 가장 가까운 변과 대향하도록 접속 유닛측 커넥터 64를 지지하는 것이 바람직하다. 예를 들면, 배치 위치 34－4에 설치된 위치 결정 부재 42는 접속 유닛측 커넥터 64의 장변이 IC 소켓 320의 단면의 가장 가까운 변과 대략 평행하도록 접속 유닛측 커넥터를 지지한다. 접속 유닛측 커넥터 64에는 장변 방향에 따라 복수의 단자가 설치되지만, 본 예에 의하면, 고주파 신호를 공급할 IC 소켓 320의 근방에 접속 유닛측 커넥터 64를 배치했을 경우에, 각각의 단자와 전자 디바이스 310의 핀과의 거리를 대략 같게 할 수가 있어, 양호한 전송 특성으로 전자 디바이스 310에 신호를 공급할 수가 있다.
또한, 지지 기판 30은 소구경 퍼포먼스 보드 위치결정부재 46과 대구경 퍼포먼스 보드 위치결정부재 44를 가진다. 예를 들면, 소구경 퍼포먼스 보드 위치결정부재 46 및 대구경 퍼포먼스 보드 위치결정부재 44는 퍼포먼스 보드 300과 대향하는 지지 기판 30의 면에 설치된 복수의 결합용 돌기여도 좋다.
소구경 퍼포먼스 보드 위치결정부재 46은 지름이 미리 정해진 크기 이하인 퍼포먼스 보드 300을 지지해야 할 위치를 정한다. 또 대구경 퍼포먼스 보드 위치결정부재 44는 지지 기판 30상에 있어서 소구경 퍼포먼스 보드 위치 결정 부재 46보다 IC 소켓 320의 탑재 위치 312에서 먼 위치에 설치되어 지름이 미리 정해진 크기보다 큰 퍼포먼스 보드 300을 지지해야 할 위치를 정한다. 본 예에 있어서의 접속 유닛 100에 의하면, 직경이 다른 복수 종류의 퍼포먼스 보드 300과 정밀도 있게 접속할 수 있다.
도 12는 지지 기판 30 및 접속 유닛측 커넥터 64의 단면의 한 예를 도시한다. 도 11에서 설명한 것처럼 지지 기판 30은 접속 유닛측 커넥터 64를 지지하는 면에 위치결정부재 42를 가진다. 본 예에서 위치결정부재 42는 접속 유닛측 커넥터 64 방향으로 연장하는 돌기이다.
접속 유닛측 커넥터 64는 지지 기판 30과 대향하는 면에 위치결정부재 42와 결합하는 홈 12가 있다. 위치결정부재 42와 접속 유닛측 커넥터 64의 홈 12를 결합시키는 것으로, 접속 유닛측 커넥터 64를 지지 기판 30상에 지지할 수가 있다. 또 위치결정부재 42가 홈 형상이고, 접속 유닛측 커넥터 64에 돌기가 있어도 된다.
도 13은 지지 기판 30의 상면도의 다른 예를 도시한다. 본 예에서 퍼포먼스 보드 300은 2개의 IC 소켓 320을 탑재한다. 접속 유닛 100은 복수의 IC 소켓 320에 대응해 설치된 복수의 접속 유닛측 커넥터 64를 갖춘다.
지지 기판 30은 각각의 IC 소켓 320의 탑재 위치 312에 대해서, 대응하는 접속 유닛측 커넥터 64를 지지 기판상 30에서의 위치가 변경 가능하도록 지지한다. 즉, 지지 기판 30은 각각의 IC 소켓 320에 대해서 도 11에서 설명한 기능 및 구성을 가진다. 예를 들면, 도시하지 않은 관통공에 접속 유닛측 커넥터 64를 통과시키는 것으로, 접속 유닛측 커넥터 64를 원하는 위치에 이동시킬 수 있다.
이상, 본 발명을 실시의 형태를 이용해서 설명하였으나, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에 다양한 변경 또는 개량을 더하는 것이 가능하다는 것은 당업자에 명백하다. 그 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재에서 분명해 진다.
상기한 바와 같이, 본 발명에 의한 피측정 디바이스 탑재보드에 의하면, 스루홀 부분의 스터브 용량을 삭감할 수가 있고, 따라서 고속 신호에 대응 가능한 피측정 디바이스 탑재 보드를 얻을 수 있다.
또한, 상기 피측정 디바이스 탑재보드를 IC시험장치의 디바이스 인터페이스부가 구비하는 것에 의해 고속신호에 있어서도 양호한 파형 품질을 얻을 수 있고, 고속 시험을 실행할 수 있게 된다.
또한, 본 발명과 관련되는 접속 유닛에 의하면, 여러 종류의 퍼포먼스 보드, 또는 프로브 카드와 접속해서, 전자 디바이스에 양호한 전송 특성으로 신호를 공급할 수 있다. 따라서, 전자 디바이스를 정밀도 있게 시험할 수가 있다.

Claims (25)

  1. IC 소켓이 탑재된 피측정 디바이스 탑재보드와 상기 IC 소켓에 지지되는 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 접속 유닛에 있어서,
    상기 피측정 디바이스 탑재 보드와 대향하여 설치되는 지지 기판; 및
    상기 지지 기판상에 있어서의 위치가 변경 가능하도록 상기 지지 기판상에 설치되며, 상기 피측정 디바이스 탑재보드가 구비하는 퍼포먼스 보드측 커넥터와 접속되는 접속 유닛측 커넥터를 포함하는 접속 유닛.
  2. 제1항에 있어서,
    상기 지지 기판은, 상기 피측정 디바이스 탑재보드의 종류에 따라 상기 퍼포먼스 보드측 커넥터가 다른 배치 위치로 되는 경우, 상기 다른 배치 위치에 대응하는 위치에 상기 접속 유닛측 커넥터를 이동하여 지지 가능한 구조를 가지는 접속 유닛.
  3. 제1항 또는 제2항에 있어서,
    상기 지지 기판은, 상기 접속 유닛측 커넥터를 착탈하는 것이 가능하며,
    상기 접속 유닛측 커넥터를 상기 지지 기판에서 분리하여, 상기 퍼포먼스 보드측 커넥터의 배치 위치가 다른 타 피측정 디바이스 탑재보드에 대응한 배치 위치 관계가 되는 다른 지지 기판으로 교환 가능한 구조를 가지는 접속 유닛.
  4. 제1항에 있어서,
    상기 접속 유닛은 상기 접속 유닛측 커넥터를 복수개 포함하며,
    상기 지지 기판상에 있어서, 상기 복수의 접속 유닛측 커넥터 사이의 거리가 변경 가능한 접속 유닛.
  5. 제1항 또는 제2항에 있어서,
    상기 접속 유닛측 커넥터는, 상기 접속 유닛과 상기 피측정 디바이스 탑재 보드가 접속했을 경우의 상기 IC 소켓의 탑재 위치에 대한 거리가 변경 가능하도록 설치되는 접속 유닛.
  6. 제1항 또는 제2항에 있어서,
    일단이 상기 접속 유닛측 커넥터에 고정되며, 상기 접속 유닛측 커넥터와 상기 시험장치를 전기적으로 접속하는 접속 케이블을 더욱 포함하며,
    상기 지지 기판은, 상기 접속 유닛측 커넥터를 지지해야 할 위치에 상기 접속 유닛측 커넥터가 통과 가능한 크기의 관통공을 가지는 접속 유닛.
  7. 제1항 또는 제2항에 있어서,
    일단이 상기 접속 유닛측 커넥터에 고정되며, 상기 접속 유닛측 커넥터와 상기 시험장치를 전기적으로 접속하는 접속 케이블을 더욱 포함하며,
    상기 지지 기판은, 상기 접속 유닛측 커넥터가 변경 가능한 복수의 위치 사이에 걸쳐서 형성되며, 상기 접속 케이블이 통과하는 관통공을 가지는 접속 유닛.
  8. 제1항 또는 제2항에 있어서,
    상기 지지 기판은, 상기 접속 유닛과 상기 피측정 디바이스 탑재보드가 접속된 경우, 상기 IC 소켓의 탑재 위치를 중심으로 직경 방향 및 둘레 방향 중 적어도 어느 하나의 방향으로 위치가 변경 가능하도록 상기 접속 유닛측 커넥터를 지지하는 접속 유닛.
  9. 제8항에 있어서,
    상기 지지 기판과 대략 평행한 면에 있어서의 상기 IC 소켓 및 상기 접속 유닛측 커넥터의 단면은 각각 직사각형이며,
    상기 지지 기판은, 상기 직경 방향에서 상기 접속 유닛측 커넥터를 상기 IC 소켓의 탑재 위치와 가장 가까운 위치에 지지하는 경우, 상기 접속 유닛측 커넥터의 상기 단면의 장변이 상기 IC 소켓의 상기 단면의 가장 가까운 변과 대향하도록 상기 접속 유닛측 커넥터를 지지하는 접속 유닛.
  10. 제1항 또는 제2항에 있어서,
    상기 지지 기판은, 상기 지지 기판상에 있어서 복수의 소정 위치에 각각 설치되며, 상기 접속 유닛측 커넥터가 변경 가능한 위치를 지정하는 커넥터 위치결정부재를 포함하는 접속 유닛.
  11. 제9항에 있어서,
    상기 접속 유닛측 커넥터는 서로 결합하는 홈 및 돌기의 일방을 가지며,
    상기 지지 기판은 상기 접속 유닛측 커넥터의 상기 홈 또는 돌기의 일방과 상기 커넥터 위치결정부재에 형성된 상기 홈 또는 돌기의 타방을 결합시키는 것에 의해, 상기 접속 유닛측 커넥터를 지지하는 접속 유닛.
  12. 제1항에 있어서,
    상기 접속 유닛은, 상기 피측정 디바이스 탑재 보드에 탑재된 복수의 상기 IC 소켓에 대응하여 설치되는 복수의 상기 접속 유닛측 커넥터를 포함하며,
    상기 지지 기판은 상기 복수의 접속 유닛측 커넥터의 각각을 상기 지지 기판상에 있어서의 위치가 변경 가능하도록 지지하는 접속 유닛.
  13. 제1항 또는 제2항에 있어서,
    상기 지지 기판상에 설치되며, 직경이 소정 크기 이하인 상기 피측정 디바이스 탑재 보드를 지지하는 위치를 결정하는 소구경 퍼포먼스 보드 위치결정부재; 및
    상기 지지 기판상에 있어, 상기 소구경 퍼포먼스 보드 위치결정부재보다 상기 IC 소켓의 탑재 위치에서 먼 위치에 설치되며, 직경이 상기 소정 크기보다 큰 상기 피측정 디바이스 탑재보드를 지지하는 위치를 결정하는 대구경 퍼포먼스 보드 위치결정부재를 더욱 포함하는 접속 유닛.
  14. 전자 디바이스와 상기 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 피측정 디바이스 탑재보드에 있어서,
    상기 전자 디바이스를 지지하는 IC 소켓;
    상기 IC 소켓을 지지하는 소켓 기판;
    상기 전자 디바이스에 공급하는 시험 신호를 상기 시험장치에서 수신하여 상기 IC 소켓에 공급하는 고주파 신호용 커넥터; 및
    상기 고주파 신호용 커넥터보다 상기 IC 소켓으로부터 먼 위치에 설치되며, 상기 고주파 신호용 커넥터가 상기 IC 소켓에 공급하는 상기 시험신호보다 주파수가 낮은 신호를 상기 시험장치로부터 수신하여 상기 IC 소켓에 공급하는 저주파 신호용 커넥터를 포함하는 피측정 디바이스 탑재 보드.
  15. 제14항에 있어서,
    상기 소켓 기판은,
    상기 고주파 신호용 커넥터와 전기적으로 접속하며, 상기 소켓 기판의 상기 고주파 신호용 커넥터가 설치된 하면부터 상기 소켓 기판의 상기 소켓 기판의 표면에 못 미치는 중층 위치까지 형성되는 고주파용 편면홀(片面 hole); 및
    상기 소켓 기판에 있어서, 상기 고주파용 편면홀보다 상기 소켓 기판의 외주측에 형성되는 것으로서, 상기 저주파 신호용 커넥터와 전기적으로 접속하며, 상기 소켓 기판의 상기 저주파 신호용 커넥터가 설치된 하면에서 상기 소켓 기판의 상기 전자 디바이스를 탑재하는 상면까지 관통하는 저주파용 스루홀(through hole)을 가지는 피측정 디바이스 탑재 보드.
  16. 제15항에 있어서,
    상기 소켓 기판은
    상기 전자 디바이스의 고주파 신호용 핀과 전기적으로 접속하며, 상기 소켓 기판의 상기 상면부터 상기 하면까지 관통하는 고주파용 스루홀; 및
    상기 소켓 기판에 있어서 상기 고주파용 스루홀보다 상기 소켓 기판의 외주 측에 형성되는 것으로서, 상기 전자 디바이스의 저주파 신호용 핀과 전기적으로 접속하며, 상기 소켓 기판의 상기 상면부터 상기 하면에 못 미치는 중층 위치까지 형성되는 저주파용 편면홀을 가지는 피측정 디바이스 탑재보드.
  17. 제 16항에 있어서,
    상기 소켓 기판에는, 깊이 방향에 있어서 복수의 층에 배선이 형성되어 있으며,
    상기 복수의 층 중 적어도 어느 하나에 형성되며, 상기 저주파용 스루홀과 상기 저주파용 편면홀을 전기적으로 접속하는 저주파 신호용 배선; 및
    상기 복수의 층 중 적어도 어느 하나에 형성되며, 상기 저주파 신호용 배선이 형성된 층보다 상기 소켓 기판의 하면측의 층에 형성되며, 상기 고주파용 편면홀과 상기 고주파용 스루홀을 전기적으로 접속하는 고주파 신호용 배선을 포함하는 피측정 디바이스 탑재보드.
  18. 전자 디바이스와 상기 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 피측정 디바이스 탑재보드에 있어서,
    복수의 층에 배선이 형성된 소켓 기판; 및
    상기 소켓 기판의 하면에 설치되며, 상기 시험 장치로부터 상기 전자 디바이스에 공급하는 시험 신호를 수신하는 커넥터를 포함하되,
    상기 소켓 기판은,
    상기 소켓 기판 내 어느 한 층에 형성되어 상기 시험 신호를 상기 전자 디바이스에 전송하는 신호용 배선;
    상기 신호용 배선보다 상기 소켓 기판의 상면측의 층에 형성되어 각각 접지 전위에 접속되는 복수의 상층 GND 배선;
    상기 신호용 배선보다 상기 소켓 기판의 하면측의 층에 형성되어 접지 전위에 접속되는 하층 GND 배선; 및
    상기 소켓의 하면부터 상기 소켓의 상면을 향해 형성되어 상기 커넥터와 상기 신호용 배선을 전기적으로 접속하는 편면홀을 가지며,
    상기 복수의 상층 GND 배선 가운데 적어도 일부와 상기 편면홀의 수평 방향에 있어서의 거리는 상기 하층 GND 배선과 상기 편면홀의 수평 방향에 있어서의 거리보다 큰 피측정 디바이스 탑재 보드.
  19. 제18항에 있어서,
    상기 복수의 상층 GND 배선 가운데 전기 신호용 배선에 가장 가까운 상기 상층 GND 배선과 상기 편면홀의 상기 수평 방향에 있어서의 거리는, 상기 하층 GND 배선과 상기 편면홀과의 상기 수평 방향에 있어서의 거리와 대략 동일하고, 다른 상기 상층 GND 배선과 상기 편면홀과의 상기 수평 방향에 있어서의 거리보다 작은 피측정 디바이스 탑재 보드.
  20. 제 18항에 있어서,
    상기 편면홀은 상기 소켓의 하면부터 상기 소켓의 상면에 못 미치는 중층 위치까지 형성되는 피측정 디바이스 탑재 보드.
  21. 전자 디바이스와 상기 전자 디바이스를 시험하는 시험장치를 전기적으로 접속하는 피측정 디바이스 탑재보드에 있어서,
    복수의 층에 배선이 형성된 소켓 기판; 및
    상기 소켓 기판의 하면에 설치되며, 상기 시험 장치로부터 상기 전자 디바이스에 공급하는 시험 신호를 수신하는 커넥터를 포함하되,
    상기 소켓 기판은,
    상기 소켓 기판 내 어느 한 층에 형성되어 상기 시험 신호를 상기 전자 디바이스에 전송하는 신호용 배선;
    상기 소켓의 하면부터 상기 소켓의 상면에 못 미치는 중층 위치까지 형성되어 상기 커넥터와 상기 신호용 배선을 전기적으로 접속하는 편면홀; 및
    상기 신호용 배선과 다른 복수의 층에서 상기 편면홀을 상기 소켓 기판의 상면까지 연장했을 경우에 상기 편면홀이 형성되는 영역 이외에 형성되며, 각각 접지 전위에 접속되는 복수의 GND 배선을 가지는 피측정 디바이스 탑재 보드.
  22. 전자 디바이스와 상기 전자 디바이스를 시험하는 시험 장치를 전기적으로 접속하는 프로브 카드에 있어서,
    상기 전자 디바이스의 단자와 전기적으로 접속하는 프로브 핀;
    상기 프로브 핀을 지지하는 프로브 기판;
    상기 전자 디바이스에 공급하는 시험 신호를 전기 시험장치에서 수신하여, 상기 프로브 핀에 공급하는 고주파 신호용 커넥터; 및
    상기 고주파 신호용 커넥터보다 상기 프로브 핀으로부터 먼 위치에 설치되며, 상기 고주파 신호용 커넥터가 상기 프로브 핀에 공급하는 상기 시험 신호보다 낮은 주파수의 신호를 상기 시험 장치에서 수신하여 상기 프로브 핀에 공급하는 저주파 신호용 커넥터를 포함하는 프로브 카드.
  23. IC시험 장치에 대하여 피측정 디바이스를 시험하는 전기신호를 인터페이스 하기 위해서 사용되는 다층 프린트 배선판구조를 가지는 피측정 디바이스 탑재 보드에 있어서,
    일단은 스루홀과 접속되고 타단은 SVH (Surface Buried Via Hole)와 접속되는 내층 배선 패턴의 층을 사이에 두고 상하로 형성되는 접지층을 포함하되,
    상기 SVH 주변부의 접지층은 당해 SVH의 스터브 부위의 존재에 수반되는 전송 특성의 열화를 줄이도록 해당 스터브 부위와 소정 거리 이격되어 형성되며,
    상기 접속된 SVH, 내층 배선 패턴 및 스루홀에 의해 표리 양면간의 배선이 형성되는 피측정 디바이스 탑재 보드.
  24. 제 23항에 있어서,
    상기 피측정 디바이스 탑재보드는,
    상기 내층 배선 패턴의 층과 접지층을 포함하는 복수층 구성의 복수층 프린트 기판을 더욱 포함하며,
    적어도 2매의 상기 복수층 프린트 기판을 맞붙인 후에 상기 내층 배선 패턴의 일단과 접속되는 상기 스루홀을 형성하여 다층 프린트 배선판을 형성하며,
    상기 복수층 프린트 기판의 단계에서 형성된 소정의 스루홀이 상기 내층 배선 패턴의 타단과 접속되는 상기 SVH로서 적용되며,
    상기 내선 배선 패턴의 도체폭과 상기 상부 및 하부 접지층의 거리에 근거해, 소정의 특성 임피던스가 형성되는 피측정 디바이스 탑재 보드.
  25. 테스트 헤드와 피측정 디바이스 사이를 통과하는 전기신호를 인터페이스 하는 IC시험 장치의 디바이스 인터페이스부에 있어서,
    피측정 디바이스를 시험하는 전기신호를 인터페이스 하기 위해서 사용하는 다층 프린트 배선판구조의 피측정 디바이스 탑재 보드를 포함하되,
    상기 피측정 디바이스 탑재 보드는,
    일단은 스루홀과 접속되고 타단은 SVH (Surface Buried Via Hole)와 접속되는 내층 배선 패턴의 층을 사이에 두고 상하로 형성되는 접지층을 포함하되,
    상기 SVH 주변부의 접지층은 당해 SVH의 스터브 부위의 존재에 수반되는 전송 특성의 열화를 줄이도록 해당 스터브 부위와 소정 거리 이격되어 형성되며,
    상기 접속된 SVH, 내층 배선 패턴 및 스루홀에 의해 표리 양면간의 배선이 형성되는 디바이스 인터페이스부.
KR1020047003739A 2002-10-31 2003-10-24 시험 장치를 위한 접속 유닛 KR100717479B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00317287 2002-10-31
JP2002317287 2002-10-31
JPJP-P-2002-00338560 2002-11-21
JP2002338560 2002-11-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077000927A Division KR100774035B1 (ko) 2002-10-31 2003-10-24 피측정 디바이스 탑재보드 및 프로브 카드

Publications (2)

Publication Number Publication Date
KR20050055619A true KR20050055619A (ko) 2005-06-13
KR100717479B1 KR100717479B1 (ko) 2007-05-14

Family

ID=32232662

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077009289A KR100905133B1 (ko) 2002-10-31 2003-10-24 피측정 디바이스 탑재보드 및 디바이스 인터페이스부
KR1020047003739A KR100717479B1 (ko) 2002-10-31 2003-10-24 시험 장치를 위한 접속 유닛

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077009289A KR100905133B1 (ko) 2002-10-31 2003-10-24 피측정 디바이스 탑재보드 및 디바이스 인터페이스부

Country Status (8)

Country Link
US (3) US7098680B2 (ko)
JP (2) JP4188917B2 (ko)
KR (2) KR100905133B1 (ko)
CN (1) CN100344976C (ko)
AU (1) AU2003275636A1 (ko)
DE (1) DE10392309T5 (ko)
TW (1) TWI235238B (ko)
WO (1) WO2004040325A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030036024A (ko) * 2001-10-31 2003-05-09 애질런트 테크놀로지스, 인크. 고주파 고정구 맞춤제작품의 신속 교체를 위해 사용되는기계 장치
KR100843224B1 (ko) * 2007-01-04 2008-07-02 삼성전자주식회사 웨이퍼 테스트용 프로브 카드
KR101147677B1 (ko) * 2008-06-02 2012-05-21 가부시키가이샤 어드밴티스트 시험 시스템 및 시험용 기판 유닛

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050159050A1 (en) * 2003-06-05 2005-07-21 Hiroyuki Hama Device interface apparatus
DE102004030077A1 (de) * 2004-06-22 2005-10-27 Infineon Technologies Ag Prüfvorrichtung zum Prüfen mehrerer Halbleiterbauteile in Prüfpositionen auf einer Schnittstellenplatine, die mit einem Prüfknopf in Wirkverbindung steht
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7528616B2 (en) * 2005-05-27 2009-05-05 Lsi Corporation Zero ATE insertion force interposer daughter card
US20070090849A1 (en) * 2005-10-24 2007-04-26 Romi Mayder Method and apparatus for a DUT contactor
US7492173B2 (en) * 2006-01-12 2009-02-17 Agilent Technologies, Inc. Probe accessories, and methods for probing test points using same
CN100439923C (zh) * 2006-04-03 2008-12-03 华为技术有限公司 一种芯片通用测试装置及其构建方法
JP4929797B2 (ja) * 2006-04-05 2012-05-09 株式会社デンソー 半導体評価装置
US7456643B2 (en) * 2006-06-06 2008-11-25 Advanced Inquiry Systems, Inc. Methods for multi-modal wafer testing using edge-extended wafer translator
TWI600099B (zh) * 2006-07-07 2017-09-21 川斯拉利特公司 平面延伸電導體超越基材邊緣的方法和設備
JP4275163B2 (ja) * 2006-09-22 2009-06-10 株式会社アドバンテスト コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置
JP2008076308A (ja) * 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
WO2009130737A1 (ja) 2008-04-21 2009-10-29 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP5434019B2 (ja) * 2008-09-03 2014-03-05 三菱電機株式会社 検査用治具
WO2010050132A1 (ja) * 2008-10-28 2010-05-06 株式会社アドバンテスト 試験装置および回路モジュール
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9231328B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
DE102009051370A1 (de) * 2009-06-04 2010-12-09 Rohde & Schwarz Gmbh & Co Kg Messkoppler in Bandleitertechnik
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
JP5407632B2 (ja) * 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
CN102142856B (zh) * 2010-01-29 2014-04-30 深圳富泰宏精密工业有限公司 便携式电子装置
KR101640831B1 (ko) * 2010-03-16 2016-07-20 삼성전자주식회사 반도체 소자 및 이를 포함하는 테스트 장치
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业（深圳）有限公司 测试装置
CN102802350A (zh) * 2011-05-27 2012-11-28 鸿富锦精密工业（深圳）有限公司 电路板组合及其辅助测试电路板
KR101602084B1 (ko) 2011-11-09 2016-03-21 주식회사 아도반테스토 테스트 대상 디바이스와 자동 테스트 장비 사이에서 교환되고 있는 신호를 추출하는 개념
CN103116119A (zh) * 2011-11-17 2013-05-22 上海航天测控通信研究所 基于hm276层叠式电子产品的测试台及其测试方法
FI124554B (en) 2012-05-28 2014-10-15 Tellabs Oy Equipment and plug-in unit for the equipment
TWI482980B (zh) 2012-06-05 2015-05-01 Advantest Corp Test vehicle
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9599661B2 (en) * 2012-09-27 2017-03-21 Intel Corporation Testing device for validating stacked semiconductor devices
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
TWI529396B (zh) * 2014-07-18 2016-04-11 Mpi Corp Probe card and its transfer circuit board and signal feed structure
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector
KR102468792B1 (ko) * 2015-11-13 2022-11-18 삼성전자주식회사 인터페이스 보드, 그를 포함하는 mcp 테스트 시스템 및 이를 이용한 mcp 테스트 방법
US10381276B2 (en) * 2015-12-17 2019-08-13 International Business Machines Corporation Test cell for laminate and method
US10120621B2 (en) * 2016-05-30 2018-11-06 Canon Kabushiki Kaisha Image processing apparatus, image processing method, and storage medium
US11029331B2 (en) * 2016-12-09 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Universal test mechanism for semiconductor device
US20180188288A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Stacked instrument architecture for testing and validation of electronic circuits
JP6946776B2 (ja) * 2017-06-26 2021-10-06 株式会社リコー 回路基板
CN108627676B (zh) * 2017-12-11 2024-02-13 研祥智慧物联科技有限公司 信号自动对接装置及收容结构
US11346860B2 (en) * 2019-08-15 2022-05-31 Mpi Corporation Probe head for high frequency signal test and medium or low frequency signal test at the same time
TWI702410B (zh) * 2019-09-20 2020-08-21 中華精測科技股份有限公司 測試裝置
CN112540281A (zh) * 2019-09-20 2021-03-23 中华精测科技股份有限公司 测试装置
US11728001B2 (en) * 2020-11-16 2023-08-15 Micron Technology, Inc. Apparatuses for characterizing system channels and associated methods and systems
US11726138B2 (en) * 2021-12-21 2023-08-15 Nanya Technology Corporation Method for testing semiconductor dies and test structure
KR102520852B1 (ko) * 2022-10-14 2023-04-13 주식회사 유니밴스 프로브카드용 탑 보강판

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5842672A (ja) 1981-09-05 1983-03-12 Pilot Ink Co Ltd 筆記板用マ−キングインキ
JPS6453429A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Device for testing semiconductor chip
US5034685A (en) * 1988-05-16 1991-07-23 Leedy Glenn J Test device for testing integrated circuits
US5663654A (en) * 1990-08-29 1997-09-02 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5764071A (en) * 1996-01-05 1998-06-09 International Business Machines Corporation Method and system for testing an electronic module mounted on a printed circuit board
TW368603B (en) * 1996-08-09 1999-09-01 Advantest Corp Testing apparatus for semiconductor device
JPH1130644A (ja) 1997-07-14 1999-02-02 Advantest Corp Ｉｃ試験装置のテストヘッドと試料との接続機構
JPH1164377A (ja) * 1997-08-20 1999-03-05 Jsr Corp 積層型コネクターおよび回路基板検査用アダプター装置
JPH1164442A (ja) * 1997-08-21 1999-03-05 Ngk Spark Plug Co Ltd 電子部品チップ検査用治具
JP3253602B2 (ja) * 1998-07-09 2002-02-04 株式会社アドバンテスト 半導体部品取付装置及びコネクタ
DE19931337A1 (de) * 1998-07-09 2000-01-27 Advantest Corp Befestigungsvorrichtung für Halbleiter-Bauelemente
US6522156B2 (en) * 2000-02-23 2003-02-18 Unisys Corporation Planar subassembly for testing IC chips having faces with pressed electrical contacts that carry all power and signals for the chips
WO2001096885A1 (en) * 2000-06-12 2001-12-20 Phicom Corp Connector apparatus
JP2002151187A (ja) * 2000-11-10 2002-05-24 Tyco Electronics Amp Kk 可動型コネクタ
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
US6891384B2 (en) * 2002-06-25 2005-05-10 Xilinx, Inc. Multi-socket board for open/short tester

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030036024A (ko) * 2001-10-31 2003-05-09 애질런트 테크놀로지스, 인크. 고주파 고정구 맞춤제작품의 신속 교체를 위해 사용되는기계 장치
KR100843224B1 (ko) * 2007-01-04 2008-07-02 삼성전자주식회사 웨이퍼 테스트용 프로브 카드
KR101147677B1 (ko) * 2008-06-02 2012-05-21 가부시키가이샤 어드밴티스트 시험 시스템 및 시험용 기판 유닛

Also Published As

Publication number Publication date
US20070024307A1 (en) 2007-02-01
WO2004040325A1 (ja) 2004-05-13
US20040174180A1 (en) 2004-09-09
TW200416396A (en) 2004-09-01
CN100344976C (zh) 2007-10-24
JP4188917B2 (ja) 2008-12-03
US7518379B2 (en) 2009-04-14
US20090160467A1 (en) 2009-06-25
JP2011154033A (ja) 2011-08-11
DE10392309T5 (de) 2005-01-05
KR100717479B1 (ko) 2007-05-14
AU2003275636A1 (en) 2004-05-25
JP5143921B2 (ja) 2013-02-13
US7098680B2 (en) 2006-08-29
KR100905133B1 (ko) 2009-06-29
TWI235238B (en) 2005-07-01
KR20070056158A (ko) 2007-05-31
CN1556928A (zh) 2004-12-22
JPWO2004040325A1 (ja) 2006-03-02
US7791360B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
KR100717479B1 (ko) 시험 장치를 위한 접속 유닛
KR101393175B1 (ko) 집적 고속 프로브 시스템
US6853205B1 (en) Probe card assembly
US7088118B2 (en) Modularized probe card for high frequency probing
JP4647139B2 (ja) コンタクトストラクチャ
JP2630509B2 (ja) 回路試験用プローブ装置
JP5750446B2 (ja) 超高周波用途のための、裏側に空洞を有するデバイスインターフェースボード
KR20040065274A (ko) 테스트 헤드용 가요성 인터페이스
CN113030700A (zh) 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法
KR100524292B1 (ko) 반도체 테스트 인터페이스
US7230835B1 (en) Apparatus for reducing signal reflection in a circuit board
CN111721979A (zh) 探针卡测试装置及其信号转接模块
US6812720B1 (en) Modularized probe card with coaxial transmitters
US6930497B2 (en) Flexible multi-layered probe for measuring a signal from an object
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード
JP2709990B2 (ja) Ｉｃテスターの測定治具
KR100774035B1 (ko) 피측정 디바이스 탑재보드 및 프로브 카드
KR200486147Y1 (ko) 웨이퍼를 테스트하는 프로브카드 및 그것의 인쇄회로기판
JP3357294B2 (ja) 回路基板検査装置のテストヘッド
CN112444716A (zh) 高频测试装置及其信号传输模块

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 13