JP4147575B2 - 中継基板 - Google Patents

中継基板 Download PDF

Info

Publication number
JP4147575B2
JP4147575B2 JP2002135564A JP2002135564A JP4147575B2 JP 4147575 B2 JP4147575 B2 JP 4147575B2 JP 2002135564 A JP2002135564 A JP 2002135564A JP 2002135564 A JP2002135564 A JP 2002135564A JP 4147575 B2 JP4147575 B2 JP 4147575B2
Authority
JP
Japan
Prior art keywords
test
terminal
terminals
relay board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002135564A
Other languages
English (en)
Other versions
JP2003329726A (ja
Inventor
敏之 渋谷
和也 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002135564A priority Critical patent/JP4147575B2/ja
Publication of JP2003329726A publication Critical patent/JP2003329726A/ja
Application granted granted Critical
Publication of JP4147575B2 publication Critical patent/JP4147575B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Connecting Device With Holders (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、中継基板に関し、更に詳しくは、ICパッケージを搭載する電子機器の組合せ試験に用いられる中継基板に関する。
【0002】
【従来の技術】
IC基板を搭載する電子機器では、IC基板の消費電流を測定しその評価を行うために、IC基板と、IC基板を搭載する電子機器の装置本体基板との間に、テスト用のプリント基板を配置して組合せ試験が行われている。この組合せ試験では、IC基板を搭載するプリント基板の表面側にテストポイントを配置し、IC基板から必要な信号を取り出して測定している。しかし、近年の電子機器の多機能化に従い、その部品点数や端子数が増加しており、テスト用プリント基板には、表面の空きスペースが益々少なくなっている。このため、テストポイントを、テスト用プリント基板の表面に配置することが困難となっている。
【0003】
また、従来の技術では、IC基板の消費電流等の測定を行う場合に、或いは、そのような測定を行わない場合であっても、プリント基板上で、所望のテストポイントを相互に短絡する必要が生ずることもある。このような場合には、低抵抗の短絡片を必要とするなど、プリント基板と共に使用する部品点数が増えるという問題があった。
【0004】
ところで、近年は、ICチップを収容するパッケージ基板に、BGA(ボールグリッドアレイ)方式のパッケージを採用したBGA型パッケージ基板の採用が増加している。特開平11−26903号、特開平11−54881号、特開平11−87003号、特開2000−294693号、及び、特開平10−335396号の各公報には、BGAパッケージ基板やチップサイズパッケージと、電子機器の装置本体基板との間に設けたテスト用のプリント基板(中継基板)に、テスト用の端子を配置する技術が記載されている。
【0005】
例えば特開平11−26903号公報に記載された技術では、半田ボールが溶融した際に短絡が生ずる一対のテスト用半田バンプを中継基板上に設け、この一対のテスト用半田バンプが電気的に短絡することを確認することによって、全体の半田ボールにおける半田の溶融の良好さを検査している。この技術は、IC基板と装置本体基板とが良好に接続されたことを確認するものであり、IC基板の消費電流を測定する、或いは、電気信号を入出力する等のテストポイントとしての機能は有していない。
【0006】
特開2000−294693号公報には、中継基板上にIC基板の端子から信号を取り出すためのテストポイントを設ける旨が記載されている。該公報に記載された技術では、中継基板上のIC基板の周りに中継基板上の端子から延長するテストポイントを設け、このテストポイントを、IC基板の検査の際にプロービングパッドとして用いている。この技術では、IC基板を装置基板上に搭載しテストが終了した後には、テストポイントを配置したエリアを中継基板から切り落とし、余分なスペースを除いている。
【0007】
特開平10−335396号公報には、中継基板上にIC本体の端子から信号を取り出すテストポイントをIC基板の外側に設ける旨が記載されている。該公報に記載の技術では、評価したい端子の電気信号を取り出すために中継基板上にテストポイントを設けており、このテストポイントは、IC基板と装置本体基板の組合せ試験に際して、IC基板の消費電流の測定や、IC基板に信号を入力することによるIC基板の評価には利用できない。
【0008】
【発明が解決しようとする課題】
本発明は、BGA型IC基板と電子機器装置の本体基板との間に配設される中継基板であって、IC基板の消費電流の測定や、任意の電気信号の入出力が可能となるテスト端子を配置した中継基板を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の中継基板は、BGA端子を有するICパッケージと、前記BGA端子を搭載する基板端子を有する装置基板との間に配設されて、所望の試験を行うための中継基板であって、
前記BGA端子に対向する位置に形成され、少なくとも1つの第1の表面側端子を含む複数の表面側端子と、
前記第1の表面側端子に対応する第1の裏面側端子を含み、前記基板端子に対向する位置に配置される複数の裏面側端子と、
前記第1の表面側端子に接続される第1のテスト端子、及び、前記第1の裏面側端子に接続される第2のテスト端子とを備え、
前記第1の表面側端子以外の前記表面側端子と、前記第1の裏面側端子以外の前記裏面側端子とは、対応する端子相互がスルーホールを介して接続されることを特徴とする。
【0010】
本発明の中継基板によると、BGA型ICパッケージと、これを搭載する機器の装置基板とを組み合わせて試験を行う際に、第1のテスト端子と第2のテスト端子との間に所望の計器、例えば電流計等を挿入することや、或いは、第1又は第2のテスト端子の何れかから信号を取り出し、或いは、これに信号を供給することができ、中継基板を利用する組合せ試験に際しての自由度が高まる。
【0011】
上記中継基板の好ましい態様では、前記第1及び第2のテスト端子は夫々、前記中継基板の側面に配置される。この場合、中継基板のサイズをICパッケージや装置基板のサイズと同等にできるので、コンパクトなスペースでの組合せ試験が可能である。
【0012】
テスト端子を中継基板の側面に配置する場合には、前記第1のテスト端子と、対応する前記第2のテスト端子とを、相互に対向する側面に配置することも、或いは、同じ側面に配置することも出来る。
【0013】
複数の前記第1のテスト端子と、対応する複数の第2のテスト端子とを備える場合には、一部の対応するテスト端子の組を同じ面に、他の対応するテスト端子の組を異なる面に配置することもできる。
【0014】
前記第1及び第2のテスト端子を、メッキで形成することも本発明の好ましい態様である。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態例に基づいて本発明を更に詳細に説明する。図1は、本発明の一実施形態例の中継基板の外形を示す。中継基板10は、破線で示したICパッケージ30を搭載する状態で示されている。中継基板10は、ほぼ平板形状を有し、対向する縁部に略半円形状の切欠きが形成してある。この切欠き部がテストポイント111〜116を構成する。各テストポイント111〜116の表面には、メッキが施してある。相互に対向するテストポイント116及び111は、第1の電源(VCC1)のための対を構成し、相互に隣接して配置されるテストポイント114及び115は、第2の電源(VCC2)のための対を構成し、相互に隣接して配置されるテストポイント112及び113は、第3の電源(VCC3)のための対を構成する。
【0016】
図2は、図1の中継基板10内の配線パターンを示している。中継基板10の表面側及び裏面側には、夫々、アレイ状に配設された多数の端子が形成されており、その配置は、BGA型のICパッケージのBGA端子と対応している。端子とテストポイントとを接続する配線の表示では、実線が、中継基板の表面側に形成される表面側端子と、対応するテストポイントとを接続する配線を示しており、破線が、中継基板10の裏面側に形成される裏面側端子と、対応するテストポイントとを接続する配線を示している。表面側の端子(ランド)と裏面側の端子とは、中継基板を上から見て互いに重なり合う位置に形成されている。
【0017】
図2に示すように、メッキ層として形成されたテストポイントと対応する表面側端子、又は、裏面側端子とは配線パターンによって接続されている。つまり、電源VCC1のためのテストポイント116と、表面側端子の1つであるVCCランド121とは、配線パターン136によって接続されており、これと対を成すテストポイント111と、裏面側端子161(図3)とは、配線パターン131によって接続されている。同様に、電源VCC2のためのテストポイント114は、表面側端子の1つであるVCCランド123と配線パターン134によって接続され、これと対を成すテストポイント115と裏面側端子とは配線パターン135によって接続されている。更に、電源VCC3のためのテストポイント112と表面側端子の1つであるVCCランド12とは配線パターン132によって接続され、これと対を成すテストポイント113と対応する裏面側端子とは、配線パターン133によって接続されている。
【0018】
表面側端子及び裏面側端子の上記テストポイントに接続されていない端子は、全て、表面側端子とこれに対向して形成された裏面側端子とがスルーホールを介して相互に接続される。
【0019】
図3を参照すると、上記構成の中継基板10は、BGA型ICパッケージ30と電子機器の装置本体との組合せ試験に際して使用されており、中継基板10の裏面において装置本体基板40に搭載され、その上面においてICパッケージ30を搭載することで、双方の間に挟まれて配設されている。
【0020】
ICパッケージ30の全てのBGA端子(VCC端子)31は、中継基板10の表面側端子121に半田ボール32を介して搭載され、半田ボール32が溶融することによって表面側端子121に機械的且つ電気的に接続されている。中継基板10の裏面側端子161は、半田ボール171を介して装置本体基板40のVCCランド(基板端子)41に搭載され、半田ボール171が溶融することによって基板端子41に機械的且つ電気的に接続されている。中継基板10の表面側端子12と裏面側端子16とは、一部の表面側端子及び裏面側端子を除いて、図示しないスルーホールを介して接続されている。なお、中継基板10の端子と、ICパッケージ30のBGA端子及び装置本体基板40の端子との接続は、ICパッケージ30と装置本体基板40とを上下方向から挟んで機械的に固定して行ってもよい。
【0021】
図3で、中継基板10の表面側端子の内で図示されたVCCランド121は、中継基板10内の配線パターン136によって中継基板10の側面に引き出され、中継基板10の側面にメッキ層として形成されたテストポイント116に接続される。
【0022】
また、中継基板10の裏面側端子の1つであるVCC端子161は、中継基板10内の配線パターン131によって、先のテストポイント116が配置された側面に対向する側面に引き出され、その対向する側面にメッキ層として形成されたテストポイント111に接続される。
【0023】
上記のように中継基板10を介して、BGA型ICパッケージ30を装置本体基板40に搭載し、機械的に固定すると、VCC電源VCC1〜VCC3を除いて、ICパッケージ30と装置本体基板40とが中継基板10を介して接続されて、所望の試験が行われる。中継基板10のテストポイント111〜116は、中継基板10の側面から接近するプローブピンに接触され、ICパッケージ30と装置本体基板40との組合せ試験を行う試験装置に接続される。対応する2つのテストポイント、例えば、テストポイント116とテストポイント111との間には、試験装置に内蔵の電流計が挿入されて、IC基板の消費電流が計測される。他の電源ラインにも同様に電流計が挿入される。
【0024】
上記実施形態例の中継基板10を設けたことにより、装置本体基板40の表面にテストポイントを設けなくても、消費電流の測定が可能である。これによって、装置本体基板40のパターン設計の自由度が高まり、設計の効率化により、設計作業に要する時間が短縮される。また、動作試験で使用される中継基板10を用いるので、ICパッケージ30の消費電流を測定する測定専用の評価装置を別に作る必要もない。
【0025】
また、プリント基板設計時に従来行っていた、装置本体基板に消費電流測定用のテストポイントを組み込む作業や、消費電流測定専用の装置の準備、或いは、消費電流測定用のテストポイントへの短絡抵抗を実装するか否か等の判断、消費電流測定用の短絡抵抗の部品手配等の労力が省かれる。
【0026】
なお、上記実施形態例では、電源ラインに電流計等を挿入するためのテストポイントを設ける例を示したが、これに限らず、信号端子についても同様なテストポイントを設けることができる。この場合、ICパッケージと装置本体基板との間をテストポイントで接続する場合には、テストポイント間にオシロスコープ等の測定器を接続することで、IC本体と装置本体基板間の信号波形をモニタすることが可能となる。なお、テストポイントへの接続は、試験装置によって自動的に行ってもよく、或いは、人手によって行ってもよい。
【0027】
また、装置本体基板からICパッケージに入力する信号についても、テストポイントからファンクションジェネレータ等の任意の波形を発生する測定器を接続することで、ICパッケージの機能を評価することが可能となる。
【0028】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の中継基板は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【0029】
【発明の効果】
以上、説明したように、本発明の中継基板によると、ICパッケージと装置本体基板との組合せ試験に際して、電流計等の挿入や、信号の入出力を容易に行うことができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態例の中継基板の斜視図。
【図2】図1の中継基板の内部配線を示す平面図。
【図3】図1の中継基板を使用して、ICパッケージと装置本体基板との組合せ試験を行う状態を示す断面図。
【符号の説明】
10:中継基板
111〜116:テストポイント
121〜123:VCCランド(表面側端子)
131〜136:配線パターン
161:VCC端子(裏面側端子)
171:半田ボール
30:ICパッケージ
31:VCC端子
32:半田ボール
40:装置本体基板
41:VCCランド(基板端子)

Claims (6)

  1. BGA端子を有するICパッケージと、前記BGA端子を搭載する基板端子を有する装置基板との間に配設されて、所望の試験を行うための中継基板であって、
    前記BGA端子に対向する位置にそれぞれ形成されており評価対象となる少なくとも1つの第1の表面側端子を含む複数の表面側端子と、
    前記第1の表面側端子に対応する第1の裏面側端子を含み、前記基板端子に対向する位置にそれぞれ配置される複数の裏面側端子と、
    前記第1の表面側端子に接続される第1のテスト端子、及び、前記第1の裏面側端子に接続される第2のテスト端子とを、試験中に電流測定又は電気信号の入出力が可能な位置に備え、
    前記第1の表面側端子以外の前記表面側端子と、前記第1の裏面側端子以外の前記裏面側端子とは、対応する端子相互がスルーホールを介して接続され、
    前記第1の表面側端子と前記第1の裏面側端子とが接続されていないことを特徴とする中継基板。
  2. 前記第1及び第2のテスト端子は夫々、前記中継基板の側面に配置される、請求項1に記載の中継基板。
  3. 前記第1のテスト端子と、対応する前記第2のテスト端子とが、前記中継基板の相互に対向する側面に配置される、請求項2に記載の中継基板。
  4. 前記第1のテスト端子と、対応する前記第2のテスト端子とが、前記中継基板の同じ側面に配置される、請求項2に記載の中継基板。
  5. 複数の前記第1のテスト端子と、対応する複数の第2のテスト端子とを備える、請求項1〜4の何れかに記載の中継基板。
  6. 前記第1及び第2のテスト端子は、メッキで形成される、請求項2〜5の何れかに記載の中継基板。
JP2002135564A 2002-05-10 2002-05-10 中継基板 Expired - Fee Related JP4147575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002135564A JP4147575B2 (ja) 2002-05-10 2002-05-10 中継基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002135564A JP4147575B2 (ja) 2002-05-10 2002-05-10 中継基板

Publications (2)

Publication Number Publication Date
JP2003329726A JP2003329726A (ja) 2003-11-19
JP4147575B2 true JP4147575B2 (ja) 2008-09-10

Family

ID=29697860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002135564A Expired - Fee Related JP4147575B2 (ja) 2002-05-10 2002-05-10 中継基板

Country Status (1)

Country Link
JP (1) JP4147575B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4512407B2 (ja) * 2004-04-26 2010-07-28 株式会社日立超エル・エス・アイ・システムズ 半導体装置の動作テスト方法
KR101121644B1 (ko) * 2009-09-17 2012-02-28 삼성전기주식회사 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
JP2016076513A (ja) * 2014-10-02 2016-05-12 大日本印刷株式会社 電子モジュール

Also Published As

Publication number Publication date
JP2003329726A (ja) 2003-11-19

Similar Documents

Publication Publication Date Title
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
KR100500452B1 (ko) 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
JP4147575B2 (ja) 中継基板
US6483331B2 (en) Tester for semiconductor device
JP2005183863A (ja) 半導体集積回路装置の製造方法
JP2737774B2 (ja) ウェハテスタ
JPS612338A (ja) 検査装置
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JP4022698B2 (ja) 検査回路基板
JPH11112152A (ja) フリップチップ実装の多層プリント基板
JP3070437U (ja) 半導体試験装置
JP3135135B2 (ja) 半導体装置,その製造方法,その試験方法及びその試験装置
US8203356B2 (en) Device, system and method for testing and analyzing integrated circuits
JP4131137B2 (ja) インターポーザ基板の導通検査方法
JP4408748B2 (ja) 半導体素子の製造方法
JP3747649B2 (ja) プリント回路板試験装置
JPH1117057A (ja) 検査パッド付きbga型半導体装置
JP2008203169A (ja) 半導体測定装置
JPS6340391A (ja) 表面実装プリント配線板
TWM641395U (zh) 校準系統及其校準載板
JPH0658987A (ja) バーンイン基板
JPH10242597A (ja) プリント配線板
JPH05114632A (ja) 電気的特性評価用ボード
JPH0315765A (ja) テストボード
KR101142340B1 (ko) 반도체 패키지용 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees